JPH0342832A - 多層絶縁膜の形成方法 - Google Patents
多層絶縁膜の形成方法Info
- Publication number
- JPH0342832A JPH0342832A JP17880189A JP17880189A JPH0342832A JP H0342832 A JPH0342832 A JP H0342832A JP 17880189 A JP17880189 A JP 17880189A JP 17880189 A JP17880189 A JP 17880189A JP H0342832 A JPH0342832 A JP H0342832A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- polysilicon
- silicon nitride
- cvd method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 2
- 230000003647 oxidation Effects 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 231100000989 no adverse effect Toxicity 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン半導体素子、例えばポリシリコン２
層構造の半導体不揮発性メモリ、ポリシリコンスタック
型ダイナ逅ツタランダムアクセスメモリなどに用いられ
る高性能、高信頼性を持ったポリシリコン上の絶縁膜の
形成方法に関する。
層構造の半導体不揮発性メモリ、ポリシリコンスタック
型ダイナ逅ツタランダムアクセスメモリなどに用いられ
る高性能、高信頼性を持ったポリシリコン上の絶縁膜の
形成方法に関する。
本発明は、ポリシリコン電極上にＳｉＨ１Ｃ１ｚとＮｔ
Ｏの高温化学気相成長（ＣＶＤ）法によりシリコン酸化
膜（以下ＨＴＯ（旧ｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃ
ＶＤ Ｔｈ１ｎＯｘｉｄｅ）膜と呼ぶ）を堆積した。次
に高温酸化雰囲気中で短時間熱酸化し、ＨＴＯ膜とポリ
シリコン電極界面に薄いシリコン熱酸化膜を形成させた
。さらにこのＨＴＯ膜上にＣＶＤ法によりＣＶＤシリコ
ン窒化膜を堆積させた。そしてこのＣＶＤシリコン窒化
膜を熱酸化することによりその膜表面上に熱酸化シリコ
ン窒化膜を形成する。以上の工程により高性能・高信頼
性を持ったポリシリコン上の多層絶縁膜の形成を可能と
したものである。
Ｏの高温化学気相成長（ＣＶＤ）法によりシリコン酸化
膜（以下ＨＴＯ（旧ｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃ
ＶＤ Ｔｈ１ｎＯｘｉｄｅ）膜と呼ぶ）を堆積した。次
に高温酸化雰囲気中で短時間熱酸化し、ＨＴＯ膜とポリ
シリコン電極界面に薄いシリコン熱酸化膜を形成させた
。さらにこのＨＴＯ膜上にＣＶＤ法によりＣＶＤシリコ
ン窒化膜を堆積させた。そしてこのＣＶＤシリコン窒化
膜を熱酸化することによりその膜表面上に熱酸化シリコ
ン窒化膜を形成する。以上の工程により高性能・高信頼
性を持ったポリシリコン上の多層絶縁膜の形成を可能と
したものである。
従来の技術を図面を用いて説明する。第２図ｆａｔ〜Ｉ
ｃＩは従来の技術を用いて作成されたボリシリコン電極
上の多層絶縁膜の形成工程を示す断面図である。まず半
導体基板１の表面上に薄いゲート絶縁膜２が形成されて
おり、その上に１層目のポリシリコン電極３がＣＶＤ法
により堆積されている（第２図（ａｌ）、次にこのポリ
シリコン電極３を熱酸化して薄いポリシリコン熱酸化Ｗ
：１．９を形成し、その上にＣＶＤ法によりＣＶＤシリ
コン窒化膜６を堆積させる（第２図（ｂ））。さらにこ
のＣＶＤシリコン窒化膜６を熱酸化して、その膜表面上
に熱酸化シリコン窒化膜７を形成させる。そして最後に
２層目のポリシリコン電極８をＣνＤｉにより堆積させ
た（第２図（Ｃ））。
ｃＩは従来の技術を用いて作成されたボリシリコン電極
上の多層絶縁膜の形成工程を示す断面図である。まず半
導体基板１の表面上に薄いゲート絶縁膜２が形成されて
おり、その上に１層目のポリシリコン電極３がＣＶＤ法
により堆積されている（第２図（ａｌ）、次にこのポリ
シリコン電極３を熱酸化して薄いポリシリコン熱酸化Ｗ
：１．９を形成し、その上にＣＶＤ法によりＣＶＤシリ
コン窒化膜６を堆積させる（第２図（ｂ））。さらにこ
のＣＶＤシリコン窒化膜６を熱酸化して、その膜表面上
に熱酸化シリコン窒化膜７を形成させる。そして最後に
２層目のポリシリコン電極８をＣνＤｉにより堆積させ
た（第２図（Ｃ））。
しかし、従来の形成工程では以下の二項目の課題がある
。まず第１に濃いリン濃度でドープされたＩＮ目のポリ
シリコン電極のポリシリコン酸化を行う場合、その酸化
速度が速いため、大口径シリコンウェハの面内膜厚均一
性を得るのが難しい。
。まず第１に濃いリン濃度でドープされたＩＮ目のポリ
シリコン電極のポリシリコン酸化を行う場合、その酸化
速度が速いため、大口径シリコンウェハの面内膜厚均一
性を得るのが難しい。
第２に１０００℃以上の高温酸化雰囲気でポリシリコン
の酸化を行う場合、１００Å以下の薄いゲート絶縁膜を
形成してから１層目のポリシリコン堆積後に高温熱処理
工程を行うと薄いゲート絶縁膜の膜質を著しく劣化させ
るという結果が得られている。
の酸化を行う場合、１００Å以下の薄いゲート絶縁膜を
形成してから１層目のポリシリコン堆積後に高温熱処理
工程を行うと薄いゲート絶縁膜の膜質を著しく劣化させ
るという結果が得られている。
以上の課題を解決するために、本発明ではポリシリコン
電極上のポリシリコン熱酸化膜の代わりに、より低い熱
処理温度で形成が可能であるＣＶＤ法の）ＨＴＯ膜を用
いた。
電極上のポリシリコン熱酸化膜の代わりに、より低い熱
処理温度で形成が可能であるＣＶＤ法の）ＨＴＯ膜を用
いた。
上記のごとくポリシリコン電極上の多層絶縁膜を形成す
る場合、ＨＴＯ膜はＣＶＤ膜であるので大口径シリコン
ウェハでもリンネ鈍物濃度によらず、ウェハ面内均一性
は良好である。さらに、）ＨＴＯ膜の形ａＳ度は、ポリ
シリコンの熱酸化より２００℃程度低いので、１００Å
以下の薄いゲート絶縁膜の改質を著しく劣化させること
を防止できる。また、ＨＴＯｌｃ；１ｃｖｏ ｔａであ
るのでポリシリコンのアスペリティを発生させない。
る場合、ＨＴＯ膜はＣＶＤ膜であるので大口径シリコン
ウェハでもリンネ鈍物濃度によらず、ウェハ面内均一性
は良好である。さらに、）ＨＴＯ膜の形ａＳ度は、ポリ
シリコンの熱酸化より２００℃程度低いので、１００Å
以下の薄いゲート絶縁膜の改質を著しく劣化させること
を防止できる。また、ＨＴＯｌｃ；１ｃｖｏ ｔａであ
るのでポリシリコンのアスペリティを発生させない。
以上のように、本発明の多層絶縁膜はそれ自体の膜厚均
一性・膜質が優れており、さらに、前工程で形成される
薄いゲート絶縁膜への悪影響がほとんどないという優れ
た特徴をもっている。
一性・膜質が優れており、さらに、前工程で形成される
薄いゲート絶縁膜への悪影響がほとんどないという優れ
た特徴をもっている。
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図（ａｌ〜（Ｃ１は本発明の技術を用いて作成
されたポリシリコン電極上の多層絶縁膜の形成工程を示
す断面図である。まず半導体基板ｌの表面上に薄いゲー
ト絶縁膜２が形成されており、その上に１層目のポリシ
リコン電極３がＣＶＤ法により堆積されている（第１図
（ａ））。次にこのポリシリコン電極３上にＳｉＨＩＣ
ｊ！ ｚとＮ、０の８５０℃の高温ＣＶＤ法よりＨＴＯ
膜４を堆積させる。さらに、）ＩＴＯ膜４と１１目のポ
リシリコン電極３の界面状態を改善するために、ごく短
時間の高温熱酸化雰囲気で界面の熱酸化を行い薄いシリ
コン熱酸化膜５を形成する。そしてその上にＣＶＤシリ
コン窒化膜６を堆積させる（第１囲い））、さらにこの
ＣＶＤシリコン窒化膜６を熱酸化してその膜表面上に熱
酸化シリコン窒化膜７を形成させる。そして最後に２Ｎ
目のポリシリコン電極８をＣＶＤ法により堆積させた（
第１図（Ｃ１）。
る。第１図（ａｌ〜（Ｃ１は本発明の技術を用いて作成
されたポリシリコン電極上の多層絶縁膜の形成工程を示
す断面図である。まず半導体基板ｌの表面上に薄いゲー
ト絶縁膜２が形成されており、その上に１層目のポリシ
リコン電極３がＣＶＤ法により堆積されている（第１図
（ａ））。次にこのポリシリコン電極３上にＳｉＨＩＣ
ｊ！ ｚとＮ、０の８５０℃の高温ＣＶＤ法よりＨＴＯ
膜４を堆積させる。さらに、）ＩＴＯ膜４と１１目のポ
リシリコン電極３の界面状態を改善するために、ごく短
時間の高温熱酸化雰囲気で界面の熱酸化を行い薄いシリ
コン熱酸化膜５を形成する。そしてその上にＣＶＤシリ
コン窒化膜６を堆積させる（第１囲い））、さらにこの
ＣＶＤシリコン窒化膜６を熱酸化してその膜表面上に熱
酸化シリコン窒化膜７を形成させる。そして最後に２Ｎ
目のポリシリコン電極８をＣＶＤ法により堆積させた（
第１図（Ｃ１）。
上記のごとくポリシリコン電極上の多層絶縁膜を形成す
る場合、ＨＴＯ膜はＣＶＤ膜であるので大口径シリコン
ウェハでもリンネ鈍物濃度によらず、面内膜厚均一性は
良好である。さらに、ＨＴＯ膜の形成温度は、ポリシリ
コンの熱酸化より２００℃程度低いので、１００Å以下
の薄いゲート絶縁膜の膜質を著しく劣化させることを防
止できる。また、ＨＴＯ膜はＣＶＤ膜であるのでポリシ
リコンのアスペリティを発生させない。
る場合、ＨＴＯ膜はＣＶＤ膜であるので大口径シリコン
ウェハでもリンネ鈍物濃度によらず、面内膜厚均一性は
良好である。さらに、ＨＴＯ膜の形成温度は、ポリシリ
コンの熱酸化より２００℃程度低いので、１００Å以下
の薄いゲート絶縁膜の膜質を著しく劣化させることを防
止できる。また、ＨＴＯ膜はＣＶＤ膜であるのでポリシ
リコンのアスペリティを発生させない。
本発明は以上説明したように、ポリシリコン熱酸化膜の
代わりにＣＶＤ法のＩＩＴＯ膜を用いた多層絶縁膜であ
り、それ自体の膜厚均一性、膜質が優れており、さらに
前工程で形成される薄いゲート絶縁膜への悪影響がほと
んどない。
代わりにＣＶＤ法のＩＩＴＯ膜を用いた多層絶縁膜であ
り、それ自体の膜厚均一性、膜質が優れており、さらに
前工程で形成される薄いゲート絶縁膜への悪影響がほと
んどない。
第１図（ａｌ〜（Ｃ１は本発明の技術を用いて作成され
たポリシリコン電極上の多層絶縁膜の形成工程順断面図
である。第２図（ａｌ〜ｔＣ）は従来の技術を用いて作
成されたポリシリコン電極上の多層絶縁膜の形成工程順
断面図である。 ・半導体基板 ・薄いゲート絶縁膜 ・１層目のポリシリコン電極 ・ＨＴＯ膜 ・薄いシリコン熱酸化膜 ・ＣＶＯシリコン窒化膜 ・熱酸化シリコン窒化膜 ・２Ｎ目のポリシリコン電極 以 上
たポリシリコン電極上の多層絶縁膜の形成工程順断面図
である。第２図（ａｌ〜ｔＣ）は従来の技術を用いて作
成されたポリシリコン電極上の多層絶縁膜の形成工程順
断面図である。 ・半導体基板 ・薄いゲート絶縁膜 ・１層目のポリシリコン電極 ・ＨＴＯ膜 ・薄いシリコン熱酸化膜 ・ＣＶＯシリコン窒化膜 ・熱酸化シリコン窒化膜 ・２Ｎ目のポリシリコン電極 以 上
Claims (1)
- 多層絶縁膜をＳｉＨ＿２Ｃｌ＿２とＮ＿２Ｏの高温化学
気相成長（ＣＶＤ）法によりＣＶＤシリコン酸化膜を堆
積する工程と、前記ＣＶＤシリコン酸化膜を熱酸化し、
薄いシリコン熱酸化膜を前記ＣＶＤシリコン酸化膜とシ
リコン基板もしくはポリシリコン界面に形成する工程と
、前記ＣＶＤシリコン酸化膜上に化学気相成長（ＣＶＤ
）法によりＣＶＤシリコン窒化膜を堆積する工程と、前
記ＣＶＤシリコン窒化膜を熱酸化し前記ＣＶＤシリコン
窒化膜表面上に薄い熱酸化シリコン窒化膜を形成する工
程とからなる多層絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17880189A JPH0342832A (ja) | 1989-07-10 | 1989-07-10 | 多層絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17880189A JPH0342832A (ja) | 1989-07-10 | 1989-07-10 | 多層絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342832A true JPH0342832A (ja) | 1991-02-25 |
Family
ID=16054887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17880189A Pending JPH0342832A (ja) | 1989-07-10 | 1989-07-10 | 多層絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012649B2 (en) | 2001-01-15 | 2006-03-14 | Sony Corporation | Image processing apparatus and method, program, and recording medium |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302524A (ja) * | 1987-06-02 | 1988-12-09 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6415985A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1989
- 1989-07-10 JP JP17880189A patent/JPH0342832A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302524A (ja) * | 1987-06-02 | 1988-12-09 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6415985A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012649B2 (en) | 2001-01-15 | 2006-03-14 | Sony Corporation | Image processing apparatus and method, program, and recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH11177051A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH0342832A (ja) | 多層絶縁膜の形成方法 | |
| JPH11186525A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JPH11204757A (ja) | 半導体素子の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JPH0528501B2 (ja) | ||
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH01222477A (ja) | 配線接続電極とその製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| KR940011799B1 (ko) | TiN층으로 된 전하저장전극 형성방법 | |
| KR930007188B1 (ko) | 반도체 소자의 제조방법 | |
| JPS63240067A (ja) | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 | |
| JPH0461225A (ja) | 半導体装置およびその製造方法 | |
| JPH03280466A (ja) | 半導体装置の絶縁膜製造方法 | |
| JPH03133129A (ja) | 半導体装置の製造方法 | |
| JPS6218041A (ja) | 半導体装置の製造方法 |