JPH0341735A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0341735A JPH0341735A JP17642289A JP17642289A JPH0341735A JP H0341735 A JPH0341735 A JP H0341735A JP 17642289 A JP17642289 A JP 17642289A JP 17642289 A JP17642289 A JP 17642289A JP H0341735 A JPH0341735 A JP H0341735A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- ion implantation
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 46
- 239000013078 crystal Substances 0.000 claims abstract description 42
- 230000007547 defect Effects 0.000 claims abstract description 30
- 150000002500 ions Chemical class 0.000 claims abstract description 25
- 238000001953 recrystallisation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 6
- -1 BF2 ions Chemical class 0.000 abstract description 4
- 230000001133 acceleration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 112
- 238000005280 amorphization Methods 0.000 description 7
- 230000005465 channeling Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高性能化された大規模集積(Large
5cale Integration、LSI)回路
の製作に要求される、半導体装置およびその製造方法に
関し、特に非晶質層の再結晶化を利用して薄いベース層
を有することを特徴とする高速バイポーラトランジスタ
およびその製造方法に関する。
5cale Integration、LSI)回路
の製作に要求される、半導体装置およびその製造方法に
関し、特に非晶質層の再結晶化を利用して薄いベース層
を有することを特徴とする高速バイポーラトランジスタ
およびその製造方法に関する。
〔従来の技術〕
大規模集積回路(LSI)は高性能化、高集積化に向け
て研究が進められているが、その要となる高速バイポー
ラトランジスタを実現するためには、バイポーラトラン
ジスタのベース層として用いられる不純物層として、深
さが0.1μm程度以下の浅い接合が必要不可欠である
。従来、シリコン(St)基板に接合を形成する方法と
しては、P″NN接合成する場合にはN型シリコン基板
に対して硼素(B)を、N″PP接合成する場合にはP
型シリコン基板に対して砒素(As)あるいは燐(P)
をイオン注入し、電気炉中でアニールするという手法が
用いられてきた。しかし、アニール時の不純物の拡散の
ために、浅い接合を形成するのは困難であった。このた
め、従来の電気炉アニールの代わりに、不純物の拡散を
あまり起こさせないで活性化できるランプアニールが、
浅い接合形成を可能にする有力な手法として用いられて
いた。
て研究が進められているが、その要となる高速バイポー
ラトランジスタを実現するためには、バイポーラトラン
ジスタのベース層として用いられる不純物層として、深
さが0.1μm程度以下の浅い接合が必要不可欠である
。従来、シリコン(St)基板に接合を形成する方法と
しては、P″NN接合成する場合にはN型シリコン基板
に対して硼素(B)を、N″PP接合成する場合にはP
型シリコン基板に対して砒素(As)あるいは燐(P)
をイオン注入し、電気炉中でアニールするという手法が
用いられてきた。しかし、アニール時の不純物の拡散の
ために、浅い接合を形成するのは困難であった。このた
め、従来の電気炉アニールの代わりに、不純物の拡散を
あまり起こさせないで活性化できるランプアニールが、
浅い接合形成を可能にする有力な手法として用いられて
いた。
しかし、浅い接合形成に必要不可欠な低エネルギイオン
注入を行うと、特にP″N接合形戒形成いるBの場合に
は、低指数の結晶軸方向からずらしてイオン注入しても
、チャネリングが起き不純物が深くまで浸入し、°接合
を浅く形成できないという問題点があった。上記のチャ
ネリングを抑えるためには、例えばBのイオン注入の前
に電気的特性に影響を与えないイオン、例えばStのイ
オン注入により、St基板の表面付近を非晶質化すると
いう方法が提案されている。この方法によれば、非晶質
へのイオン注入となるためチャネリングを防止でき、浅
い接合の形式が可能であるが、非晶質化のためのSiの
イオン注入により導入される結晶欠陥の影響のために、
接合ダイオードのリーク電流が大きくなり、良好な電流
−電圧特性を持つ浅い接合を形成できないという問題点
かあつた。
注入を行うと、特にP″N接合形戒形成いるBの場合に
は、低指数の結晶軸方向からずらしてイオン注入しても
、チャネリングが起き不純物が深くまで浸入し、°接合
を浅く形成できないという問題点があった。上記のチャ
ネリングを抑えるためには、例えばBのイオン注入の前
に電気的特性に影響を与えないイオン、例えばStのイ
オン注入により、St基板の表面付近を非晶質化すると
いう方法が提案されている。この方法によれば、非晶質
へのイオン注入となるためチャネリングを防止でき、浅
い接合の形式が可能であるが、非晶質化のためのSiの
イオン注入により導入される結晶欠陥の影響のために、
接合ダイオードのリーク電流が大きくなり、良好な電流
−電圧特性を持つ浅い接合を形成できないという問題点
かあつた。
本発明の目的は、従来の浅いPN接合形載接術の以上の
ような問題点を解決し、リーク電流の抑制された良好な
電流−電圧特性を持つ極めて浅い接合を形成する工程を
含み、浅いベース接合を有することを特徴とするバイポ
ーラトランジスタよりなる半導体装置およびその製造方
法を提供することにある。
ような問題点を解決し、リーク電流の抑制された良好な
電流−電圧特性を持つ極めて浅い接合を形成する工程を
含み、浅いベース接合を有することを特徴とするバイポ
ーラトランジスタよりなる半導体装置およびその製造方
法を提供することにある。
まず、本発明の骨子である非晶質化による浅い接合形成
技術について述べる。NPNバイポーラトランジスタの
ベース接合形成への応用を例として、ここでは不純物イ
オンとして例えばBの場合について述べるが本発明の要
旨がこれに限定されるものではないことは明らかである
。当然のことながら、本発明はNPNバイポーラトラン
ジスタに限られるものではなく、PNPパイポーラトラ
ンジスタであってもよい。非晶質化によりチャネリング
を完全に防止するためには、非晶質層の深さをBのイオ
ン注入深さよりも深く形成する必要がある。ところが、
非晶質層へのBのイオン注入後のアニール後、もとの非
晶質層とシリコン単結晶の界面付近に結晶欠陥が発生し
、この結晶欠陥のためにベース−コレクタ間のP″N接
合ダイオードのリーク電流が増大する等のダイオード特
性の劣化をもたらすことが明らかとなっている。種々の
実験的検討の結果、上記結晶欠陥が空乏層中にあるとき
にダイオード特性が劣化し、空乏層中にないときには良
好なダイオード特性を得ることができることがわかった
。同一出願人で、本願の発明者の一人が発明者の一人と
なっている、特開昭63−155720号公報「半導体
装置の製造方法」においては、上記ダイオード特性の劣
化の問題点を解決するために、Bのイオン注入後のアニ
ールによる拡散で、接合位置を結晶欠陥の位置よりも深
くすることにより、良好なダイオード特性を持つ接合を
得ている。しかしながら、この接合形成のMO3型電界
効果トランジスタ(Metael 0xide S
em1conduct。
技術について述べる。NPNバイポーラトランジスタの
ベース接合形成への応用を例として、ここでは不純物イ
オンとして例えばBの場合について述べるが本発明の要
旨がこれに限定されるものではないことは明らかである
。当然のことながら、本発明はNPNバイポーラトラン
ジスタに限られるものではなく、PNPパイポーラトラ
ンジスタであってもよい。非晶質化によりチャネリング
を完全に防止するためには、非晶質層の深さをBのイオ
ン注入深さよりも深く形成する必要がある。ところが、
非晶質層へのBのイオン注入後のアニール後、もとの非
晶質層とシリコン単結晶の界面付近に結晶欠陥が発生し
、この結晶欠陥のためにベース−コレクタ間のP″N接
合ダイオードのリーク電流が増大する等のダイオード特
性の劣化をもたらすことが明らかとなっている。種々の
実験的検討の結果、上記結晶欠陥が空乏層中にあるとき
にダイオード特性が劣化し、空乏層中にないときには良
好なダイオード特性を得ることができることがわかった
。同一出願人で、本願の発明者の一人が発明者の一人と
なっている、特開昭63−155720号公報「半導体
装置の製造方法」においては、上記ダイオード特性の劣
化の問題点を解決するために、Bのイオン注入後のアニ
ールによる拡散で、接合位置を結晶欠陥の位置よりも深
くすることにより、良好なダイオード特性を持つ接合を
得ている。しかしながら、この接合形成のMO3型電界
効果トランジスタ(Metael 0xide S
em1conduct。
r Fiej2d Effect Tra
nsist o r : MOSFET)のソース、ド
レイン接合の形成への応用には有効であるが、バイポー
ラトランジスタのベース層の形成には有効ではない。
nsist o r : MOSFET)のソース、ド
レイン接合の形成への応用には有効であるが、バイポー
ラトランジスタのベース層の形成には有効ではない。
その理由は、バイポーラトランジスタのベース層内に結
晶欠陥を位置させるようにしても、エミッタ−ベース間
の接合あるいはベース−コレクタ間の接合の空乏層内に
結晶欠陥が位置することになり、バイポーラトランジス
タとしての特性が劣化するからである。
晶欠陥を位置させるようにしても、エミッタ−ベース間
の接合あるいはベース−コレクタ間の接合の空乏層内に
結晶欠陥が位置することになり、バイポーラトランジス
タとしての特性が劣化するからである。
本発明は、非晶質化によりチャネリングを防止し、しか
もアニール時の拡散を起こさせることなく、良好なダイ
オード特性を持つ極めて浅いベース接合を形成する工程
を含むことを特徴とするバイポーラトランジスタからな
る半導体装置およびその製造方法を提供するものである
。本発明では拡散を起こさせないために非常に浅い接合
を形成することができるという特徴がある。特開昭63
−155720号公報の開示内容においては、結晶欠陥
をP″層中、すなわち接合深さより浅い位置にすること
により良好なダイオード特性を得た。
もアニール時の拡散を起こさせることなく、良好なダイ
オード特性を持つ極めて浅いベース接合を形成する工程
を含むことを特徴とするバイポーラトランジスタからな
る半導体装置およびその製造方法を提供するものである
。本発明では拡散を起こさせないために非常に浅い接合
を形成することができるという特徴がある。特開昭63
−155720号公報の開示内容においては、結晶欠陥
をP″層中、すなわち接合深さより浅い位置にすること
により良好なダイオード特性を得た。
これに対して本発明では、電圧を印加して動作をさせる
時のP″N接合面からN層中へ、もしくはN″P接合面
から1層中へ広がる空乏層の深さよりもさらに深い位置
に非晶質化に伴う結晶欠陥層を位置させることにより、
良好なダイオード特性を実現することを最も主要な特徴
とするものであり、バイポーラトランジスタのベース層
形成への応用を念頭においたものである。
時のP″N接合面からN層中へ、もしくはN″P接合面
から1層中へ広がる空乏層の深さよりもさらに深い位置
に非晶質化に伴う結晶欠陥層を位置させることにより、
良好なダイオード特性を実現することを最も主要な特徴
とするものであり、バイポーラトランジスタのベース層
形成への応用を念頭においたものである。
本発明は半導体装置として特にバイポーラトランジスタ
に関し、重要な特徴はエミッタ、ベース各領域の接合深
さが500Å以下と極めて浅いため高速なバイポーラト
ランジスタを実現しているわけである。従って、本発明
の半導体装置はバイポーラ型LSIに適用される高速バ
イポーラトランジスタとしての動作を行うわけである。
に関し、重要な特徴はエミッタ、ベース各領域の接合深
さが500Å以下と極めて浅いため高速なバイポーラト
ランジスタを実現しているわけである。従って、本発明
の半導体装置はバイポーラ型LSIに適用される高速バ
イポーラトランジスタとしての動作を行うわけである。
本発明によるバイポーラトランジスタの製造プロセス上
の特徴としてはイオン注入による非晶質層の形成後、浅
いベース接合のための低加速エネルギで所定の注入量の
イオン注入を行ない、同時に熱処理し、非晶質中層での
再拡散が抑制される性質を利用して500人程度の浅い
ベース接合を形成すると同時に非晶質層を再結晶化し、
この再結晶化に伴うもとの非晶質層と単結晶層との界面
近傍の結晶欠陥層の位置(約〜1.5μm)を充分深く
形成する点にある。上記ベース層から拡がる空乏層の距
1(コレクタバイアス時)よりも結晶欠陥層を深く形成
することでベース−コレクタ間のPN接合ダイオードの
リーク電流も抑制され、浅いベース接合を有する高速バ
イポーラトランジスタ動作が実現されている。
の特徴としてはイオン注入による非晶質層の形成後、浅
いベース接合のための低加速エネルギで所定の注入量の
イオン注入を行ない、同時に熱処理し、非晶質中層での
再拡散が抑制される性質を利用して500人程度の浅い
ベース接合を形成すると同時に非晶質層を再結晶化し、
この再結晶化に伴うもとの非晶質層と単結晶層との界面
近傍の結晶欠陥層の位置(約〜1.5μm)を充分深く
形成する点にある。上記ベース層から拡がる空乏層の距
1(コレクタバイアス時)よりも結晶欠陥層を深く形成
することでベース−コレクタ間のPN接合ダイオードの
リーク電流も抑制され、浅いベース接合を有する高速バ
イポーラトランジスタ動作が実現されている。
第1図は、本発明をバイポーラ型大規模集積回路(LS
I)の製造に適用した場合の一実施例であって、NPN
バイポーラトランジスタの製造工程を示すものである。
I)の製造に適用した場合の一実施例であって、NPN
バイポーラトランジスタの製造工程を示すものである。
第1図中、lはP型Si基板、2はN゛コレクタ埋込み
層、3はN゛コレクタ拡散層、4はN型コレクタ層、5
はフィールド酸化膜、6はP型ベース高濃度拡散層、7
は非晶質層と単結晶の界面、8はP型ベース層、9は非
晶質層形成のためのイオン注入に伴う結晶欠陥、10は
CVD5iO□、11はN” C高濃度As添加)多
結晶シリコン、12はN゛工ξツタ層、13は眉間絶縁
膜、14はAl電極である。ここでN゛コレクタ埋込み
層2及びN9コレクタ拡散層3及びN型コレクタ層4か
らなる領域は全体としてバイポーラトランジスタのコレ
クタとして動作することから、コレクタ部と呼ばれる領
域である。まず、第1図(a)に図示するように、通常
のバイポーラLSIの製造工程に従ってN1コレクタ埋
め込み層2を形成し、エピタキシャル成長により厚さ1
μmのN型Si層を形成することによりN型コレクタN
4を形成する。さらに、厚さ5000人のフィールド酸
化膜5、N+コレクタ拡散N3を形成してN1コレクタ
埋め込み層2とN“コレクタ拡散層3及びN型コレクタ
層4からなるバイポーラトランジスタのコレクタ部を形
成後、例えばBのイオン注入と窒素雰囲気中での熱処理
(アニール)により高濃度Bドープ層であるP型ベース
高濃度拡散層6を形成する。次に、第1図(blに図示
するように、P型ベース層形成のためのイオン注入に先
立って、Stイオンを例えばイオン注入条件(加速エネ
ルギ及び注入量)として以下の多段イオン注入の条件、
即ち、150keV、2 x 10 +scm−t、5
00keV、3X10”Cm−” IMeV、4X1
01Scpn−”の条件でイオン注入し、Si基板中に
非晶質層を形成する。当然のことながら、所望の非晶質
化すべき領域が浅い場合には、所定の注入エネルギ及び
注入量を有する1回のイオン注入を用いることもある。
層、3はN゛コレクタ拡散層、4はN型コレクタ層、5
はフィールド酸化膜、6はP型ベース高濃度拡散層、7
は非晶質層と単結晶の界面、8はP型ベース層、9は非
晶質層形成のためのイオン注入に伴う結晶欠陥、10は
CVD5iO□、11はN” C高濃度As添加)多
結晶シリコン、12はN゛工ξツタ層、13は眉間絶縁
膜、14はAl電極である。ここでN゛コレクタ埋込み
層2及びN9コレクタ拡散層3及びN型コレクタ層4か
らなる領域は全体としてバイポーラトランジスタのコレ
クタとして動作することから、コレクタ部と呼ばれる領
域である。まず、第1図(a)に図示するように、通常
のバイポーラLSIの製造工程に従ってN1コレクタ埋
め込み層2を形成し、エピタキシャル成長により厚さ1
μmのN型Si層を形成することによりN型コレクタN
4を形成する。さらに、厚さ5000人のフィールド酸
化膜5、N+コレクタ拡散N3を形成してN1コレクタ
埋め込み層2とN“コレクタ拡散層3及びN型コレクタ
層4からなるバイポーラトランジスタのコレクタ部を形
成後、例えばBのイオン注入と窒素雰囲気中での熱処理
(アニール)により高濃度Bドープ層であるP型ベース
高濃度拡散層6を形成する。次に、第1図(blに図示
するように、P型ベース層形成のためのイオン注入に先
立って、Stイオンを例えばイオン注入条件(加速エネ
ルギ及び注入量)として以下の多段イオン注入の条件、
即ち、150keV、2 x 10 +scm−t、5
00keV、3X10”Cm−” IMeV、4X1
01Scpn−”の条件でイオン注入し、Si基板中に
非晶質層を形成する。当然のことながら、所望の非晶質
化すべき領域が浅い場合には、所定の注入エネルギ及び
注入量を有する1回のイオン注入を用いることもある。
このように、多段にイオン注入を行うことにより、表面
から1.5μmの深さまでのすべての領域にわたって非
晶質層を形成することができる。このように2種類以上
の注入エネルギで重ねてイオン注入(多段イオン注入)
する場合には、その内の最大の注入エネルギでSi表面
からの非晶質層の深さが決定される。また多段イオン注
入において多種類のイオンを用いる場合もある。第1図
(blに図示されるように、本発明の実施例で開示した
Stの多段イオン注入の条件では、非晶質層と単結晶の
界面7はN゛コレクタ埋込み層2中に存在することにな
る。次に、第1図(C)に図示するように、ベースとし
て用いる浅いPN接合を形成するために、BF2イオン
を所定の低加速エネルギ及び所定ノ注入量トシテ例えば
15 k e V % I X 10 ”cm−”の条
件でイオン注入する。ここで、BF2イオンを用いた理
由は、低エネルギのBイオンを得るためで、15keV
のBF、イオン注入は3゜4keVのBイオン注入と同
等である。しかる後に、第1図1dlに図示するように
、熱処理、例えば950℃、15秒の条件でランプアニ
ールを行い、イオン注入により導入されたBの活性化を
行うとともに、非晶質層の再結晶化を行うことにより浅
いP型ベース層8を形成する。これにより非晶質層は単
結晶となるので、Siイオン注入はP型ベース高濃度拡
散層6、P型ベース層8及びN型コレクタ層4の抵抗等
の電気的特性には影響を与えなくなる。第2図は、P型
ベース層8中でのBの深さ方向の濃度分布を示したもの
である。第2図中、実W <−>がランプアニール後の
分布を表し、破線は(−一−)はイオン注入直後の分布
を表す。イオン注入したBをアニールすると、イオン注
入に伴うダメージに基づく増速拡散のために、ランプア
ニールのような短時間アニールでも分布形状が拡がるこ
とが知られている。これに対して、非晶質層中では上記
の増速拡散が抑制されるので、活性化のためのアニール
ではBはほとんど拡散せず、第2図に図示するように、
接合深さ500人の極めて浅いPN接合が形成される。
から1.5μmの深さまでのすべての領域にわたって非
晶質層を形成することができる。このように2種類以上
の注入エネルギで重ねてイオン注入(多段イオン注入)
する場合には、その内の最大の注入エネルギでSi表面
からの非晶質層の深さが決定される。また多段イオン注
入において多種類のイオンを用いる場合もある。第1図
(blに図示されるように、本発明の実施例で開示した
Stの多段イオン注入の条件では、非晶質層と単結晶の
界面7はN゛コレクタ埋込み層2中に存在することにな
る。次に、第1図(C)に図示するように、ベースとし
て用いる浅いPN接合を形成するために、BF2イオン
を所定の低加速エネルギ及び所定ノ注入量トシテ例えば
15 k e V % I X 10 ”cm−”の条
件でイオン注入する。ここで、BF2イオンを用いた理
由は、低エネルギのBイオンを得るためで、15keV
のBF、イオン注入は3゜4keVのBイオン注入と同
等である。しかる後に、第1図1dlに図示するように
、熱処理、例えば950℃、15秒の条件でランプアニ
ールを行い、イオン注入により導入されたBの活性化を
行うとともに、非晶質層の再結晶化を行うことにより浅
いP型ベース層8を形成する。これにより非晶質層は単
結晶となるので、Siイオン注入はP型ベース高濃度拡
散層6、P型ベース層8及びN型コレクタ層4の抵抗等
の電気的特性には影響を与えなくなる。第2図は、P型
ベース層8中でのBの深さ方向の濃度分布を示したもの
である。第2図中、実W <−>がランプアニール後の
分布を表し、破線は(−一−)はイオン注入直後の分布
を表す。イオン注入したBをアニールすると、イオン注
入に伴うダメージに基づく増速拡散のために、ランプア
ニールのような短時間アニールでも分布形状が拡がるこ
とが知られている。これに対して、非晶質層中では上記
の増速拡散が抑制されるので、活性化のためのアニール
ではBはほとんど拡散せず、第2図に図示するように、
接合深さ500人の極めて浅いPN接合が形成される。
このとき、もとの非晶質層と単結晶の界面付近に非晶質
層形成のためのイオン注入に伴う結晶欠陥9が形成され
るが、この結晶欠陥の影響については後で詳しく述べる
。上記のバイポーラトランジスタによる半導体装置の製
造方法でP型ベース層8用の浅いPN接合を形成した後
は、通常のパイボ−ラLSIの製造工程に従って第1図
(e)に図示するように、CVD5 toz 10、
高濃度にAsを添加されたN゛多結晶シリコン11を堆
積し、熱処理を行うことによりN゛工旦ツタ層I2を形
成する。具体的にはCVD5 i○210を堆積後パタ
ーニングして窓開は後、N゛多結晶シリコンエ1を堆積
し熱処理でAsをSi中へ拡散させて極めて浅く、かつ
高濃度にN゛エミツタ112形成している。このとき熱
処理条件としては、P型ベース層8中のBの拡散が起き
ないように、あまり高温の熱処理は避ける必要がある。
層形成のためのイオン注入に伴う結晶欠陥9が形成され
るが、この結晶欠陥の影響については後で詳しく述べる
。上記のバイポーラトランジスタによる半導体装置の製
造方法でP型ベース層8用の浅いPN接合を形成した後
は、通常のパイボ−ラLSIの製造工程に従って第1図
(e)に図示するように、CVD5 toz 10、
高濃度にAsを添加されたN゛多結晶シリコン11を堆
積し、熱処理を行うことによりN゛工旦ツタ層I2を形
成する。具体的にはCVD5 i○210を堆積後パタ
ーニングして窓開は後、N゛多結晶シリコンエ1を堆積
し熱処理でAsをSi中へ拡散させて極めて浅く、かつ
高濃度にN゛エミツタ112形成している。このとき熱
処理条件としては、P型ベース層8中のBの拡散が起き
ないように、あまり高温の熱処理は避ける必要がある。
本発明による実施例では、その熱処理条件として、例え
ば窒素雰囲気中、800°C510分の条件で熱処理を
行なった。さらに、第1図(f)に図示するように、眉
間絶縁膜13を堆積後パターニングし、かっAl電極1
4をパターン形成することでエミッタ、ベース、コレク
タ電極を形成し所望のNPNバイポーラトランジスタが
製造される。
ば窒素雰囲気中、800°C510分の条件で熱処理を
行なった。さらに、第1図(f)に図示するように、眉
間絶縁膜13を堆積後パターニングし、かっAl電極1
4をパターン形成することでエミッタ、ベース、コレク
タ電極を形成し所望のNPNバイポーラトランジスタが
製造される。
第1図(dl、(el、(flに図示されるように、イ
オン注入で非晶質層を形成した場合には、アニール後、
もとの非晶質層と単結晶の界面付近に結晶欠陥が発生す
る。この結晶欠陥を9で表わしている。そして、この結
晶欠陥が半導体の空乏層中にあるときは生成再結合中心
として働くので、PN接合の逆方向のリーク電流の増大
等の電気的特性への悪影響をもたらす。本発明において
は、この非晶質化に伴う結晶欠陥がベース−コレクタ間
のPN接合の空乏層中に存在しないようにすることによ
り、リーク電流の増大等の特性劣化が発生しないように
考慮している。第3図は、本発明による実施例として開
示した半導体装置の製造方法を用いて形成したバイポー
ラトランジスタの断面構造の拡大図であり、15はベー
ス−コレクタ間のPN接合の空乏層端である。第3図に
図示するように、動作状態ではベース−コレクタ間のP
N接合は逆方向にバイアスされるため、Pベース層8及
びP型ベース高濃度拡散層6とN型コレクタ層4との間
のPN接合面より主としてN型コレクタ層4中に向けて
空乏層が伸びるが、この空乏層の深さW2が結晶欠陥9
より浅くなるように非晶質化のためのStイオンの注入
エネルギ及び注入量を選定した。即ち、第3図に図示す
るWlがWIより大きくなるようにした。第3図におい
て、WlはSi表面より測った前記Siイオン注入に伴
う非晶質層の再結晶化に伴う結晶欠陥層までの距離を表
わし、W2は同じ(Si表面より測ったPベース領域部
分(8,6)からN型コレクタ層4中へ拡がる空乏層の
深さを表わしている。従って、本発明の半導体装置にお
いては、上記のWIの寸法がW2の寸法よりも大きくな
るように設計することで、空乏層の深さが結晶欠陥9よ
り明らかに浅くなり、結晶欠陥9の影響を受けないバイ
ポーラトランジスタが実現されるわけである。以上のよ
うに、本発明によれば、チャネリングおよびアニール時
の拡散を防止し、しかも良好な電流−電圧特性を持つ浅
い接合をベース層とする高速バイポーラトランジスタを
製造することができる。またP型ベース層8及びP型ベ
ース高濃度拡散層6は同じ程度の深さに形成されていて
もよく、必ずしもP型ベース高濃度拡散N6が深く形成
される必要はないことはもちろんでり、バイポーラトラ
ンジスタとしての動作上、最も重要な動作領域はあくま
でP型ベース層の深さである。
オン注入で非晶質層を形成した場合には、アニール後、
もとの非晶質層と単結晶の界面付近に結晶欠陥が発生す
る。この結晶欠陥を9で表わしている。そして、この結
晶欠陥が半導体の空乏層中にあるときは生成再結合中心
として働くので、PN接合の逆方向のリーク電流の増大
等の電気的特性への悪影響をもたらす。本発明において
は、この非晶質化に伴う結晶欠陥がベース−コレクタ間
のPN接合の空乏層中に存在しないようにすることによ
り、リーク電流の増大等の特性劣化が発生しないように
考慮している。第3図は、本発明による実施例として開
示した半導体装置の製造方法を用いて形成したバイポー
ラトランジスタの断面構造の拡大図であり、15はベー
ス−コレクタ間のPN接合の空乏層端である。第3図に
図示するように、動作状態ではベース−コレクタ間のP
N接合は逆方向にバイアスされるため、Pベース層8及
びP型ベース高濃度拡散層6とN型コレクタ層4との間
のPN接合面より主としてN型コレクタ層4中に向けて
空乏層が伸びるが、この空乏層の深さW2が結晶欠陥9
より浅くなるように非晶質化のためのStイオンの注入
エネルギ及び注入量を選定した。即ち、第3図に図示す
るWlがWIより大きくなるようにした。第3図におい
て、WlはSi表面より測った前記Siイオン注入に伴
う非晶質層の再結晶化に伴う結晶欠陥層までの距離を表
わし、W2は同じ(Si表面より測ったPベース領域部
分(8,6)からN型コレクタ層4中へ拡がる空乏層の
深さを表わしている。従って、本発明の半導体装置にお
いては、上記のWIの寸法がW2の寸法よりも大きくな
るように設計することで、空乏層の深さが結晶欠陥9よ
り明らかに浅くなり、結晶欠陥9の影響を受けないバイ
ポーラトランジスタが実現されるわけである。以上のよ
うに、本発明によれば、チャネリングおよびアニール時
の拡散を防止し、しかも良好な電流−電圧特性を持つ浅
い接合をベース層とする高速バイポーラトランジスタを
製造することができる。またP型ベース層8及びP型ベ
ース高濃度拡散層6は同じ程度の深さに形成されていて
もよく、必ずしもP型ベース高濃度拡散N6が深く形成
される必要はないことはもちろんでり、バイポーラトラ
ンジスタとしての動作上、最も重要な動作領域はあくま
でP型ベース層の深さである。
なお、以上の説明では非晶質化のためのイオン注入のイ
オン種としてはSiの場合を述べたが、他にGe、A、
r等でもよいことはもちろんであり、最終的に電気的特
性に影響を与えないものであれば他のイオンであっても
よい。さらにまた今まで説明した非晶質層を形成するた
めの第1の工程においては、同種のイオンを多段に、し
かも注入エネルギを変えて注入することにより所定の深
さに形成したがまた複数のイオン種を用いて多段にイオ
ン注入を行なってもよいことはもちろんである。
オン種としてはSiの場合を述べたが、他にGe、A、
r等でもよいことはもちろんであり、最終的に電気的特
性に影響を与えないものであれば他のイオンであっても
よい。さらにまた今まで説明した非晶質層を形成するた
めの第1の工程においては、同種のイオンを多段に、し
かも注入エネルギを変えて注入することにより所定の深
さに形成したがまた複数のイオン種を用いて多段にイオ
ン注入を行なってもよいことはもちろんである。
このような多段に注入エネルギを変えてイオン注入を行
うことによって半導体表面からかなり深い範囲にわたっ
て全領域に非晶質層を形成することができるわけである
。また、接合形成のためのイオン種としてはBF、の場
合を述べたが、もちろんP″NN接合合はB等他のもの
でもよく、N゛PP接合きには、As、P等のイオンを
使用すればよい。さらに、熱処理手段としてはランプア
ニールを用いる場合を述べたが、他のアニール方法、例
えば電気炉アニール、電子ビームアニール、レーザアニ
ール等であってもよいことはいうまでもない。
うことによって半導体表面からかなり深い範囲にわたっ
て全領域に非晶質層を形成することができるわけである
。また、接合形成のためのイオン種としてはBF、の場
合を述べたが、もちろんP″NN接合合はB等他のもの
でもよく、N゛PP接合きには、As、P等のイオンを
使用すればよい。さらに、熱処理手段としてはランプア
ニールを用いる場合を述べたが、他のアニール方法、例
えば電気炉アニール、電子ビームアニール、レーザアニ
ール等であってもよいことはいうまでもない。
以下、本発明の実施態様を述べる。即ち、本発明は、半
導体基板表面より形成されたエトンタ、ベース、コレク
タより槽底されたバイポーラトランジスタにおいて、ベ
ース−コレクタ間のPN接合よりコレクタへ主として広
がる空乏層の深さよりも深い位置に、非晶質層再結晶化
に伴い発生する結晶欠陥層を配置したことを特徴とする
半導体装置であり、或いはまた具体的には、バイポーラ
トランジスタの製造工程において、コレクタ層及びコレ
クタ埋め込み層及びコレクタ拡散層よりなるコレクタ部
を形成後、半導体の電気的特性に影響を与えない不活性
な第一のイオンをイオン注入し、エミッタ領域、ベース
領域及びコレクタ領域とな−るべき領域および前記コレ
クタ埋め込み層の少なくとも一部を含む領域に非晶質層
を形成する第1の工程と、電気的に活性な第二のイオン
をイオン注入する第2の工程と、前記非晶質層の再結晶
化および該第二のイオン注入により導入された不純物の
活性化用熱処理を行う第3の工程とを含むことを特徴と
する半導体装置の製造方法に関するものであって、さら
にまたバイポーラトランジスタのコレクタ部を形成後、
半導体の電気的特性に影響を与えない不活性な第一のイ
オンをイオン注入し半導体表面に非晶tNを形成する第
1の工程と、電気的に活性な第二のイオンをイオン注入
する第2の工程と、前記非晶質層および前記第のイオン
注入層を熱処理する第3の工程とを含み、前記第一のイ
オンのイオン注入の注入エネルギ、或いは二種類以上の
注入エネルギでイオン注入する場合はその内の最大の注
入エネルギは、該イオン注入により形成される非晶質層
を再結晶化したときに発生する結晶欠陥の深さが、バイ
ポーラトランジスタのベース−コレクタ接合の空乏層の
深さに一致するときの注入エネルギ、或いは二種類以上
の注入エネルギでイオン注入する場合はその内の最大の
注入エネルギよりも大きいことを特徴とする半導体装置
の製造方法に関し、或いはまた前記第3の工程において
前記非晶質層を再結晶化したときに発生する結晶欠陥の
深さを、前記゛バイポーラトランジスタのベース領域よ
りコレクタ層中に広がる空乏層の深さよりも深く形成す
るべく、前記第1の工程におけるイオン注入の注入量を
選定して非晶質層を形成する工程を含むことを特徴とす
る半導体装置およびその製造方法に関するものである。
導体基板表面より形成されたエトンタ、ベース、コレク
タより槽底されたバイポーラトランジスタにおいて、ベ
ース−コレクタ間のPN接合よりコレクタへ主として広
がる空乏層の深さよりも深い位置に、非晶質層再結晶化
に伴い発生する結晶欠陥層を配置したことを特徴とする
半導体装置であり、或いはまた具体的には、バイポーラ
トランジスタの製造工程において、コレクタ層及びコレ
クタ埋め込み層及びコレクタ拡散層よりなるコレクタ部
を形成後、半導体の電気的特性に影響を与えない不活性
な第一のイオンをイオン注入し、エミッタ領域、ベース
領域及びコレクタ領域とな−るべき領域および前記コレ
クタ埋め込み層の少なくとも一部を含む領域に非晶質層
を形成する第1の工程と、電気的に活性な第二のイオン
をイオン注入する第2の工程と、前記非晶質層の再結晶
化および該第二のイオン注入により導入された不純物の
活性化用熱処理を行う第3の工程とを含むことを特徴と
する半導体装置の製造方法に関するものであって、さら
にまたバイポーラトランジスタのコレクタ部を形成後、
半導体の電気的特性に影響を与えない不活性な第一のイ
オンをイオン注入し半導体表面に非晶tNを形成する第
1の工程と、電気的に活性な第二のイオンをイオン注入
する第2の工程と、前記非晶質層および前記第のイオン
注入層を熱処理する第3の工程とを含み、前記第一のイ
オンのイオン注入の注入エネルギ、或いは二種類以上の
注入エネルギでイオン注入する場合はその内の最大の注
入エネルギは、該イオン注入により形成される非晶質層
を再結晶化したときに発生する結晶欠陥の深さが、バイ
ポーラトランジスタのベース−コレクタ接合の空乏層の
深さに一致するときの注入エネルギ、或いは二種類以上
の注入エネルギでイオン注入する場合はその内の最大の
注入エネルギよりも大きいことを特徴とする半導体装置
の製造方法に関し、或いはまた前記第3の工程において
前記非晶質層を再結晶化したときに発生する結晶欠陥の
深さを、前記゛バイポーラトランジスタのベース領域よ
りコレクタ層中に広がる空乏層の深さよりも深く形成す
るべく、前記第1の工程におけるイオン注入の注入量を
選定して非晶質層を形成する工程を含むことを特徴とす
る半導体装置およびその製造方法に関するものである。
以上説明したように、本発明によれば、Si表面よりか
なり深い位置にわたって非晶質化するので、イオン注入
時のチャネリングおよびアニール時の拡散を抑制するこ
とができ、浅いベース接合を形成できまた、もとの非晶
質層と単結晶の界面付近にできる結晶欠陥は空乏層が届
かない程度にまで深く形成されるので、リーク電流の少
ない良好なダイオード特性を持つ接合を得ることができ
るという利点があり500人という極めて浅いベース接
合を持つ高速バイポーラトランジスタを製造できる等、
本発明の効果は大きいものがある。
なり深い位置にわたって非晶質化するので、イオン注入
時のチャネリングおよびアニール時の拡散を抑制するこ
とができ、浅いベース接合を形成できまた、もとの非晶
質層と単結晶の界面付近にできる結晶欠陥は空乏層が届
かない程度にまで深く形成されるので、リーク電流の少
ない良好なダイオード特性を持つ接合を得ることができ
るという利点があり500人という極めて浅いベース接
合を持つ高速バイポーラトランジスタを製造できる等、
本発明の効果は大きいものがある。
第1図(a)〜(f)は本発明の一実施例を示した図、
第2図は本発明の実施例で示した方法で形成した浅い接
合のBの深さ方向の濃度分布を示した図、第3図は本発
明の実施例で示したバイポーラトランジスタの断面構造
の拡大図しである。 1・・・P型St基板、2・・・N′″コレクタ埋め込
み層、3・・・N“コレクタ拡散層、4・・・N型コレ
クタ層、5・・・フィールド酸化膜、6・・・P型ベー
ス高濃度拡散層、7・・・非晶’xiと単結晶の界面、
8・・・P型ベース層、9・・・非晶質層形成のための
イオン注入に伴う結晶欠陥、lO・・・CVD5 io
z 、11・・・N゛多多結クシ93フ 13・・・層間絶縁膜、14・・・Al電極、15・・
・空乏層端 (e) 第 図 0.1 深さ(、Llm) 0.2
第2図は本発明の実施例で示した方法で形成した浅い接
合のBの深さ方向の濃度分布を示した図、第3図は本発
明の実施例で示したバイポーラトランジスタの断面構造
の拡大図しである。 1・・・P型St基板、2・・・N′″コレクタ埋め込
み層、3・・・N“コレクタ拡散層、4・・・N型コレ
クタ層、5・・・フィールド酸化膜、6・・・P型ベー
ス高濃度拡散層、7・・・非晶’xiと単結晶の界面、
8・・・P型ベース層、9・・・非晶質層形成のための
イオン注入に伴う結晶欠陥、lO・・・CVD5 io
z 、11・・・N゛多多結クシ93フ 13・・・層間絶縁膜、14・・・Al電極、15・・
・空乏層端 (e) 第 図 0.1 深さ(、Llm) 0.2
Claims (4)
- (1)半導体基板表面より形成されたエミッタ、ベース
、コレクタより構成されたバイポーラトランジスタにお
いて、ベース−コレクタ間のPN接合よりコレクタへ主
して広がる空乏層の深さよりも深い位置に、非晶質層再
結晶化に伴い発生する結晶欠陥層を配置したことを特徴
とする半導体装置。 - (2)バイポーラトランジスタの製造工程において、コ
レクタ層及びコレクタ埋め込み層及びコレクタ拡散層よ
りなるコレクタ部を形成後、半導体の電気的特性に影響
を与えない不活性な第一のイオンをイオン注入しエミッ
タ領域、ベース領域及びコレクタ領域となるべき領域お
よび前記コレクタ埋め込み層の少なくとも一部を含む領
域に非晶質層を形成する第1の工程と、 電気的に活性な第二のイオンをイオン注入する第2の工
程と、 前記非晶質層の再結晶化および該第二のイオン注入によ
り導入された不純物の活性化用熱処理を行う第3の工程
とを含むことを特徴とする半導体装置の製造方法。 - (3)バイポーラトランジスタのコレクタ部を形成後、
半導体の電気的特性に影響を与えない不活性な第一のイ
オンをイオン注入し半導体表面に非晶質層を形成する第
1の工程と、電気的に活性な第二のイオンをイオン注入
する第2の工程と、前記非晶質層および前記第二のイオ
ン注入層を熱処理する第3の工程とを含み、 前記第一のイオンのイオン注入の注入エネルギ、或いは
二種類以上の注入エネルギでイオン注入する場合はその
内の最大の注入エネルギは、該イオン注入により形成さ
れる非晶質層を再結晶化したときに発生する結晶欠陥層
の深さが、バイポーラトランジスタのベース−コレクタ
接合の空乏層の深さに一致するときの、注入エネルギ、
或いは二種類以上の注入エネルギでイオン注入する場合
はその内の最大の注入エネルギ、よりも大きいことを特
徴とする半導体装置の製造方法。 - (4)前記第3の工程において前記非晶質層を再結晶化
したときに発生する結晶欠陥の深さを、前記バイポーラ
トランジスタのベース領域よりコレクタ層中に広がる空
乏層の深さよりも深く形成するべく、前記第1の工程に
おけるイオン注入の注入量を選定して非晶質層を形成す
る工程を含むこと特徴とする前記請求項2もしくは前記
請求項3のいずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17642289A JPH0341735A (ja) | 1989-07-07 | 1989-07-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17642289A JPH0341735A (ja) | 1989-07-07 | 1989-07-07 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0341735A true JPH0341735A (ja) | 1991-02-22 |
Family
ID=16013424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17642289A Pending JPH0341735A (ja) | 1989-07-07 | 1989-07-07 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0341735A (ja) |
-
1989
- 1989-07-07 JP JP17642289A patent/JPH0341735A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8343862B2 (en) | Semiconductor device with a field stop zone and process of producing the same | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
KR101237345B1 (ko) | 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법 | |
US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
JPH1027807A (ja) | 半導体デバイス製造方法 | |
JP2626289B2 (ja) | 半導体装置の製造方法 | |
US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
JPH0376575B2 (ja) | ||
US4295898A (en) | Method of making isolated semiconductor devices utilizing ion-implantation of aluminum and heat treating | |
JP2001326353A (ja) | 半導体装置 | |
KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JP6654189B2 (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
JP2002203965A (ja) | 半導体装置 | |
US5747371A (en) | Method of manufacturing vertical MOSFET | |
US5116770A (en) | Method for fabricating bipolar semiconductor devices | |
JPH0817841A (ja) | 半導体基板,半導体装置及び半導体装置の製造方法 | |
JP4951872B2 (ja) | 半導体装置の製造方法 | |
US5236851A (en) | Method for fabricating semiconductor devices | |
US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
JPH0341735A (ja) | 半導体装置およびその製造方法 | |
JP2001093985A (ja) | 炭化珪素半導体装置及びその製造方法 | |
US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
JP2781989B2 (ja) | 半導体装置の製造方法 |