JPH0340547A - Ｃｐｕ間通信の監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 Ｃ１１ＰＴ系のディジタル搬送端局装置におけるＣＰＵ
間通信の監視方式に関し、 処理時間の短縮化、処理の簡易化を可能とするｃｐｕ間
通信の監視方式を提供することを目的とし、入／出力部
を有し、自装置全体の制御／監視を行う第１のＣＰＵと
、信号データの演算処理を行う複数個のユニットを有し
、ユニットには、入／出力部を有し、ユニットの制御を
行う第２のＣＰＵを有するシステム部とからなり、第１
及び第２のＣＰＵ間で制御信号の送受を行うディジタル
搬送端局装置のＣＰＵ間通信の監視方式において、シス
テム部にユニットを新たに搭載した時、搭載ユニットに
おいて初期化と通信可能な状態を設定した後、搭載ユニ
ットの第２のＣＰＵ０入／出力部から第１のｃｐｕの入
／出力部に通信可能なことを通知するように構成する。

〔産業上の利用分野〕

本発明は、ＣＥＰＴ系のディジタル搬送端局装置におけ
るｃｐｕ間通信の監視方式の改良に関するものである。

ＣＥＰＴ系のディジタル搬送端局装置においても、最近
では、ＣＰＵをベースに装置を構成する方法が主流にな
って来た。これにともなって、ＣＰＵ間通信処理の効率
を上げ、より安価なＣＰＵの使用を可能にする方式が要
求されてきている。

このため、処理時間の短縮化、処理の簡易化を可能とし
、結果として処理能力の小さいＣＰＵの選択を可能とす
るＣＰＵ間通信の監視方式が要望されている。

（従来の技術］ 第４図は一例の装置の制御系の構成を示すブロソク図で
ある。

第５図は従来例の動作を説明する図である。

第４図において、ＣＥＰＴ系のディジタル搬送端局装置
にはチャネル部（以下Ｃ１ｌと称する）５−１〜５−ｎ
及び多重化部（以下ＭＵＸと称する）４−１〜４−ｎを
有する。（Ｊ５−１〜５−ｎでは人力の交換機信号の演
算処理を行い、各ＣＨ３−１〜５−ｎにはそれぞれＣＰ
Ｏ３−１〜３−ｎを有する。ＣＰＵ３−１〜３−ｎでは
音声レベルの設定、スイ・ンチの制御、保守のためのテ
スト等の制御を行っている。

又、ＭＩＩＸ　４−１〜４−ｎでは上記ＣＨの出力信号
を人力して多重化を行う。ＭＵＸ４−１〜４−ｎにもＣ
ＰＵ２−１〜２−ｎを有し、ＭＵＸ４−１〜４−ｎ内の
アラームノ監視、回線条件（符号化則なと）の設定、保
守時のループバックの制御等を行っている。更にＣＰＵ
３−１〜３−ｎと後述するｃｐｕ　　ｔとの間で、ＣＩ
（情報の送受の受は渡しを行っている。ＣＰｔ１２−１
〜２−ｎはＣＰＩＪ３−１〜３−ｎに対して上位のＣＰ
Ｕとなる。又、上記装置には装置全体の制御を行−＞Ｃ
ＰＵ　　１を有する。ＣＰＩＪ　　１はＣＰＵ２−１〜
２−ｎに対して更に上位のＣＰＵとなる。

各ＣＰｔ１　１．２−１−２−ｎ　、　３−１〜３−ｎ
ではそれぞれのＣＰＵで独自に処理を行っているが、同
時に上位のＣＰｕからの命令に対しての連形処理（ユニ
ット増設時の初期化の設定、制御等）も行っている。

この場合、上位のＣＰＵ　　１は自分の制御範囲内の状
態を確認するため、ユニット情報を下位のユニット（Ｃ
ＰＵ２−１〜２−ｎ、、ＣＰＵ３−１〜３−ｎ）より受
は取っている。

今、例えばＣＰＵ２−　ｉに接続されるＣＨに新たにＣ
Ｈ５−（ｎ＋　１）を搭載した時、第４図に示すように
アース電位がＣＨ３−（ｎ＋１）から上位のＣＰＵ２−
１に転送される。

すると上位のＣＰＵ２−１では新たに搭載したＣＨ３−
（ｎ＋ｌ）が通信の準備が完了したか否かを確認するた
めに、第５図に示すように下位のＣＰＵ３−　（ｎ＋１
）に対して一定時間毎に両者の間に設けられた通信線に
より、制御情報を転送しアクセスを行う。下位のＣＰＩ
Ｊ３−（ｎ＋１）では、初期化と通信の準備が完了した
時これを示す応答信号を通信線により上位のＣＰＵ２−
１に転送する。

このようにして新規のユニットの搭載時に上位及び下位
のＣＰＵは対応していた。

（発明が解決しようとする課題〕 しかしながら上述のＣＰＵ間通信の監視方式においては
、下位のＣＰＵの処理は、電源オン→初期化−通信の準
備完了（通信許可）までのプロセスに時間がかかる。こ
のため、上位のＣＰＵは新たにユニットを搭載したとい
うユニット情報を受は取った後、下位のＣＰＵが通信許
可になるまでに何度も初期アクセスを行うことになり、
その処理に時間がかかり処理自体も複雑化してしまうと
いう問題点があった。

したがって本発明の目的は、処理時間の短縮化、処理の
簡易化を可能とするＣＰＵ間通信の監視方式を提供する
ことにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路構成によって解決される
。

即ち第１図において、入／出力部を有し、自装置全体の
制御／監視を行う第１のｃｐｕｉｏｏと、信号データの
演算処理を行う複数個のユニットを有し、ユニットには
、入／出力部を有し、ユニ・ントの制御を行う第２のＣ
Ｐ１１３００−１〜３００−ｎを有するシステム部５０
０とからなり、第１及び第２のＣＰＵ間で制御信号の送
受を行うディジタル搬送端局装置のｃｐＵ　間通信の監
視方式において、システム部にユニットを新たに搭載し
た時、搭載ユニットにおいて初期化と通信可能な状態を
設定した後、搭載ユニットの第２のＣＰｕ０入／出力部
から第１のＣＰＵ０人／出力部に通信可能なことを通知
するように構成する。

〔作　用〕

第１図において、システム部５００にユニットを新たに
搭載した時、搭載ユニットにおいて初期化と通信可能な
状態を設定した後、搭載ユニットの第２のｃｐｕＯ入／
出力部から第１のＣＰＵ１００の入／出力部に通信可能
なことを通知する。これに対して第１０ＣＰＵ１００か
ら搭載ユニットの第２のＣＰＵに対してアクセスを行う
。

この結果、上位の第１のＣＰＵ１００から下位の第２の
ＣＰＵに対してアクセスを１回だけ行って通信をするこ
とにより、処理時間の短縮化、処理の簡易化を実現する
ことができる。

〔実施例〕

第２図は本発明の実施例の装置の制御系の構成を示すブ
ロック図である。

第３図は実施例の動作を説明する図である。

全図を通じて同一符号は同一対象物を示す。

第２図において、例えばＣＰＵ２０−１に接続されるＣ
Ｉに新たにＣＨ３０−（ｎ＋１）　（図示しない）を搭
載した時、第３図に示すようにＣＨ３０−（ｎ＋　１）
に設けられたＣＰＵ３０−　（ｎ＋１）ではＣｔ１５０
−　（ｎ＋１）の初期化、通信の準備等の内部処理を行
う。そして通信の１！備が完了した時ＣＰＵ３０−　（
ｎ＋１）の入／出力部（以下Ｉｌｏと称する）からＣＰ
Ｕ２０−１のＩｌｏに、通信の（＄備完了（通信許可）
の信号を転送する。ＣＰＵ２０−１ではこれを受信して
ＣＰＵ３０−　（ｎ＋　１）に対してアクセスを行う。

この結果、上位のＣＰＵ２０−１から下位のＣＰｔ１３
０−　（ｎ＋１）に対してアクセスを１回だけ行って通
信をすることにより、処理時間の短縮化、処理の簡易化
を実現することができる。

（発明の効果〕 以上説明したように本発明によれば、上位のｃＰＵから
下位のＣＰＵに対してアクセスを１回だけ行って通信を
することにより、処理時間の短縮化、処理の簡易化そ実
現することができる。

その結果、処理能力の小さいＣＰＵの選択が可能となり
、コストの低減化等を達成することができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の装置の制御系の構成を示すブ
ロック図、 第３図は実施例の動作を説明する図、 第４図は一例の装置の制御系の構成を示すブロック図、 第５図は従来例の動作を説明する図である。 図において １００は第１のｃｐｕ　。 ３００−１〜３００−ｎは第２のＣＰＵ５００はシステ
ム部 を示す。 城Ｈ 蜜 水給胡／）寡胞例の装置の制御系の議魚を庁＼１ブロヅ
グ阻’１　　′Ｌ　記 １１臣ミフデきムイろ−」の１トカイ咋とｆｔ明・１′
るｌｉｌ憾 日 炎天イタソつ動づ々三１ミ説！１８するｍ情 ジ ロ

Claims (1)

1. 【特許請求の範囲】 入／出力部を有し、自装置全体の制御／監視を行う第１
   のＣＰＵ（１００）と、信号データの演算処理を行う複
   数個のユニットを有し、該ユニットには、入／出力部を
   有し、該ユニットの制御を行う第２のＣＰＵ（３００−
   １〜３００−ｎ）を有するシステム部（５００）とから
   なり、該第１及び第２のＣＰＵ間で制御信号の送受を行
   うディジタル搬送端局装置のＣＰＵ間通信の監視方式に
   おいて、 該システム部にユニットを新たに搭載した時、該搭載ユ
   ニットにおいて初期化と通信可能な状態を設定した後、
   該搭載ユニットの第２のＣＰＵの入／出力部から該第１
   のＣＰＵの入／出力部に通信可能なことを通知するよう
   にしたことを特徴とするＣＰＵ間通信の監視方式。