JPH0337936B2

JPH0337936B2 -

Info

Publication number: JPH0337936B2
Application number: JP57118407A
Authority: JP
Inventors: Masao Kato
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-07-09
Filing date: 1982-07-09
Publication date: 1991-06-07
Also published as: JPS598941A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は医療分野における画像診断装置で診
断を行うために、被検体の画像情報をサンプリン
グして記録する画像記録装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an image recording device that samples and records image information of a subject in order to perform diagnosis with an image diagnostic device in the medical field.

〔発明の技術的背景およびその問題点〕[Technical background of the invention and its problems]

従来のこの種の画像記録装置においては、画像
情報を画像全体にわたり一様に取扱つて所定の濃
淡情報としてメモリに入力していたため、１枚の
画像を記録するには非常に大きなメモリ容量が必
要であるという欠点があつた。また連続した画像
情報の差分をとることによつてデータ圧縮を行
い、それにより必要なメモリ容量を少しでも小さ
くすることも試みられているが、それでもなおか
なり大きなメモリ容量が必要であるという欠点が
あつた。 In conventional image recording devices of this type, image information is handled uniformly over the entire image and input into memory as predetermined shading information, so a very large memory capacity is required to record one image. It had the disadvantage of being. Attempts have also been made to compress data by taking the differences between consecutive image information, thereby reducing the amount of memory required, but this still has the drawback of requiring a fairly large amount of memory. It was hot.

〔発明の目的〕[Purpose of the invention]

この発明は上記事情に基づいてなされたもの
で、画像全体のうち限られた部分に関心領域を設
定し、この関心領域外の画像情報は関心領域が１
枚の画像全体のどの部分であるかがわかるように
線図形的に単純化してメモリに入力することによ
り、画像情報をデータ圧縮して必要なメモリ容量
を大幅に小さくすることのできる画像記録装置を
提供することを目的とするものである。 This invention was made based on the above-mentioned circumstances, and a region of interest is set in a limited part of the entire image, and image information outside the region of interest is
An image recording device that can compress image information and significantly reduce the required memory capacity by simplifying it graphically and inputting it into memory so that you can see which part of the whole image it is. The purpose is to provide the following.

〔発明の概要〕[Summary of the invention]

この発明は上記目的を達成するため、被検体の
画像情報をサンプリングして記録する画像記録装
置において、画像全体のうち限られた部分に関心
領域を設定する手段と、サンプリング位置が関心
領域内にあるかどうかを判定する手段と、サンプ
リング位置が関心領域内にあるとき画像情報を所
定の濃淡情報として記憶手段に格納する手段と、
サンプリング位置が関心領域外にあるとき画像情
報を濃度分解能ビツト数を減らすかまたは線図形
情報に変換して記憶手段に格納する手段とを具え
ていることを特徴とするものである。 In order to achieve the above object, the present invention provides an image recording device that samples and records image information of a subject, and includes means for setting a region of interest in a limited portion of the entire image, and a means for setting a region of interest in a limited portion of the entire image, and a means for setting a region of interest in a limited portion of the entire image. means for determining whether or not there is a region of interest; and means for storing image information as predetermined grayscale information in a storage means when the sampling position is within the region of interest;
The present invention is characterized by comprising means for reducing the number of density resolution bits of image information or converting it into line graphic information and storing it in a storage means when the sampling position is outside the region of interest.

〔発明の実施例〕[Embodiments of the invention]

以下この発明を図面に示す一実施例を参照しな
がら説明する。 The present invention will be described below with reference to an embodiment shown in the drawings.

第４図はこの発明の画像記録装置の一実施例を
示すブロツク図である。図中１はＸ線発生装置、
２は被検体、３はＸ線発生装置１から被検体２に
Ｘ線を曝射して得られたＸ線像を可視像に変換し
増幅するイメージインテンシフアイア、４はイメ
ージインテンシフアイア３で得られた可視像をラ
スタスキヤン方式で走査し撮影するITV（工業用
テレビ）カメラ、５はコントロール信号ａによつ
てITVカメラ４をコントロールし、ITVカメラ
４から得られた信号ｂをビデオ信号ｃとして出力
するカメラコントローラ、６はビデオ信号ｃを
CRTデイスプレイ装置に表示するビデオモニタ
である。ビデオモニタ６の表示画像の一例を第１
図に示す。 FIG. 4 is a block diagram showing an embodiment of the image recording apparatus of the present invention. 1 in the figure is an X-ray generator,
2 is a subject, 3 is an image intensifier that converts and amplifies the X-ray image obtained by exposing the subject 2 from the X-ray generator 1 to a visible image, and 4 is an image intensifier. An ITV (industrial television) camera 5 scans and photographs the visible image obtained in step 3 using a raster scan method. A camera controller 6 outputs video signal c as video signal c.
A video monitor that displays on a CRT display device. An example of the display image on the video monitor 6 is shown in the first example.
As shown in the figure.

７は画像を１画素ごとにサンプリングするため
の基本となるクロツク信号ｄを発生するクロツク
発生回路、８はビデオ信号ｃからITVカメラ４
の走査に同期した水平同期信号ｅと垂直同期信号
ｆとを分離して出力する同期信号分離回路、９は
クロツク信号ｄが入力されるごとに１ずつ加算し
たＸアドレスデータ（すなわちそのときのサンプ
リング位置が画像全体において水平方向のどの位
置（第７図参照）にあるかをあらわすデータ）ｇ
を順次出力し、水平同期信号ｅが入力されるとク
リアされるＸアドレスカウンタ、１０は水平同期
信号ｅが入力されるごとに１ずつ加算したＹアド
レスデータ（すなわちそのときのサンプリング位
置が画像全体において垂直方向のどの位置（第７
図参照）にあるかをあらわすデータ）ｈを順次出
力し、垂直同期信号ｆが入力されるとクリアされ
るＹアドレスカウンタ、１１は第２図に示すよう
に画像全体のうち限られた部分に関心領域（以下
ROIという）を設定するROI設定回路、１２はそ
のときのサンプリング位置がROI内にあるかどう
かを判定するROI内判定回路である。 7 is a clock generation circuit that generates a clock signal d, which is the basis for sampling the image pixel by pixel; 8 is a clock generator circuit that generates a clock signal d that is the basis for sampling the image pixel by pixel;
9 is a synchronization signal separation circuit that separates and outputs a horizontal synchronization signal e and a vertical synchronization signal f synchronized with the scanning of the clock signal d. (Data indicating where the position is in the horizontal direction in the entire image (see Figure 7))g
10 is the Y address data that is added by 1 each time the horizontal synchronization signal e is input (that is, the sampling position at that time is the entire image) At which position in the vertical direction (7th
11 is a Y address counter that outputs h sequentially and is cleared when the vertical synchronization signal f is input. Area of interest (below
An ROI setting circuit 12 sets an ROI (referred to as ROI), and an ROI determining circuit 12 determines whether the sampling position at that time is within the ROI.

ROI設定回路１１は第５図にブロツク図で示す
ように構成されている。図中３０はROIの水平方
向開始アドレス（Ｘスタートアドレス）を設定す
るボリユーム、３１はROIの垂直方向開始アドレ
ス（Ｙスタートアドレス）を設定するボリユー
ム、３２はROIの大きさ（サイズ）を設定するボ
リユーム、３３〜３５はそれぞれボリユーム３０
〜３２で設定されたアナログ量をデイジタル量に
変換するＡ／Ｄ変換器、３６はＡ／Ｄ変換器３３
の出力を受けてROI・Ｘスタートアドレスデータ
ｉを出力するROI・Ｘスタートアドレスレジス
タ、３７はＡ／Ｄ変換器３３，３５の出力を加算
回路３８を通して受けてROI・Ｘエンドアドレス
データｊを出力するROI・Ｘエンドアドレスレジ
スタ、３９はＡ／Ｄ変換器３４の出力を受けて
ROI・Ｙスタートアドレスデータｋを出力する
ROI・Ｙスタートアドレスレジスタ、４０はＡ／
Ｄ変換器３４，３５の出力を加算回路４１を通し
て受けてROI・Ｙエンドアドレスデータｌを出力
するROI・Ｙエンドアドレスレジスタである。 The ROI setting circuit 11 is constructed as shown in the block diagram in FIG. In the figure, 30 is a volume for setting the horizontal start address (X start address) of the ROI, 31 is a volume for setting the vertical start address (Y start address) of the ROI, and 32 is a volume for setting the size of the ROI. Volume, 33-35 are each volume 30
~ 32 is an A/D converter that converts the set analog quantity into a digital quantity; 36 is an A/D converter 33;
The ROI/X start address register 37 receives the output of the A/D converters 33 and 35 and outputs the ROI/X start address data i, and the ROI/X start address register 37 receives the outputs of the A/D converters 33 and 35 through the adder circuit 38 and outputs the ROI/X end address data j. The ROI/X end address register 39 receives the output of the A/D converter 34.
Output ROI/Y start address data k
ROI/Y start address register, 40 is A/
This is an ROI/Y end address register that receives the outputs of the D converters 34 and 35 through an adder circuit 41 and outputs ROI/Y end address data l.

ROI内判定回路１２は第６図にブロツク図で示
すように構成されている。図中５０はＸアドレス
データｇとROI・Ｘスタートアドレスデータｉと
を比較してｇ≧ｉのとき出力“１”を発生する比
較回路、５１はＸアドレスデータｇとROI・Ｘエ
ンドアドレスデータｊとを比較してｇ≦ｊのとき
出力“１”を発生する比較回路、５２は比較回路
５０の出力と比較回路５１の出力とのANDをと
つてｉ≦ｇ≦ｊのとき出力“１”を発生する
AND回路、５３はＹアドレスデータｈとROI・
Ｙスタートアドレスデータｋとを比較してｈ≧ｋ
のとき出力“１”を発生する比較回路、５４はＹ
アドレスデータｈとROI・Ｙエンドアドレスデー
タｌとを比較してｈ≦ｌのとき出力“１”を発生
する比較回路、５５は比較回路５３の出力と比較
回路５４の出力とのANDをとつてｋ≦ｈ≦ｌの
とき出力“１”を発生するAND回路、５６は
AND回路５２の出力とAND回路５５の出力との
ANDをとつて（ｉ≦ｇ≦ｊ）・（ｋ≦ｈ≦ｌ）が
成立するとき出力“１”を発生するAND回路、
５７は入力“１”を反転して出力“０”を発生す
るNOT回路である。したがつてROI内判定回路
１２は、（ｉ≦ｇ≦ｊ）・（ｋ≦ｈ≦ｌ）が成立す
るときROI内信号ｍとして“１”を出力し、かつ
ROI外信号ｎとして“０”を出力し、また成立し
ないときはROI内信号ｍとして“０”を出力し、
かつROI外信号ｎとして“１”を出力するように
なつている。 The ROI determination circuit 12 is constructed as shown in the block diagram of FIG. In the figure, 50 is a comparison circuit that compares X address data g and ROI/X start address data i and generates an output "1" when g≧i, and 51 is a comparison circuit that compares X address data g and ROI/X end address data j. A comparator circuit 52 generates an output "1" when g≦j by comparing the outputs of the comparator circuit 50 with the output of the comparator circuit 51, and outputs "1" when i≦g≦j. occur
AND circuit, 53 is Y address data h and ROI・
Compare Y start address data k and find h≧k
A comparator circuit that generates an output "1" when 54 is Y
A comparison circuit 55 compares address data h and ROI/Y end address data l and generates an output "1" when h≦l, and 55 ANDs the output of the comparison circuit 53 and the output of the comparison circuit 54. 56 is an AND circuit that generates an output “1” when k≦h≦l.
The output of the AND circuit 52 and the output of the AND circuit 55
An AND circuit that generates an output “1” when (i≦g≦j) and (k≦h≦l) are established by performing an AND operation;
57 is a NOT circuit that inverts the input "1" and generates the output "0". Therefore, the within-ROI determination circuit 12 outputs "1" as the within-ROI signal m when (i≦g≦j) and (k≦h≦l), and
Outputs “0” as the ROI outside signal n, and when it does not hold, outputs “0” as the ROI inside signal m,
In addition, "1" is output as the ROI outside signal n.

第４図中１３はクロツク信号ｄに同期して、ア
ナログ量のビデオ信号ｃを所定の（たとえば12ビ
ツトの）濃度分解能でＡ／Ｄ変換してデイジタル
量の画像データ（すなわち濃淡情報）Ｐを出力す
るＡ／Ｄ変換器、１４はROI内の画像データＰを
格納するためのROI内データメモリ、１５はクロ
ツク信号ｄに同期して、ROI内信号ｍが“１”の
とき画像データＰをROI内データメモリ１４に格
納させるメモリコントローラである。 In FIG. 4, 13 is synchronized with the clock signal d, and A/D converts the analog video signal c at a predetermined density resolution (for example, 12 bits) to generate digital image data (that is, gradation information) P. An output A/D converter, 14 is an ROI data memory for storing the image data P in the ROI, and 15 is a data memory for storing the image data P in the ROI when the ROI signal m is "1" in synchronization with the clock signal d. This is a memory controller that stores data in the ROI data memory 14.

１６は画像の論郭線を検出するための基準電圧
信号ｑを発生する基準電圧発生回路、１７はビデ
オ信号ｃと基準電圧信号ｑとを比較してｃ≧ｑの
ときコンパレータ信号γとして“１”を出力する
コンパレータ、１８は第８図に示すようにクロツ
ク信号ｄに同期してコンパレータ信号γを入力シ
フトし、読込まれたデータを並列に出力するシフ
トレジスタ、１９はシフトレジスタ８内に“１”
のデータがあれば出力“１”を保持し、またシフ
トレジスタ１８内のデータがすべき“０”であれ
ば“０”を出力するOR回路、２０はOR回路１
９の出力が“０”から“１”に変化したときこれ
を検出してパルスを発生する立上りエツジ検出回
路、２１はOR回路１９の出力が“１”から
“０”に変化したときこれを検出してパルスを発
生する立下りエツジ検出回路、２２は立上りエツ
ジ検出回路２０の出力パルスと立下りエツジ検出
回路２１の出力パルスとを加え合せるOR回路、
２３はOR回路２２の出力パルスROI外信号ｎと
のANDをとつて、ROI外信号ｎが“１”でかつ
立上りエツジパルスまたは立下りエツジパルスが
あるとき出力“１”を発生するAND回路、２４
はROI外における画像の輪郭線を指定するＸアド
レスデータｇおよびＹアドレスデータｈを格納す
るためのROI外データメモリ、２５はAND回路
２３の出力が“１”のときＸアドレスデータｇお
よびＹアドレスデータｈをROI外データメモリ２
４に格納させるメモリコントローラである。 16 is a reference voltage generation circuit that generates a reference voltage signal q for detecting a logical line of an image; 17 is a reference voltage generation circuit that compares the video signal c and the reference voltage signal q and generates "1" as a comparator signal γ when c≧q. 18 is a shift register that inputs and shifts the comparator signal γ in synchronization with the clock signal d and outputs the read data in parallel, as shown in FIG. 8, and 19 is a shift register that outputs " 1”
20 is an OR circuit that holds the output “1” if there is data in the shift register 18, and outputs “0” if the data in the shift register 18 is the desired “0”.
A rising edge detection circuit 21 detects when the output of 9 changes from "0" to "1" and generates a pulse, and 21 detects this when the output of OR circuit 19 changes from "1" to "0". 22 is a falling edge detection circuit that detects and generates a pulse; 22 is an OR circuit that adds the output pulse of the rising edge detection circuit 20 and the output pulse of the falling edge detection circuit 21;
23 is an AND circuit that performs an AND operation with the output pulse of the OR circuit 22 and the non-ROI signal n, and generates an output of "1" when the non-ROI signal n is "1" and there is a rising edge pulse or a falling edge pulse; 24;
25 is an outside-ROI data memory for storing the X address data g and Y address data h specifying the outline of the image outside the ROI, and 25 is the X address data g and Y address when the output of the AND circuit 23 is "1". Data h outside ROI data memory 2
This is a memory controller that stores data in 4.

第８図は画像の輪郭線を検出する輪郭線検出部
の説明図である。シフトレジスタ１８の並列出力
データの中に１つでも“１”があれば、そのとき
サンプリングしたビデオ信号ｃに閾値以上の値を
もつた画素すなわち輪郭があることを示す。ここ
でシフトレジスタ１８を使用した理由は、輪郭線
以外に隣の画素との濃淡レベルの差が大きい部分
があつた場合、これを誤まつて輪郭線として認識
してしまうことを防止するためである。したがつ
て、輪郭線とそれ以外の濃淡レベルの差の大きい
部分とを識別して、輪郭線でのみ立上りエツジ検
出回路２０または立下りエツジ検出回路２１から
出力パルスが発生するようになつている。 FIG. 8 is an explanatory diagram of a contour detection section that detects the contour of an image. If there is even one "1" in the parallel output data of the shift register 18, it indicates that there is a pixel, that is, a contour, in the video signal c sampled at that time, which has a value equal to or higher than the threshold value. The reason why the shift register 18 is used here is to prevent parts other than the outline from being mistakenly recognized as outlines when there is a large difference in gray level between adjacent pixels. be. Therefore, the contour line and other parts where the difference in density level is large are distinguished, and output pulses are generated from the rising edge detection circuit 20 or the falling edge detection circuit 21 only at the contour line. .

上記のように構成された画像記録装置の作用に
ついて、従来の装置と対比しながら説明する。 The operation of the image recording apparatus configured as described above will be explained in comparison with a conventional apparatus.

Ｘ線発生装置１から被検体２にＸ線を曝射して
得られたＸ線像はイメージインテンシフアイア３
で可視像に変換され、IVTカメラ４で走査し撮
影され、ビデオ信号ｃとしてビデオモニタ６に送
られて第１図に示すような画像が表示されること
となる。従来はこの画像がそのまま記録されたた
め、画像記録装置から読出される画像も第１図の
画像そのままであり、したがつて非常に大きなメ
モリ容量が必要であつた。 An X-ray image obtained by irradiating X-rays from the X-ray generator 1 to the subject 2 is sent to the image intensifier 3.
The image is converted into a visible image, scanned and photographed by the IVT camera 4, and sent as a video signal c to the video monitor 6, where the image shown in FIG. 1 is displayed. Conventionally, this image was recorded as it was, so the image read out from the image recording device was also the image shown in FIG. 1, and therefore a very large memory capacity was required.

一方、ROI設定回路１１から出力されるROI・
Ｘスタートアドレスデータｉ、ROI・Ｘエンドア
ドレスデータｊ、ROI・Ｙスタートアドレスデー
タｋおよびROI・Ｙエンドアドレスデータｌは、
ＸアドレスデータｇおよびＹアドレスデータｋと
ともにROI内判定回路１２に入力されて、ROI内
判定回路１２からROI内信号ｍまたはROI外信号
ｎのいずれか一方が“１”として出力されること
となる。 On the other hand, the ROI/ROI output from the ROI setting circuit 11
X start address data i, ROI/X end address data j, ROI/Y start address data k, and ROI/Y end address data l are:
It is input to the inside-ROI determination circuit 12 along with the X address data g and the Y address data k, and the inside-ROI determination circuit 12 outputs either the inside-ROI signal m or the outside-ROI signal n as "1". .

そしてROI内信号ｍが“１”のときは、メモリ
コントローラ１５のはたらきにより、Ａ／Ｄ変換
器１３においてビデオ信号ｃを所定の濃度分解能
でＡ／Ｄ変換して得られた画像データＰがROI内
データメモリ１４に格納されることとなる。 When the intra-ROI signal m is "1", the memory controller 15 operates so that the image data P obtained by A/D converting the video signal c at a predetermined density resolution in the A/D converter 13 is transferred to the ROI. The data will be stored in the internal data memory 14.

またROI外信号ｎが“１”のときは、メモリコ
ントローラ２５のはたらきにより、画像の輪郭線
をあらわす立上りエツジ検出回路２０および立下
りエツジ検出回路２１の出力パルスの発生タイミ
ングにおけるＸアドレスデータｇおよびＹアドレ
スデータｈがROI外データメモリ２４に格納され
ることとなる。 When the outside-ROI signal n is "1", the memory controller 25 functions to set the X address data g and The Y address data h will be stored in the non-ROI data memory 24.

したがつて、従来の装置に比べてメモリ容量は
大幅に小さくなることとなる。またROI内データ
メモリ１４およびROI外データメモリ２４に外納
され記録された画像情報を読出して表示すると、
第３図に示すような画像データの水平方向及び垂
直方向のスキヤンに応じて濃度勾配の極値として
輪郭線を求める考え方を使つております。ROI外
は画像の輪郭線が表示されるだけであるが、ROI
内は第１図と同様の濃淡画像が表示され、しかも
ROI外の輪郭線によつてROI内の濃淡画像が画像
全体のどの部分であるかがわかるため、画像診断
装置で診断を行う際に第１図に示す従来の画像に
比べて何ら支障なく診断できることとなる。 Therefore, the memory capacity is significantly smaller than that of conventional devices. Also, when the image information stored externally and recorded in the ROI internal data memory 14 and the ROI external data memory 24 is read out and displayed,
As shown in Figure 3, we use the concept of finding the contour line as the extreme value of the density gradient according to the horizontal and vertical scans of the image data. Only the outline of the image is displayed outside the ROI, but
Inside, a grayscale image similar to that in Figure 1 is displayed, and
Since the contour line outside the ROI shows which part of the entire image the grayscale image inside the ROI is, it is easier to diagnose with an image diagnostic device than with the conventional image shown in Figure 1. It becomes possible.

なお、上記実施例ではＸ線撮影装置を使用して
説明したが、これに限定されるものでなく、核医
学装置、超音波装置、Ｘ線CT装置等から得られ
た画像情報を記録する場合にも、この発明は適用
可能である。また、前記実施例ではROI外画像に
ついて輪郭線を検出して線図形で表示するように
したが輪郭線内は全て「１」レベルとし（即ち画
像上はベタ黒）、濃度分解能ビツト数を減らすよ
うにデータ圧縮を行なつてもよい。 Although the above embodiment has been described using an X-ray imaging device, the present invention is not limited to this, and the present invention is not limited to this, and may be used when recording image information obtained from a nuclear medicine device, an ultrasound device, an X-ray CT device, etc. This invention is also applicable to In addition, in the above embodiment, the contour line of the image outside the ROI is detected and displayed as a line figure, but everything inside the contour line is set to the "1" level (that is, the image is solid black) to reduce the number of density resolution bits. Data compression may be performed as follows.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、この発明によ
れば、画像全体のうち限られた部分に関心領域を
設定し、関心領域内は所定のビツト数で表示をし
てこの関心領域外の画像情報は関心領域が１枚の
画像全体のどの部分であるかがわかるように線図
形的に単純化してメモリに入力することにより、
画像情報をデータ圧縮して必要なメモリ容量を大
幅に小さくすることができ、しかも関心領域内の
画像情報は所定の濃淡情報として何ら支障なく記
録することができる等のすぐれた効果がある。 As is clear from the above description, according to the present invention, a region of interest is set in a limited portion of the entire image, the region of interest is displayed with a predetermined number of bits, and image information outside the region of interest is displayed. By simplifying it graphically and inputting it into memory so that you can see which part of the whole image the region of interest is,
It has excellent effects such as data compression of image information to significantly reduce the required memory capacity, and image information within a region of interest to be recorded as predetermined gradation information without any problem.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明のモニタ画像であるととも
に、従来の画像記録装置から読出された表示画像
の一例を示す説明図、第２図は第１図の画像にこ
の発明によるROIを指定した一例を示す説明図、
第３図はこの発明の画像記録装置から読出された
表示画像の一例を示す説明図、第４図はこの発明
の画像記録装置の一実施例を示すブロツク図、第
５図はROI設定回路の詳細を示すブロツク図、第
６図はROI内判定回路の詳細を示すブロツク図、
第７図は画像とＸアドレスおよびＹアドレスとの
関係を示す説明図、第８図は輪郭線検出部の説明
図である。１……Ｘ線発生装置、２……被検体、３……イ
メージインテンシフアイア、４……ITVカメラ、
５……カメラコントローラ、６……ビデオモニ
タ、７……クロツク発生回路、８……同期信号分
離回路、９……Ｘアドレスカウンタ、１０……Ｙ
アドレスカウンタ、１１……ROI設定回路、１２
……ROI内判定回路、１３……Ａ／Ｄ変換器、１
４……ROI内データメモリ、１５……メモリコン
トローラ、１６……基準電圧発生回路、１７……
コンパレータ、１８……シフトレジスタ、１９，
２２……OR回路、２０……立上りエツジ検出回
路、２１……立下りエツジ検出回路、２３……
AND回路、２４……ROI外データメモリ、２５
……メモリコントローラ、３０〜３２……ボリユ
ーム、３３〜３５……Ａ／Ｄ変換器、３６……
ROI・Ｘスタートアドレスレジスタ、３７……
ROI・Ｘエンドアドレスレジスタ、３９……
ROI・Ｙスタートアドレスレジスタ、４０……
ROI・Ｙエンドアドレスレジスタ、３８，４１…
…加算回路、５０，５１，５３，５４……比較回
路、５２，５５，５６……AND回路、５７……
NOT回路。 FIG. 1 is an explanatory diagram showing a monitor image of the present invention as well as an example of a display image read out from a conventional image recording device, and FIG. 2 is an example of the image of FIG. 1 designated with an ROI according to the present invention. An explanatory diagram showing,
FIG. 3 is an explanatory diagram showing an example of a display image read out from the image recording device of the present invention, FIG. 4 is a block diagram showing an embodiment of the image recording device of the present invention, and FIG. 5 is an illustration of the ROI setting circuit. A block diagram showing the details, Figure 6 is a block diagram showing the details of the ROI inside determination circuit,
FIG. 7 is an explanatory diagram showing the relationship between an image and an X address and a Y address, and FIG. 8 is an explanatory diagram of a contour detecting section. 1... X-ray generator, 2... Subject, 3... Image intensifier, 4... ITV camera,
5...Camera controller, 6...Video monitor, 7...Clock generation circuit, 8...Synchronization signal separation circuit, 9...X address counter, 10...Y
Address counter, 11...ROI setting circuit, 12
... ROI determination circuit, 13 ... A/D converter, 1
4...Data memory in ROI, 15...Memory controller, 16...Reference voltage generation circuit, 17...
Comparator, 18...Shift register, 19,
22...OR circuit, 20...Rising edge detection circuit, 21...Falling edge detection circuit, 23...
AND circuit, 24...ROI outside data memory, 25
...Memory controller, 30-32...Volume, 33-35...A/D converter, 36...
ROI/X start address register, 37...
ROI/X end address register, 39...
ROI/Y start address register, 40...
ROI/Y end address register, 38, 41...
... Addition circuit, 50, 51, 53, 54 ... Comparison circuit, 52, 55, 56 ... AND circuit, 57 ...
NOT circuit.

Claims

【特許請求の範囲】[Claims]

１被検体の画像情報をアナログ値からデイジタ
ル値に変換し操作する画像記録装置において、表
示された前記画像上にROIを設定するROI設定手
段と、前記ROI内は所定のビツト数の濃淡情報で
かつ、ROI外は前記所定のビツト数より小さい濃
度分解能ビツト数で記憶手段に格納する手段とを
具えていることを特徴とする画像記録装置。1 In an image recording device that converts and operates image information of a subject from analog values to digital values, an ROI setting means for setting an ROI on the displayed image, and a ROI setting means for setting an ROI on the displayed image, and a ROI setting means for setting an ROI on the displayed image, and a ROI setting means for setting an ROI on the displayed image, and a ROI setting means for setting an ROI on the displayed image, and a ROI setting means for setting an ROI on the displayed image, and a ROI setting means for setting an ROI on the displayed image, and means for storing data outside the ROI in a storage means with a density resolution bit number smaller than the predetermined number of bits.