JPH0337774A - 画像回転回路 - Google Patents
画像回転回路Info
- Publication number
- JPH0337774A JPH0337774A JP17195689A JP17195689A JPH0337774A JP H0337774 A JPH0337774 A JP H0337774A JP 17195689 A JP17195689 A JP 17195689A JP 17195689 A JP17195689 A JP 17195689A JP H0337774 A JPH0337774 A JP H0337774A
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- image
- memory
- image memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 78
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、イメージスキャナ等の画像入力装置を介し
て入力される画像を画像メモリに記憶し、この記憶され
た画像にもとづき文字認識を行なう場合などで必要とさ
れる、画像の回転回路に関する。
て入力される画像を画像メモリに記憶し、この記憶され
た画像にもとづき文字認識を行なう場合などで必要とさ
れる、画像の回転回路に関する。
従来の画像回転回路としては、次の(1)弐に示すアフ
ィン変換をハードウェア化したものが良く用いられる。
ィン変換をハードウェア化したものが良く用いられる。
・・・ (1)
(1)式は原点を画像回転の中心とする場合の式であり
、画像を9 を90度として、 X2=)’ )’z= X+ 0度回転させる場合は回転角θ ・・・ (2) と表わすことができる。したがって、(2)弐の関係か
らy、をディクリメントカウンタにより、またXl+
X2+ )lzをそれぞれインクリメントカウンタ
で発生させ、画像メモリ■の画像をXl+ y+で1
画素ずつ読出し、これを画像メモリlにXz、yzで示
されるアドレスに順次記憶して行くことにより、回転画
像を画像メモリ■より得ることができる。
、画像を9 を90度として、 X2=)’ )’z= X+ 0度回転させる場合は回転角θ ・・・ (2) と表わすことができる。したがって、(2)弐の関係か
らy、をディクリメントカウンタにより、またXl+
X2+ )lzをそれぞれインクリメントカウンタ
で発生させ、画像メモリ■の画像をXl+ y+で1
画素ずつ読出し、これを画像メモリlにXz、yzで示
されるアドレスに順次記憶して行くことにより、回転画
像を画像メモリ■より得ることができる。
しかしなから、このような方式では、
■大容量の画像メモリが2つ必要である。
■画像メモリIから画像メモリ■へ1画素ずつ転送して
いるため、処理に時間が掛かる。
いるため、処理に時間が掛かる。
と云う問題がある。
〔課題を解決するための手段〕
画像入力装置を介して入力される画像データを記憶する
n行n列の画像メモリと、この画像メモリを複数のブロ
ックに分割したときの1クロック分の容量をもつ2つの
m行m列(man)のブロックメモリと、前記画像メモ
リのブロックアドレスのti定、2つのフ゛ロソクメモ
リの選1尺およびその書込み、読出しモードの指定を行
なう制1111テーブルと、この制御テーブルを参照す
るためのアドレスおよび画像メモリのブロック内アドレ
スならびにブロックメモリのアドレスを発生ずるアドレ
ス発生回路とを設け、前記画像メモリから転送元ブロッ
クデータと転送先ブロックデータを前記2つのブロック
メモリに読出し、ここでデータの再込みは1行ずつ、デ
ータの読出しは1列ずつ順次行なって転送元ブロックデ
ータを90度回転させ、これを所定の転送先ブロックへ
ブロック転送する操作を順次繰り返すことにより、画像
を90度回転させる。
n行n列の画像メモリと、この画像メモリを複数のブロ
ックに分割したときの1クロック分の容量をもつ2つの
m行m列(man)のブロックメモリと、前記画像メモ
リのブロックアドレスのti定、2つのフ゛ロソクメモ
リの選1尺およびその書込み、読出しモードの指定を行
なう制1111テーブルと、この制御テーブルを参照す
るためのアドレスおよび画像メモリのブロック内アドレ
スならびにブロックメモリのアドレスを発生ずるアドレ
ス発生回路とを設け、前記画像メモリから転送元ブロッ
クデータと転送先ブロックデータを前記2つのブロック
メモリに読出し、ここでデータの再込みは1行ずつ、デ
ータの読出しは1列ずつ順次行なって転送元ブロックデ
ータを90度回転させ、これを所定の転送先ブロックへ
ブロック転送する操作を順次繰り返すことにより、画像
を90度回転させる。
画像メモリと2つのブロックメモリとを用いてブロック
データを所定のブロックアドレスへ順次転送するととも
に、ブロック円データは各ブロックメモリの行と列を入
れ替えて順次書込み、読出しを行なうことにより、画像
の90度回転を実現する。こうすることにより、大容量
の画(象メモリを2つもつ必要をなくすとともに、画像
メモリのデータがワード(複数ビット〉単位でアクセス
できるため、従来よりも高速な処理が可能となる。
データを所定のブロックアドレスへ順次転送するととも
に、ブロック円データは各ブロックメモリの行と列を入
れ替えて順次書込み、読出しを行なうことにより、画像
の90度回転を実現する。こうすることにより、大容量
の画(象メモリを2つもつ必要をなくすとともに、画像
メモリのデータがワード(複数ビット〉単位でアクセス
できるため、従来よりも高速な処理が可能となる。
第1図はこの発明の実施例を示すブロック図である。同
図において、1はクロソクジエネレータ、2.4はカウ
ンタ、3は分周器、5は制御テーブル、6は画像メモリ
、7A、7Bはレジスタ70およびデコーダ71.72
からなるブロックメモリ、8A、8Bは出カバソファ、
9はメモリ制9卸回路である。
図において、1はクロソクジエネレータ、2.4はカウ
ンタ、3は分周器、5は制御テーブル、6は画像メモリ
、7A、7Bはレジスタ70およびデコーダ71.72
からなるブロックメモリ、8A、8Bは出カバソファ、
9はメモリ制9卸回路である。
このような構成において、クリソクジエネレータ1は基
本クロック信号を発生する。カウンタ2は基本クロック
信号により動作し、O〜7 〔H〕までのカウントを繰
り返す。分周器3は基本クロック信号を8分周する。カ
ウンタ4は分周クロックで動作し、0(I()から順に
カウントアンプする。制御テーブル5はこのカウンタ4
の出力によりO番地から順に参照され、その出力により
画像メモリ6のブロックアドレスとブロックメモリ7A
、7Bの選択、人/出力(書込み/読出し)モードの切
り替え等の制御を実行する。カウンタ2の出力は画像メ
モリ6のブロック内アドレスを制御するとともに、ブロ
ックメモリ7A、7Bのデコーダ71.72に入力され
、行または列を選択する。また、メモリ制御回路9は画
像メモリ6のリード(読出し〉信号またはライl−(書
込み〉信号を発生し、出カバソファ8A、8Bの開閉を
制御する。
本クロック信号を発生する。カウンタ2は基本クロック
信号により動作し、O〜7 〔H〕までのカウントを繰
り返す。分周器3は基本クロック信号を8分周する。カ
ウンタ4は分周クロックで動作し、0(I()から順に
カウントアンプする。制御テーブル5はこのカウンタ4
の出力によりO番地から順に参照され、その出力により
画像メモリ6のブロックアドレスとブロックメモリ7A
、7Bの選択、人/出力(書込み/読出し)モードの切
り替え等の制御を実行する。カウンタ2の出力は画像メ
モリ6のブロック内アドレスを制御するとともに、ブロ
ックメモリ7A、7Bのデコーダ71.72に入力され
、行または列を選択する。また、メモリ制御回路9は画
像メモリ6のリード(読出し〉信号またはライl−(書
込み〉信号を発生し、出カバソファ8A、8Bの開閉を
制御する。
いま、第2図(イ〉の如<64X64の画像をたとえば
8×8画像のブロックに分割し、同図のように各ブロッ
クに0から63までのブロックナンハーを付ける。また
、ブロックアドレスは同図(ロ)の如<x、y座標で写
えるものとし、例えばブロックナンバー〇は(0,0)
、63は(7゜7〉となる。
8×8画像のブロックに分割し、同図のように各ブロッ
クに0から63までのブロックナンハーを付ける。また
、ブロックアドレスは同図(ロ)の如<x、y座標で写
えるものとし、例えばブロックナンバー〇は(0,0)
、63は(7゜7〉となる。
ここで、画像を90度回転させるためには、例えば第3
図(イ)のように0−7→63−56→0、また同図(
ロ)のように1−15→62−48−1へと転送し、以
下同様に行なえばよいことが舅かる。そこで、この実施
例では画像メモリ6に対し2つのブロックメモリ7A、
7Bを設け、これらを制御テーブル5とメモリ制御回路
9の制御のちとに、データの書込み、読出しを行なうこ
とによって実現する。ここに、制御テーブル5は画像メ
モリのブロックアドレスの指定、2つのブロックメモリ
の選択およびその書込み、読出しモートの指定を行ない
、カウンタ2はブロックメモノのアドレスと、これに対
応する画像メモリのブロソク内アドレスとを発生する。
図(イ)のように0−7→63−56→0、また同図(
ロ)のように1−15→62−48−1へと転送し、以
下同様に行なえばよいことが舅かる。そこで、この実施
例では画像メモリ6に対し2つのブロックメモリ7A、
7Bを設け、これらを制御テーブル5とメモリ制御回路
9の制御のちとに、データの書込み、読出しを行なうこ
とによって実現する。ここに、制御テーブル5は画像メ
モリのブロックアドレスの指定、2つのブロックメモリ
の選択およびその書込み、読出しモートの指定を行ない
、カウンタ2はブロックメモノのアドレスと、これに対
応する画像メモリのブロソク内アドレスとを発生する。
制御テーブルの例を第4図に示す。同図(イ)にブロッ
クデータを0−7−63−56−0へ転送する場合のテ
ーブルデータを示し、同図(ロ)にそのビット位置の意
味を示す。ここに、第7ビツトはブロックメモリの入〆
出ノノモードの選択、第6ビツトは2つのブロックメモ
リの選択、第5〜0ビソトは画像メモリの座標X、Yを
それぞれ表わしている。
クデータを0−7−63−56−0へ転送する場合のテ
ーブルデータを示し、同図(ロ)にそのビット位置の意
味を示す。ここに、第7ビツトはブロックメモリの入〆
出ノノモードの選択、第6ビツトは2つのブロックメモ
リの選択、第5〜0ビソトは画像メモリの座標X、Yを
それぞれ表わしている。
したがって、ブロックデータを90度回転させるために
は、先ず0−7−63−56−0へと転送しなIJれば
ならないが、このためには制御テーブル5に第4図(イ
)の如くデータが記憶されていることが必要である。こ
れは画像メモリと2つのプロノクメモリとの間における
データのやりとりの手順を示すもので、次のように行な
われる。
は、先ず0−7−63−56−0へと転送しなIJれば
ならないが、このためには制御テーブル5に第4図(イ
)の如くデータが記憶されていることが必要である。こ
れは画像メモリと2つのプロノクメモリとの間における
データのやりとりの手順を示すもので、次のように行な
われる。
■プロノクメモリAに画像メモリのブロックOのデータ
を、またブロックメモリBに同しくブロック7のデータ
をそれぞれ入力(書込み)する。
を、またブロックメモリBに同しくブロック7のデータ
をそれぞれ入力(書込み)する。
■ブロックメモリAのデータを読み出し、画像メモリの
ブロック7に書き込む。
ブロック7に書き込む。
■ブロックメモリAに画像メモリのブロック63のデー
タを入力する。
タを入力する。
■ブロックメモリBのデータをブロック63に書き込む
。
。
■ブロックメモリBにブロック56のデータを入力する
。
。
■フ゛口・ンクメモリAのフ゛ロソク63のデータをフ
゛ロノク56へ、ブロックメモリBのブロック56のデ
ータをブロック0に書き込む。
゛ロノク56へ、ブロックメモリBのブロック56のデ
ータをブロック0に書き込む。
上述の手順を図示したのが第5図で、■〜■の符号は−
に記の各符号と対応している。
に記の各符号と対応している。
以上で、ブロック間の転送が実現する。しかし、画。像
を90度回転させるためには、各ブロソク内のデータも
90度回転させなむよればならない。これを実現するの
がデコーダ71.72で、その概要を第6図に示す。
を90度回転させるためには、各ブロソク内のデータも
90度回転させなむよればならない。これを実現するの
がデコーダ71.72で、その概要を第6図に示す。
すなわち、第6図(イ)に示す入力(書込み)モードで
は、行デコーダ71はカウンタ2の出力をデコードし、
8行のうちの1行をi!訳してデータの書き込みを可能
にする。カウンタ2はO〜7(H)までカウントするの
で、行デコーダの出力RO〜R7は同図(ハ)のように
変化し、連続8バイトのデータを第0行から第7行まで
順に取り込む。一方、同図(ロ)の出力(読出し)モー
ドでは、列デコーダ72がカウンタ2の出力をデコード
し、第0列から第7列(Co−C7)まで順にデータを
出力する。つまり、データの書込みは1行ずつ、データ
の読出しは1列ずつ行なうことにより、1つのブロソク
内で画像の90度回転を実現している、というわけであ
る。したがって、第3図の如きデータのブロック転送に
当たって上記の如き操作をすることにより、画像全体が
90度回転させられることになる。
は、行デコーダ71はカウンタ2の出力をデコードし、
8行のうちの1行をi!訳してデータの書き込みを可能
にする。カウンタ2はO〜7(H)までカウントするの
で、行デコーダの出力RO〜R7は同図(ハ)のように
変化し、連続8バイトのデータを第0行から第7行まで
順に取り込む。一方、同図(ロ)の出力(読出し)モー
ドでは、列デコーダ72がカウンタ2の出力をデコード
し、第0列から第7列(Co−C7)まで順にデータを
出力する。つまり、データの書込みは1行ずつ、データ
の読出しは1列ずつ行なうことにより、1つのブロソク
内で画像の90度回転を実現している、というわけであ
る。したがって、第3図の如きデータのブロック転送に
当たって上記の如き操作をすることにより、画像全体が
90度回転させられることになる。
第7図に画像のブロソク内での回転例を示す。
これはブロック0のデータを90度回転させてブロック
7の位置に書き込む場合の例であるが、他のブロックデ
ータについても同様であることは云うまでもない。
7の位置に書き込む場合の例であるが、他のブロックデ
ータについても同様であることは云うまでもない。
この発明によれば、ブロックメモリを用いることにより
、変換後の画像を格納するための別の画像メモリを不要
にするとともに、画像メモリのデータをワード(複数ビ
ット)単位でアクセスできるので、この種の処理を従来
よりも高速に実現することが可能となる利点がもたらさ
れる。
、変換後の画像を格納するための別の画像メモリを不要
にするとともに、画像メモリのデータをワード(複数ビ
ット)単位でアクセスできるので、この種の処理を従来
よりも高速に実現することが可能となる利点がもたらさ
れる。
第1図はこの発明の実施例を示すプロ、7り図、第2図
は画像データのブロック番号とプロノクアドレスを説明
するための説明図、第3図はブロック番号されるデータ
の一例を説明するための説明図、第4図は制御テーブル
の機能を説明するための説明図、第5図はブロックデー
タの転送手順を説明するための説明図、第6図はブロッ
クメモリの機能を説明するための説明図、第7図はデー
タのブロソク内転送の一例を説明するための説明図であ
る。 符号説明 1・・・クロックジェネレータ、2,4・・・カウンタ
、3・・・分周器、5・・・制御テーブル、6・・・画
像メモリ、7A、7B・・・ブロックメモリ、70・・
・レジスタ、71.72・・・デコーダ、8A、8B・
・・出カバソファ、9・・・メモリ制御回路。
は画像データのブロック番号とプロノクアドレスを説明
するための説明図、第3図はブロック番号されるデータ
の一例を説明するための説明図、第4図は制御テーブル
の機能を説明するための説明図、第5図はブロックデー
タの転送手順を説明するための説明図、第6図はブロッ
クメモリの機能を説明するための説明図、第7図はデー
タのブロソク内転送の一例を説明するための説明図であ
る。 符号説明 1・・・クロックジェネレータ、2,4・・・カウンタ
、3・・・分周器、5・・・制御テーブル、6・・・画
像メモリ、7A、7B・・・ブロックメモリ、70・・
・レジスタ、71.72・・・デコーダ、8A、8B・
・・出カバソファ、9・・・メモリ制御回路。
Claims (1)
- 【特許請求の範囲】 1)画像入力装置を介して入力される画像データを記憶
するn行n列の画像メモリと、 この画像メモリを複数のブロックに分割したときの1ブ
ロック分の容量をもつ2つのm行m列(m<n)のブロ
ックメモリと、 前記画像メモリのブロックアドレスの指定、2つのブロ
ックメモリの選択およびその書込み、読出しモードの指
定を行なう制御テーブルと、この制御テーブルを参照す
るためのアドレスおよび画像メモリのブロック内アドレ
スならびにブロックメモリのアドレスを発生するアドレ
ス発生回路と、 を備え、前記画像メモリから転送元ブロックデータと転
送先ブロックデータを前記2つのブロックメモリに読出
し、ここでデータの書込みは1行ずつ、データの読出し
は1列ずつ順次行なって転送元ブロックデータを90度
回転させ、これを所定の転送先ブロックへブロック転送
する操作を順次繰り返すことにより、画像を90度回転
させることを特徴とする画像回転回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17195689A JPH0337774A (ja) | 1989-07-05 | 1989-07-05 | 画像回転回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17195689A JPH0337774A (ja) | 1989-07-05 | 1989-07-05 | 画像回転回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0337774A true JPH0337774A (ja) | 1991-02-19 |
Family
ID=15932891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17195689A Pending JPH0337774A (ja) | 1989-07-05 | 1989-07-05 | 画像回転回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0337774A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57135984A (en) * | 1981-02-16 | 1982-08-21 | Fujitsu Ltd | Display device |
JPS6459570A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Image data rotation processor |
-
1989
- 1989-07-05 JP JP17195689A patent/JPH0337774A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57135984A (en) * | 1981-02-16 | 1982-08-21 | Fujitsu Ltd | Display device |
JPS6459570A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Image data rotation processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259459B1 (en) | Apparatus and method for image data processing of pixel data in raster lines | |
JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
JPH10283770A (ja) | 半導体メモリ装置およびその読み出しおよび書き込み方法 | |
JPS6247786A (ja) | 近傍画像処理専用メモリ | |
KR100283413B1 (ko) | 텍스처 매핑시스템 | |
US6560686B1 (en) | Memory device with variable bank partition architecture | |
JPH01283676A (ja) | ウインドウ画像データの読出処理方式 | |
JPH0256760B2 (ja) | ||
JPH0337774A (ja) | 画像回転回路 | |
JPS6037930B2 (ja) | 情報記憶装置 | |
JPS6149246A (ja) | イメ−ジ回転処理方式 | |
JP2710926B2 (ja) | 半導体メモリ | |
JP4735008B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JPS62151987A (ja) | 画像処理用マルチ・ポ−ト・メモリ | |
JPH02250183A (ja) | 図形描画装置におけるメモリとのインターフェース方法およびその装置 | |
JPH03273592A (ja) | キャッシュメモリ装置 | |
JPS61246848A (ja) | 動作履歴記憶回路 | |
JPH04139529A (ja) | 図形表示装置 | |
JPS62196746A (ja) | メモリ集積回路 | |
JPH0969155A (ja) | 画像処理装置及びその方法 | |
JPH01164127A (ja) | 圧縮伸長処理装置 | |
JPH06301629A (ja) | 主記憶装置 | |
JPH02226374A (ja) | 2値画像データ処理回路 | |
JPH02272989A (ja) | タイムスロット入替回路 | |
JPH0756807A (ja) | メモリバンク自動切替システム |