JPH0333929A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH0333929A JPH0333929A JP2058635A JP5863590A JPH0333929A JP H0333929 A JPH0333929 A JP H0333929A JP 2058635 A JP2058635 A JP 2058635A JP 5863590 A JP5863590 A JP 5863590A JP H0333929 A JPH0333929 A JP H0333929A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- instruction
- micro
- register
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- MYLBTCQBKAKUTJ-UHFFFAOYSA-N 7-methyl-6,8-bis(methylsulfanyl)pyrrolo[1,2-a]pyrazine Chemical compound C1=CN=CC2=C(SC)C(C)=C(SC)N21 MYLBTCQBKAKUTJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサに関し、特にマイクロプロ
グラムで制御されるマイクロプロセッサ(以下、マイク
ロプログラム制御装置と呼ぶ)に関する。
グラムで制御されるマイクロプロセッサ(以下、マイク
ロプログラム制御装置と呼ぶ)に関する。
マイクロプログラム制御装置においては、ユーザーがプ
ログラムできる命令はマクロ命令として扱われ、各マク
ロ命令は対応する一連のマイクロ命令を実行することに
より処理される。各マクロ命令に対応する一連のマイク
ロ命令はマイクロ命令メモリ(以後、MROMと呼ぶ)
に格納されている。マクロ命令はMROM内のアドレス
情報を有しており、実行すべきマクロ命令が供給される
と、そのアドレス情報によって対応する一連のマイクロ
命令の先頭アドレスが指定される。
ログラムできる命令はマクロ命令として扱われ、各マク
ロ命令は対応する一連のマイクロ命令を実行することに
より処理される。各マクロ命令に対応する一連のマイク
ロ命令はマイクロ命令メモリ(以後、MROMと呼ぶ)
に格納されている。マクロ命令はMROM内のアドレス
情報を有しており、実行すべきマクロ命令が供給される
と、そのアドレス情報によって対応する一連のマイクロ
命令の先頭アドレスが指定される。
すなわち、実行すべきマクロ命令が有するアドレス情報
はマイクロアドレスレジスタにロードされ、同レジスタ
の内容でMROMの所定番地がアクセスされ同番地内の
マイクロ命令が読み出される。読み出されたマイクロ命
令はマイクロ命令レジスタにラッチされる。マイクロ命
令実行制御部はマイクロ命令レジスタにラッチされたマ
イクロ命令をデコードし実行する。MROMから読み出
されたマイクロ命令がマイクロ命令レジスタにラッチさ
れると、マイクロアドレスレジスタの内容はlだけ更新
されMROMの次の番地がアクセスされ次のマイクロ命
令が読み出される。このマイクロ命令は、マイクロ命令
実行制御部による前のマイクロ命令の実行が終了すると
、マイクロ命令レジスタに取り込まれる。実行すべきマ
クロ命令に対応する一連のマイクロ命令の実行が終了す
ると、次に実行すべきマクロ命令が有するアドレス情報
がマイクロアドレスレジスタにロードされる。
はマイクロアドレスレジスタにロードされ、同レジスタ
の内容でMROMの所定番地がアクセスされ同番地内の
マイクロ命令が読み出される。読み出されたマイクロ命
令はマイクロ命令レジスタにラッチされる。マイクロ命
令実行制御部はマイクロ命令レジスタにラッチされたマ
イクロ命令をデコードし実行する。MROMから読み出
されたマイクロ命令がマイクロ命令レジスタにラッチさ
れると、マイクロアドレスレジスタの内容はlだけ更新
されMROMの次の番地がアクセスされ次のマイクロ命
令が読み出される。このマイクロ命令は、マイクロ命令
実行制御部による前のマイクロ命令の実行が終了すると
、マイクロ命令レジスタに取り込まれる。実行すべきマ
クロ命令に対応する一連のマイクロ命令の実行が終了す
ると、次に実行すべきマクロ命令が有するアドレス情報
がマイクロアドレスレジスタにロードされる。
このように、各マクロ命令に対応する一連のマイクロ命
令の実行を起動させるためには、実行すべきマクロ命令
が有するアドレス情報をマイクロアドレスレジスタにロ
ードして同レジスタの内容を確定し、それによってMR
OMから先頭のマイクロ命令を読み出すという前処理が
必要となる。
令の実行を起動させるためには、実行すべきマクロ命令
が有するアドレス情報をマイクロアドレスレジスタにロ
ードして同レジスタの内容を確定し、それによってMR
OMから先頭のマイクロ命令を読み出すという前処理が
必要となる。
このため、この前処理の期間だけ一連のマイクロ命令の
実行開始が遅れ、したがって、一連のマイクロ命令の終
了が遅れることになる。
実行開始が遅れ、したがって、一連のマイクロ命令の終
了が遅れることになる。
したがって、本発明の目的は改良されたマイクロプログ
ラム制御装置を提供することにある。
ラム制御装置を提供することにある。
本発明の他の目的は、マイクロ命令の実行開始時点を早
め、全体としてマイクロ命令の実行処理スピードを早め
たマイクロプログラム制御装置を提供することにある。
め、全体としてマイクロ命令の実行処理スピードを早め
たマイクロプログラム制御装置を提供することにある。
本発明によるマイクロプログラム制御装置は、マイクロ
命令を格納するマイクロ命令メモリと、このメモリの所
定アドレスをアクセスするためのアドレス情報を一時格
納するマイクロアドレスレジスタと、実行すべきマイク
ロ命令を一時保持するマイクロ命令レジスタと、このレ
ジスタに保持されているマイクロ命令を実行するマイク
ロ命令実行制御部と、所定の一連のマイクロ命令の1ス
テップ目のマイクロ命令を発生する定数発生器と、上記
マイクロ命令メモリから読み出されたマイクロ命令と上
記定数発生器から発生されたマイクロ命令との一方を選
択するセレクタと、上記マイクロアドレスレジスタに所
定のアドレス情報をロードして上記所定の一連のマイク
ロ命令の2ステップ目のマイクロ命令を上記マイクロ命
令メモリから読み出し上記マイクロ命令レジスタにラッ
チさせる前に、上記定数発生部からの1ステップ目のマ
イクロ命令を上記セレクタを介してマイクロ命令レジス
タに保持させ、その後、上記メモリからの2ステップ目
のマイクロ命令をマイクロ命令レジスタに保持させる制
御手段とを備えている。
命令を格納するマイクロ命令メモリと、このメモリの所
定アドレスをアクセスするためのアドレス情報を一時格
納するマイクロアドレスレジスタと、実行すべきマイク
ロ命令を一時保持するマイクロ命令レジスタと、このレ
ジスタに保持されているマイクロ命令を実行するマイク
ロ命令実行制御部と、所定の一連のマイクロ命令の1ス
テップ目のマイクロ命令を発生する定数発生器と、上記
マイクロ命令メモリから読み出されたマイクロ命令と上
記定数発生器から発生されたマイクロ命令との一方を選
択するセレクタと、上記マイクロアドレスレジスタに所
定のアドレス情報をロードして上記所定の一連のマイク
ロ命令の2ステップ目のマイクロ命令を上記マイクロ命
令メモリから読み出し上記マイクロ命令レジスタにラッ
チさせる前に、上記定数発生部からの1ステップ目のマ
イクロ命令を上記セレクタを介してマイクロ命令レジス
タに保持させ、その後、上記メモリからの2ステップ目
のマイクロ命令をマイクロ命令レジスタに保持させる制
御手段とを備えている。
すなわち、本発明では、マイクロ命令メモリから読み出
すマイクロ命令は一連のマイクロ命令の2ステップ目以
降のものとし、同メモリからマイクロ命令が読み出され
るまでの期間を定数発生部からの1ステップ目のマイク
ロ命令で補間している。したがって、一連のマイクロ命
令の実行開始がその分早くなり、全体としてマイクロ命
令の実行スピードが速くなる。
すマイクロ命令は一連のマイクロ命令の2ステップ目以
降のものとし、同メモリからマイクロ命令が読み出され
るまでの期間を定数発生部からの1ステップ目のマイク
ロ命令で補間している。したがって、一連のマイクロ命
令の実行開始がその分早くなり、全体としてマイクロ命
令の実行スピードが速くなる。
以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第1図は本発明の一実施例を示すブロック図である。図
示しない命令デコードユニット(IDU)によってデコ
ードされたマクロ命令は、デコード済命令バス5を介し
てデフード済み命令キュー(IDQ)10に格納される
。IDQIOにはマクロ命令が有するマイクロ命令メモ
リ (MROM)50のアドレス情報(STADQ)1
1゜マクロ命令が有するソースオペランド情報(S。
示しない命令デコードユニット(IDU)によってデコ
ードされたマクロ命令は、デコード済命令バス5を介し
てデフード済み命令キュー(IDQ)10に格納される
。IDQIOにはマクロ命令が有するマイクロ命令メモ
リ (MROM)50のアドレス情報(STADQ)1
1゜マクロ命令が有するソースオペランド情報(S。
PRNQ)l 3、マクロ命令の有するデスティネーシ
ョンオペランド情報(DOPRNQ)14、マクロ命令
が有する演算情報(ALUFQ)15が格納されている
。IDQIOには、本発明に従って、実行すべきマクロ
命令が後述する定型的な一連のマイクロ命令の実行によ
って処理されるかどうかの情報(SEQ)12がさらに
格納される。IDQIOの情報がすべて揃うとIDUは
マイクロ命令シーケンサ(MISEQ)20に対シID
QIOの有効信号(VQ)6をアクティブレベルにする
。MISEQ20は、マイクロ命令の実行が開始できる
状態になると、受付は信号(よりQACK)7をアクテ
ィブレベルにしてIDUに対してIDQIOの情報を受
取ったことを通知する。MISEQ20はさらに5TA
DQI 1を5 マルチプレクサ(MPX)を介してマイクロアドレスレ
ジスタ(MA)40にロードし、対応するMROM50
のアドレスをアクセスする。Ma2Oの内容はインクリ
メンタ48で+1され、MPX44を介してMa2Oに
ロードされることで、3ステップ以上でなる一連のマイ
クロ命令のアドレス指定に対処している。
ョンオペランド情報(DOPRNQ)14、マクロ命令
が有する演算情報(ALUFQ)15が格納されている
。IDQIOには、本発明に従って、実行すべきマクロ
命令が後述する定型的な一連のマイクロ命令の実行によ
って処理されるかどうかの情報(SEQ)12がさらに
格納される。IDQIOの情報がすべて揃うとIDUは
マイクロ命令シーケンサ(MISEQ)20に対シID
QIOの有効信号(VQ)6をアクティブレベルにする
。MISEQ20は、マイクロ命令の実行が開始できる
状態になると、受付は信号(よりQACK)7をアクテ
ィブレベルにしてIDUに対してIDQIOの情報を受
取ったことを通知する。MISEQ20はさらに5TA
DQI 1を5 マルチプレクサ(MPX)を介してマイクロアドレスレ
ジスタ(MA)40にロードし、対応するMROM50
のアドレスをアクセスする。Ma2Oの内容はインクリ
メンタ48で+1され、MPX44を介してMa2Oに
ロードされることで、3ステップ以上でなる一連のマイ
クロ命令のアドレス指定に対処している。
MROM60から読み出されたマイクロ命令はバス55
を介してセレクタ(SEL)60の一方の入力に供給さ
れ、その他方の入力には本発明に従って設けられた定数
発生器(FIGEN)30からの出力がバス35を介し
て供給される。FIGEN30はMISEQ20の制御
の下で定型的な一連のマイクロ命令の第1ステップ目の
マイクロ命令を発生する。5EL60はMISEQ20
からの選択制御信号26にもとづき、バス35か又は5
5からのマイクロ命令を選択する。選択されたマイクロ
命令はマイクロ命令レジスタMIに80は、オペランド
のリード/ライトのための制御信号85を発生し、かつ
供給されたオペランドデータに対し算術論理演算を実行
するALU83、ソースおよびデスティネーションオペ
ランドデータをそれぞれ一時スドアするレジスタ(TA
およびTB)82,81、ALU83の出力を一時スド
アするレジスタ(ALUO)84を有する。マイクロプ
ログラムの実行開始信号や実行終了信号等の制御情報は
MISEQ20とMICNT80との間で制御バス88
を介して行なわれる。IDQIO内の5OPRNQI
3.DOPRNQl 4およびALUFQl 5はMI
CNT80に供給される。
を介してセレクタ(SEL)60の一方の入力に供給さ
れ、その他方の入力には本発明に従って設けられた定数
発生器(FIGEN)30からの出力がバス35を介し
て供給される。FIGEN30はMISEQ20の制御
の下で定型的な一連のマイクロ命令の第1ステップ目の
マイクロ命令を発生する。5EL60はMISEQ20
からの選択制御信号26にもとづき、バス35か又は5
5からのマイクロ命令を選択する。選択されたマイクロ
命令はマイクロ命令レジスタMIに80は、オペランド
のリード/ライトのための制御信号85を発生し、かつ
供給されたオペランドデータに対し算術論理演算を実行
するALU83、ソースおよびデスティネーションオペ
ランドデータをそれぞれ一時スドアするレジスタ(TA
およびTB)82,81、ALU83の出力を一時スド
アするレジスタ(ALUO)84を有する。マイクロプ
ログラムの実行開始信号や実行終了信号等の制御情報は
MISEQ20とMICNT80との間で制御バス88
を介して行なわれる。IDQIO内の5OPRNQI
3.DOPRNQl 4およびALUFQl 5はMI
CNT80に供給される。
本実施例において、その第1ステップ目のマイクロ命令
がFIGEN30から発生される定型的タバス(MD−
BUS)90から、DOPRNQl4で指定されるデス
ティネーションオペランドデータが第2のデータバス(
SD−BUS)95からそれぞれ読み込まれ、これらに
ついてALUFQI5で指定される演算を実行し、その
演算結果をMD−BUS90を通じてDOPRNQ 1
4で指定されるオペランドに書き込む、というマイクロ
命令列が設定されている。このようなマイク指定される
ソースオペランド、DSTはDOPRNQI4で指定さ
れるデスティネーションオペランド、ALUはALUF
Ql 05で指定される演算指定をALU83に設定す
る命令“=”は転送を行う命令、ENDMはマイクロプ
ログラムの実行を終了させるための制御命令である。す
なわち、第1ステップ目のマイクロ命令(MII)によ
って、ソースおよびデスティネーションオペランドがそ
れぞれTA82.TB8 Iに転送されるとともに、こ
れらのオペランドについてALU83によって所望の演
算が実行されてその演算結果がALUO84にストアさ
れ、その後、第2ステップ目のマイクロ命令(MI2)
によって、ALUO84のデータはデスティネーション
オペランドに転送され、このマイクワプログラムの実行
が終了する。したがって、この第1ステップ目のマイク
ロ命令(MII)をFIGEN30は発生し、第2ステ
ップ目の命令(MI2)がMROM50に書き込まれて
いる。
がFIGEN30から発生される定型的タバス(MD−
BUS)90から、DOPRNQl4で指定されるデス
ティネーションオペランドデータが第2のデータバス(
SD−BUS)95からそれぞれ読み込まれ、これらに
ついてALUFQI5で指定される演算を実行し、その
演算結果をMD−BUS90を通じてDOPRNQ 1
4で指定されるオペランドに書き込む、というマイクロ
命令列が設定されている。このようなマイク指定される
ソースオペランド、DSTはDOPRNQI4で指定さ
れるデスティネーションオペランド、ALUはALUF
Ql 05で指定される演算指定をALU83に設定す
る命令“=”は転送を行う命令、ENDMはマイクロプ
ログラムの実行を終了させるための制御命令である。す
なわち、第1ステップ目のマイクロ命令(MII)によ
って、ソースおよびデスティネーションオペランドがそ
れぞれTA82.TB8 Iに転送されるとともに、こ
れらのオペランドについてALU83によって所望の演
算が実行されてその演算結果がALUO84にストアさ
れ、その後、第2ステップ目のマイクロ命令(MI2)
によって、ALUO84のデータはデスティネーション
オペランドに転送され、このマイクワプログラムの実行
が終了する。したがって、この第1ステップ目のマイク
ロ命令(MII)をFIGEN30は発生し、第2ステ
ップ目の命令(MI2)がMROM50に書き込まれて
いる。
必要とするビット数と同数のトランスファゲート(T
G)を有している。各TGの一端は抵抗Rを介して電源
電圧V。。又は接地電位GNDに接続されており、他端
はバス3501ビツトとして5EL60に供給されてい
る。各TGはM I S E Q20からの信号25に
よって開き、その結果、FIGEN30は上記第1ステ
ップ目のマイクロ命令(Mll)のマシンコードを5E
L60に発生する。
G)を有している。各TGの一端は抵抗Rを介して電源
電圧V。。又は接地電位GNDに接続されており、他端
はバス3501ビツトとして5EL60に供給されてい
る。各TGはM I S E Q20からの信号25に
よって開き、その結果、FIGEN30は上記第1ステ
ップ目のマイクロ命令(Mll)のマシンコードを5E
L60に発生する。
今、実行すべきマクロ命令として、第3図に示した一連
のマイク□命令の実行によって処理される命令、例えば
二つのオペランドの加算命令、がデコードされるとID
UはIDQIOに5TADQllとして第3図の第2ス
テップ目の命令MI2がストアされているMROM50
のアドレス情報ADDOを格納し、ALUFQl 5と
して加算コマンドを格納する。さらに、当該マクロ命令
が第3図に示した定型的な一連のマイクロ命令によって
処理されるので、5EQ12として“実行可能”を示す
情報を格納する。さらにまた、オペランドがメモリオペ
ランドかレジスタオペランド桑 かを示す情報やオペランドのデータ表情報を5OPRN
Ql 3.DOPRNQI 4として格納する。
のマイク□命令の実行によって処理される命令、例えば
二つのオペランドの加算命令、がデコードされるとID
UはIDQIOに5TADQllとして第3図の第2ス
テップ目の命令MI2がストアされているMROM50
のアドレス情報ADDOを格納し、ALUFQl 5と
して加算コマンドを格納する。さらに、当該マクロ命令
が第3図に示した定型的な一連のマイクロ命令によって
処理されるので、5EQ12として“実行可能”を示す
情報を格納する。さらにまた、オペランドがメモリオペ
ランドかレジスタオペランド桑 かを示す情報やオペランドのデータ表情報を5OPRN
Ql 3.DOPRNQI 4として格納する。
なお、よく知られているように、オペランドの実効アド
レスは図示しない実効アドレス発生器によって予じめ計
算されており、必要なオペランドは読み出されBUS9
0,95に接続されたオペランドレジスタ(図示せず)
にストアされている。
レスは図示しない実効アドレス発生器によって予じめ計
算されており、必要なオペランドは読み出されBUS9
0,95に接続されたオペランドレジスタ(図示せず)
にストアされている。
IDQIOに必要な情報がすべて揃った時点でIDUは
第4図に示すようにクロック信号CLOOKの立上りに
同期してVQ7をアクティブハイレベルにする。MIS
EQ20はこれに応答してマイクロ命令の実行可能状態
となった時点でIDQACK7をIDUに返す。MIS
EQ20はさらに、5TADQIIの内容、すなわちア
ドレス情報ADDOをMPX44を介してMA40にロ
ードし、MROM50かのら命令MI2の読み出しを開
始させる。このとき、IDQIO内の5EQ12の“実
行可能”情報はM I S E Q 20内のデコーダ
21によってデコードされ、その結果、信号25.26
が1クロック間のアクティブハイレベルとなる。したが
って、FIGEN30からマイクロ命令Mllが発生さ
れ、同命令MIIは5EL60を介してMI70にラッ
チされる。MICNT80はかかるマイクロ命令MII
のデコードを開始する。信号25.26がノ・イレベル
となっている期間に、MROM50のアドレスADDO
のアクセスが完了し、マイクロ命令M工2はバス55上
に読み出される。したがって、次のクロックによって信
号26がロウレベルに反転することにより、マイクロ命
令MI2は5EL60を介してMI 70にラッチされ
る。同時に、マイクロ命令MIIの実行が始まり、第4
図に“R”として示すように、ンースおよびデスティネ
ーションオペランドデータがMICNT80に読み込ま
れ、ALU83によって両データに対する加算が実行さ
れる。処理すべきマクロ命令は2ステップのマイクロ命
令で実行されるため、インクリメンタ44の出力がMa
2Oにロードされることは信号27によって禁止されて
いる。MI2が有するマイクロ命令終了コマンドEND
Mはバス88を介してMISEQ20に転送されている
ので、MISEQ20は次のマクロ命令を受は付る状態
にある。したがって、MISEQ20はMI2がMI7
0にラッチされている期間に発生されたVQ6に応答す
ることができ、IDQACK7をIDUに返す。かかる
マクロ命令も第3図のマイクロ命令列で実行されるもの
とすると、信号25.28が次のクロックによって再び
アクティブレベルとなり、マイクロ命令MIIが5EL
60を介してMI70にラッチされる。5TADQll
のアドレスADDOはMa2Oにロードされる。同時に
、マイクロ命令MI2に対する実行が開始され、ALU
O84内の加算結果は、第4図にW”として示すように
、MD−BUS 90を介してデスティネーションオペ
ランドに書き戻される。
第4図に示すようにクロック信号CLOOKの立上りに
同期してVQ7をアクティブハイレベルにする。MIS
EQ20はこれに応答してマイクロ命令の実行可能状態
となった時点でIDQACK7をIDUに返す。MIS
EQ20はさらに、5TADQIIの内容、すなわちア
ドレス情報ADDOをMPX44を介してMA40にロ
ードし、MROM50かのら命令MI2の読み出しを開
始させる。このとき、IDQIO内の5EQ12の“実
行可能”情報はM I S E Q 20内のデコーダ
21によってデコードされ、その結果、信号25.26
が1クロック間のアクティブハイレベルとなる。したが
って、FIGEN30からマイクロ命令Mllが発生さ
れ、同命令MIIは5EL60を介してMI70にラッ
チされる。MICNT80はかかるマイクロ命令MII
のデコードを開始する。信号25.26がノ・イレベル
となっている期間に、MROM50のアドレスADDO
のアクセスが完了し、マイクロ命令M工2はバス55上
に読み出される。したがって、次のクロックによって信
号26がロウレベルに反転することにより、マイクロ命
令MI2は5EL60を介してMI 70にラッチされ
る。同時に、マイクロ命令MIIの実行が始まり、第4
図に“R”として示すように、ンースおよびデスティネ
ーションオペランドデータがMICNT80に読み込ま
れ、ALU83によって両データに対する加算が実行さ
れる。処理すべきマクロ命令は2ステップのマイクロ命
令で実行されるため、インクリメンタ44の出力がMa
2Oにロードされることは信号27によって禁止されて
いる。MI2が有するマイクロ命令終了コマンドEND
Mはバス88を介してMISEQ20に転送されている
ので、MISEQ20は次のマクロ命令を受は付る状態
にある。したがって、MISEQ20はMI2がMI7
0にラッチされている期間に発生されたVQ6に応答す
ることができ、IDQACK7をIDUに返す。かかる
マクロ命令も第3図のマイクロ命令列で実行されるもの
とすると、信号25.28が次のクロックによって再び
アクティブレベルとなり、マイクロ命令MIIが5EL
60を介してMI70にラッチされる。5TADQll
のアドレスADDOはMa2Oにロードされる。同時に
、マイクロ命令MI2に対する実行が開始され、ALU
O84内の加算結果は、第4図にW”として示すように
、MD−BUS 90を介してデスティネーションオペ
ランドに書き戻される。
このように、5TADQIIによって指定されるアドレ
ス情報がMa2OにロードされてMROM50から対応
するマイクロ命令MI2が読み出される前に、MI70
に1ステップ目のマイクロ命令MIIがラッチされるの
で、その分一連のマイクロ命令の実行開始が早くなり、
命令実行スピードを向上することができる。
ス情報がMa2OにロードされてMROM50から対応
するマイクロ命令MI2が読み出される前に、MI70
に1ステップ目のマイクロ命令MIIがラッチされるの
で、その分一連のマイクロ命令の実行開始が早くなり、
命令実行スピードを向上することができる。
なお、実行すべきマクロ命令が第3図に示した一連のマ
イクロ命令列で処理できない命令のときは、5TADQ
IIとして実行すべきマクロ命令に対応する一連のマイ
クロ命令の先頭マイクロ命令のアドレス情報がIDQI
Oに格納され、5EQ12としては“実行不可能”の情
報がストアされる。この場合、信号25.26はロウレ
ベルのままであるため、°実行すべき一連のマイクロ命
令の第1ステップ目の命令はMa2Oにアドレスをロー
ドした時点から1クロツク後にMI70にラッチされる
。
イクロ命令列で処理できない命令のときは、5TADQ
IIとして実行すべきマクロ命令に対応する一連のマイ
クロ命令の先頭マイクロ命令のアドレス情報がIDQI
Oに格納され、5EQ12としては“実行不可能”の情
報がストアされる。この場合、信号25.26はロウレ
ベルのままであるため、°実行すべき一連のマイクロ命
令の第1ステップ目の命令はMa2Oにアドレスをロー
ドした時点から1クロツク後にMI70にラッチされる
。
次に、本発明の第2の実施例について説明する。
マクロ命令の7ドレツシングモードでは特定レジスタの
モディファイを指定することがある。例えば、特定のレ
ジスタの内容をオペランドアドレスとし、同アドレスを
所定値だけモディファイ (すなわち、増減)してその
値でアドレス指定されるデータを他のレジスタにロード
するものである。
モディファイを指定することがある。例えば、特定のレ
ジスタの内容をオペランドアドレスとし、同アドレスを
所定値だけモディファイ (すなわち、増減)してその
値でアドレス指定されるデータを他のレジスタにロード
するものである。
その場合のレジスタモディファイを前述した定数発生器
で発生させたマイク□命令で行うこともできる。レジス
タモディファイを行うマイクロプログラムは、たとえば
第6図に示すようになる。第6図において、MODRE
Gはモディファイされるべきレジスタ、■NCDECは
モディファイされるべきレジスタの内容をモディファイ
量だけ増減するための演算指定をマイクロプログラム制
御装置内の演算器に設定する命令、RESTARTはレ
ジスタのモディファイ動作を終了し、IDQ内の5TA
DQで指定されたアドレスからマイクロプログラムの実
行を開始させるための制御命令であり、その他は第3図
と同一である。すなわち、第1ステップ目のマイクロ命
令MI 10によってモディファイすべきレジスタの内
容がTAにロードされるとともに、指定されたモディフ
ァイ量だけの増加又は減少の演算が実行されてその演算
結果がALUOにストアされ、第2ステップ目のマイク
ロ命令MIIIによって演算結果はモディファイすべき
レジスタに書き戻されるとともに、モディファイ後のレ
ジスタを使った命令の起動が行なわれる。第6図のレジ
スタモディファイ動作も定型的な2ステップのマイクロ
プログラムで終了させることができるため、その2ステ
ップ目のマイクロ命令MllをMROMから読み出すと
同時に1ステップ目のマイクロ命令MIOを定数発生器
で生成して実行させることによって、レジスタモディフ
ァイのマイクロプログラムとマクロ命令に対応するマイ
クロプログラムをすべてMROMから読み出して行なう
場合よりも早くマイクロプログラムの実行を行うことが
できる。
で発生させたマイク□命令で行うこともできる。レジス
タモディファイを行うマイクロプログラムは、たとえば
第6図に示すようになる。第6図において、MODRE
Gはモディファイされるべきレジスタ、■NCDECは
モディファイされるべきレジスタの内容をモディファイ
量だけ増減するための演算指定をマイクロプログラム制
御装置内の演算器に設定する命令、RESTARTはレ
ジスタのモディファイ動作を終了し、IDQ内の5TA
DQで指定されたアドレスからマイクロプログラムの実
行を開始させるための制御命令であり、その他は第3図
と同一である。すなわち、第1ステップ目のマイクロ命
令MI 10によってモディファイすべきレジスタの内
容がTAにロードされるとともに、指定されたモディフ
ァイ量だけの増加又は減少の演算が実行されてその演算
結果がALUOにストアされ、第2ステップ目のマイク
ロ命令MIIIによって演算結果はモディファイすべき
レジスタに書き戻されるとともに、モディファイ後のレ
ジスタを使った命令の起動が行なわれる。第6図のレジ
スタモディファイ動作も定型的な2ステップのマイクロ
プログラムで終了させることができるため、その2ステ
ップ目のマイクロ命令MllをMROMから読み出すと
同時に1ステップ目のマイクロ命令MIOを定数発生器
で生成して実行させることによって、レジスタモディフ
ァイのマイクロプログラムとマクロ命令に対応するマイ
クロプログラムをすべてMROMから読み出して行なう
場合よりも早くマイクロプログラムの実行を行うことが
できる。
も1クロック早く終了することができる。このため、プ
ロセッサ全体としての実行速度が短縮できる。また、定
数発生器で発生されるマイクロ命令はMROMに格納さ
れているマイクロ命令と同一のものであり、定型的なマ
イクロプログラムを実行するための特別なシーケンス回
路を設ける必要はなく、従来のマイクロプログラムの制
御回路をそのまま利用してマイクロプログラムを実行と
することができる。
ロセッサ全体としての実行速度が短縮できる。また、定
数発生器で発生されるマイクロ命令はMROMに格納さ
れているマイクロ命令と同一のものであり、定型的なマ
イクロプログラムを実行するための特別なシーケンス回
路を設ける必要はなく、従来のマイクロプログラムの制
御回路をそのまま利用してマイクロプログラムを実行と
することができる。
第8図に本発明の第3の実施例を示す。本実施例は、前
の二つの実施例の機能を両方とも備えたものである。す
なわち、FIGEN30は第3図のマイクロ命令MII
と第6図のマイクロ命令M110の両方を発生すること
ができ、信号25−1がハイレベルのときマイクロ命令
MIIを、信号25−2がハイレベルのときマイクロ命
令M110をそれぞれ5EL60に供給する。信号25
−1はデコーダ21の出力とデコーダ22の反転出力と
を受けるANDゲート29によって発生され、信号25
−2は第5図で示したANDゲート23によって発生さ
れる。信号25−1.25−2を受けるORゲート26
1によって5EL60に対する選択信号26が発生され
る。したがって、実行すべきマクロ命令が第3図のマイ
クロ命令列で実行できるときは第1の実施例と同一の動
作が得られ、実行すべきマクロ命令がレジスタモディフ
ァイを伴なうアドレシングモードを有するときは第2の
実施例と同一の動作が得られる。
の二つの実施例の機能を両方とも備えたものである。す
なわち、FIGEN30は第3図のマイクロ命令MII
と第6図のマイクロ命令M110の両方を発生すること
ができ、信号25−1がハイレベルのときマイクロ命令
MIIを、信号25−2がハイレベルのときマイクロ命
令M110をそれぞれ5EL60に供給する。信号25
−1はデコーダ21の出力とデコーダ22の反転出力と
を受けるANDゲート29によって発生され、信号25
−2は第5図で示したANDゲート23によって発生さ
れる。信号25−1.25−2を受けるORゲート26
1によって5EL60に対する選択信号26が発生され
る。したがって、実行すべきマクロ命令が第3図のマイ
クロ命令列で実行できるときは第1の実施例と同一の動
作が得られ、実行すべきマクロ命令がレジスタモディフ
ァイを伴なうアドレシングモードを有するときは第2の
実施例と同一の動作が得られる。
実行すべきマクロ命令の中には、ダオペランドデータに
対する算術論理演算命令やレジスタモディファイを伴な
うアドレシングモードを有する命令のほかに、デスティ
ネーションオペランドに演算結果を書き戻さない比較命
令、オペランドデータに対し定数“l”を加減算してデ
ィスティネーションオペランドに書き込む単一オペラン
ド命令、レジスタ間、メモリ間あるいはレジスターメモ
リ間のデータ転送命令、分岐命令のようなノーオペラン
ド命令等、様々な命令がある。これらのマクロ命令に対
してもその対応する一連のマイクロ命令の第1ステップ
目のマイクロ命令をFIGEN30で発生することがで
きる。しかしながら、FIGEN30に多数のマイクロ
命令をもたせるためにはメモリセルアレイ構成を採用せ
ざるを得す、MROM50からのマイクロ命令の読み出
し期間を補間するために、FIGEN30を設けた意味
がなくなる。
対する算術論理演算命令やレジスタモディファイを伴な
うアドレシングモードを有する命令のほかに、デスティ
ネーションオペランドに演算結果を書き戻さない比較命
令、オペランドデータに対し定数“l”を加減算してデ
ィスティネーションオペランドに書き込む単一オペラン
ド命令、レジスタ間、メモリ間あるいはレジスターメモ
リ間のデータ転送命令、分岐命令のようなノーオペラン
ド命令等、様々な命令がある。これらのマクロ命令に対
してもその対応する一連のマイクロ命令の第1ステップ
目のマイクロ命令をFIGEN30で発生することがで
きる。しかしながら、FIGEN30に多数のマイクロ
命令をもたせるためにはメモリセルアレイ構成を採用せ
ざるを得す、MROM50からのマイクロ命令の読み出
し期間を補間するために、FIGEN30を設けた意味
がなくなる。
そこで、第3図のマイクロ命令列を利用して上述した比
較命令、単一オペランド命令等を実行するための構成を
以下に示す。なお、以下の説明において、説明および図
面の冗長性を避けるために、特徴となる部分のみ示して
おり、それ以外の構成は第1図を参照されたい。
較命令、単一オペランド命令等を実行するための構成を
以下に示す。なお、以下の説明において、説明および図
面の冗長性を避けるために、特徴となる部分のみ示して
おり、それ以外の構成は第1図を参照されたい。
第9図は比較命令のマクロ命令に対するものであり、同
命令がデコードされるとALUFQl 5として“比較
演算”情報が格納される。この情報はデコーダ200に
よってデコードされ、5D−BUS95への書き込み禁
止信号201がアクティブレベルとなる。第3図に示す
マイクロ命令MIIが実行されると、制御信号85によ
ってMD−BUS90からはソースオペランドデータが
、5D−BUS95からはデスティネーションオペラン
ドデータが読み出され、ALUFQl 05で指定され
た比較演算が行なわれる。そして、第2ステップ目のマ
イクロ命令MI2の実行において5D−BUS95への
書き込み禁止信号121がアクティブであるので、比較
演算結果をデスティネーションへ書き戻すための制御信
号85が発生されず、その結果、デスティネーションへ
の書き戻しが行なわれることなくマイクロプログラムの
実行は終了する。一方、5D−BUS95への書き込み
禁止信号121がインアクティブであれば、通常通りデ
スティネーションへの書き込みが行われてマイクロプロ
グラムの実行が終了する。
命令がデコードされるとALUFQl 5として“比較
演算”情報が格納される。この情報はデコーダ200に
よってデコードされ、5D−BUS95への書き込み禁
止信号201がアクティブレベルとなる。第3図に示す
マイクロ命令MIIが実行されると、制御信号85によ
ってMD−BUS90からはソースオペランドデータが
、5D−BUS95からはデスティネーションオペラン
ドデータが読み出され、ALUFQl 05で指定され
た比較演算が行なわれる。そして、第2ステップ目のマ
イクロ命令MI2の実行において5D−BUS95への
書き込み禁止信号121がアクティブであるので、比較
演算結果をデスティネーションへ書き戻すための制御信
号85が発生されず、その結果、デスティネーションへ
の書き戻しが行なわれることなくマイクロプログラムの
実行は終了する。一方、5D−BUS95への書き込み
禁止信号121がインアクティブであれば、通常通りデ
スティネーションへの書き込みが行われてマイクロプロ
グラムの実行が終了する。
第10図はオペランドデータに対し定数“1”を加減算
する単一オペランド命令に対するものである。第3図の
マイクロプログラムの実行が開始されると、IDQIO
内のALUFQl 5に設定された情報はMICNT8
0に通知されるとともに、デコーダ付きセレクタ300
でALUFQl5の演算情報をデコードし、ALUFQ
I 5に設定された演算情報が“lの加減算である場合
はソースオペランドとして定数“1”発生器300を指
定してMICNT80に渡す。ALUFQl 5に設定
された演算情報が“1の加減算でない場合は5OPRN
Q13の情報をそのままMI CNT80に渡す。マイ
クロプログラムの第1ステップ目(MII)でMD−B
US90からは5OPRNQ13の情報が示すソースオ
ペランドデータか又は定数“1′発生器300にて発生
される定数“1′”が読み出され、5D−BUS95か
らはデスティネーションオペランドデータが読み出され
、ALUFQl 05で指定された演算が行われる。そ
して、マイクロプログラムの第2ステツフ目(MI2)
において5D−BUS95への書き込みが行われマイク
ロプログラムの実行は終了する。
する単一オペランド命令に対するものである。第3図の
マイクロプログラムの実行が開始されると、IDQIO
内のALUFQl 5に設定された情報はMICNT8
0に通知されるとともに、デコーダ付きセレクタ300
でALUFQl5の演算情報をデコードし、ALUFQ
I 5に設定された演算情報が“lの加減算である場合
はソースオペランドとして定数“1”発生器300を指
定してMICNT80に渡す。ALUFQl 5に設定
された演算情報が“1の加減算でない場合は5OPRN
Q13の情報をそのままMI CNT80に渡す。マイ
クロプログラムの第1ステップ目(MII)でMD−B
US90からは5OPRNQ13の情報が示すソースオ
ペランドデータか又は定数“1′発生器300にて発生
される定数“1′”が読み出され、5D−BUS95か
らはデスティネーションオペランドデータが読み出され
、ALUFQl 05で指定された演算が行われる。そ
して、マイクロプログラムの第2ステツフ目(MI2)
において5D−BUS95への書き込みが行われマイク
ロプログラムの実行は終了する。
第11図はデータ転送命令に対するものである。
IDUはデコードしたマクロ命令が転送系命令である場
合はDOPRNQl 4に対して、オペランド指定の他
に“読み出し不可”という情報を付加する。デコーダ4
00はDOPRNQI O4の情報をデコートすること
によF)SD−BUS 95の読み出し禁止信号401
をアクティブレベルにし−(MI CNT 116に渡
す。したがって、第1ステップ目のマイクロ命令MII
の実行において、読み出し禁止信号401がアクティブ
であるので、デスティネーションデータを読み出すため
の制御信号85が発生されず、命令MIIの実行時の演
算はMD−BUS90から読み出されたソースオペラン
ドのデータとレジスタTB(第1図)に残っている不定
な値の間で行われることになる。
合はDOPRNQl 4に対して、オペランド指定の他
に“読み出し不可”という情報を付加する。デコーダ4
00はDOPRNQI O4の情報をデコートすること
によF)SD−BUS 95の読み出し禁止信号401
をアクティブレベルにし−(MI CNT 116に渡
す。したがって、第1ステップ目のマイクロ命令MII
の実行において、読み出し禁止信号401がアクティブ
であるので、デスティネーションデータを読み出すため
の制御信号85が発生されず、命令MIIの実行時の演
算はMD−BUS90から読み出されたソースオペラン
ドのデータとレジスタTB(第1図)に残っている不定
な値の間で行われることになる。
しかし、転送系マクロ命令においてはデスティネーショ
ンのデータに影響を受けない演算(ソースデータをその
まま出力する、ソースデータの2の補数をとる、など)
がIDUによって指定されるので演算結果は正しい値が
得られる。この演算結果はDOPRNQl 04で指定
されたデスティネーションに書き込まれてマイクロプロ
グラムの実行は終了する。
ンのデータに影響を受けない演算(ソースデータをその
まま出力する、ソースデータの2の補数をとる、など)
がIDUによって指定されるので演算結果は正しい値が
得られる。この演算結果はDOPRNQl 04で指定
されたデスティネーションに書き込まれてマイクロプロ
グラムの実行は終了する。
第12図は分岐命令のようなノーオペランド命令に対す
るものである。このようなマクロ命令である場合、ID
Uは5OPRNQ13およびり。
るものである。このようなマクロ命令である場合、ID
Uは5OPRNQ13およびり。
PRNQ14に対して、′無効オペランド”という情報
を設定する。第1のデコーダ500および第2のデコー
ダ600は、5OPRNQ13およびDOPRNQl4
が“無効オペランドでない場合はそのままMICNT8
0に引渡すが、′無効オペランド”の場合は、マイクロ
プログラムの実行に影響を与えない内部資源を示す情報
に変換してMICNTI 16に引渡す。マイクロプロ
グラムの実行に影響を与えない内部資源の例としては、
MD−BUS90,5D−BUS95そのものがある。
を設定する。第1のデコーダ500および第2のデコー
ダ600は、5OPRNQ13およびDOPRNQl4
が“無効オペランドでない場合はそのままMICNT8
0に引渡すが、′無効オペランド”の場合は、マイクロ
プログラムの実行に影響を与えない内部資源を示す情報
に変換してMICNTI 16に引渡す。マイクロプロ
グラムの実行に影響を与えない内部資源の例としては、
MD−BUS90,5D−BUS95そのものがある。
オペランドを持たないマクロ命令を本発明の実施例に示
すマイクロプログラムで実行する場合は、MD−BUS
90からソースデータが、5D−BUS95からデステ
ィネーションデータが読み出され、IDUからの演算指
定が不定であるため、なんらかの不定な演算が行われ、
その演算結果がMD−busl18に書き込まれ、マイ
クロプログラムの実行が終了する。
すマイクロプログラムで実行する場合は、MD−BUS
90からソースデータが、5D−BUS95からデステ
ィネーションデータが読み出され、IDUからの演算指
定が不定であるため、なんらかの不定な演算が行われ、
その演算結果がMD−busl18に書き込まれ、マイ
クロプログラムの実行が終了する。
以上のとおり、本発明では、定型的なマイクロプログラ
ムは定数として発生し、MROMからマイクロプログラ
ムの2ステップ目以降のマイクロ命令を読み出す期間に
マイクロプログラムの1ステップ目を定数発生器で発生
させて実行することにより、マイクロプログラムを構成
する全てのマイクロ命令をMROMから読み出す場合に
比べて、マイクロプログラムの実行を1クロック早くし
てマクロ命令の実行時間の短縮を図る。さらに、マクロ
命令の演算指定をデコードしてオペランドの書き込み禁
止指令あるいは指定オペランドの変更を行うため、演算
系のマクロ命令を実現するマイクロプログラムと同一の
マイクロプログラムで、比較系のマクロ命令および単一
オペランドを有するマクロ命令の実現を可能とする。I
DUの側にとっても、定型的なマイクロプログラムで実
現できるマクロ命令の数が増えることになり、これら定
型的なマイクロプログラムで実行できるマクロ命令に関
しては同一のアドレス情報(STADQ情報)を割り当
てることになるため、演算系マク口命令、転送系マクロ
命令およびオペランドなしマクロ命令で別アドレスを5
TADQに設定する場合に比べ、IDUの回路規模を縮
小化できることを期待できる。
ムは定数として発生し、MROMからマイクロプログラ
ムの2ステップ目以降のマイクロ命令を読み出す期間に
マイクロプログラムの1ステップ目を定数発生器で発生
させて実行することにより、マイクロプログラムを構成
する全てのマイクロ命令をMROMから読み出す場合に
比べて、マイクロプログラムの実行を1クロック早くし
てマクロ命令の実行時間の短縮を図る。さらに、マクロ
命令の演算指定をデコードしてオペランドの書き込み禁
止指令あるいは指定オペランドの変更を行うため、演算
系のマクロ命令を実現するマイクロプログラムと同一の
マイクロプログラムで、比較系のマクロ命令および単一
オペランドを有するマクロ命令の実現を可能とする。I
DUの側にとっても、定型的なマイクロプログラムで実
現できるマクロ命令の数が増えることになり、これら定
型的なマイクロプログラムで実行できるマクロ命令に関
しては同一のアドレス情報(STADQ情報)を割り当
てることになるため、演算系マク口命令、転送系マクロ
命令およびオペランドなしマクロ命令で別アドレスを5
TADQに設定する場合に比べ、IDUの回路規模を縮
小化できることを期待できる。
第1図は本発明の第1の実施例のブロック図、第2図は
第1図の定数発生器(FIGEN)の内部構成図、第3
図は第1の実施例の対象となるマイクロプログラム、第
4図は第1図の動作を示すタイミング図、第5図は本発
明の第2の実施例のブロック図、第6図は第2の実施例
の対象となるマイクロプログラム、第7図は第2の実施
例の動作を示すタイミング図、第8図は本発明の第3の
実施例を示すブロック図、第9図乃至第12図はそれぞ
れ本発明のさらに別の実施例による部分ブロック図であ
る。
第1図の定数発生器(FIGEN)の内部構成図、第3
図は第1の実施例の対象となるマイクロプログラム、第
4図は第1図の動作を示すタイミング図、第5図は本発
明の第2の実施例のブロック図、第6図は第2の実施例
の対象となるマイクロプログラム、第7図は第2の実施
例の動作を示すタイミング図、第8図は本発明の第3の
実施例を示すブロック図、第9図乃至第12図はそれぞ
れ本発明のさらに別の実施例による部分ブロック図であ
る。
Claims (2)
- (1)マイクロ命令を格納するマイクロ命令メモリと、
このメモリの所定アドレスを指定するためのアドレス情
報を一時格納するマイクロアドレスレジスタと、実行す
べきマイクロ命令を一時保持するマイクロ命令レジスタ
と、このレジスタに保持されたマイクロ命令を実行する
実行部と、所定の一連のマイクロ命令の第1ステップ目
のマイクロ命令を発生する定数発生器と、前記マイクロ
命令メモリから読み出されたマイクロ命令と上記定数発
生器から発生されたマイクロ命令との一方を選択するセ
レクタと、前記マイクロアドレスレジスタに所定のアド
レス情報をロードし前記マイクロ命令メモリから前記所
定の一連のマイクロ命令の第2ステップ目のマイクロ命
令を読み出して前記マイクロ命令レジスタに保持させる
前に、前記定数発生器からの前記第1ステップ目のマイ
クロ命令を前記セレクタを介して前記マイクロ命令レジ
スタに保持させ、しかる後に前記第2ステップ目のマイ
クロ命令を前記セレクタを介して前記マイクロ命令レジ
スタに保持させる制御手段とを備えるマイクロプログラ
ム制御装置。 - (2)マクロ命令の有するオペランド情報を保持する手
段と、マクロ命令の有する演算情報を保持する手段と、
前記演算情報の保持手段に保持される演算情報をデコー
ドするデコーダと、マイクロ命令が格納されるマイクロ
命令メモリと、特定のマイクロ命令を生成する定数発生
器と、前記マイクロ命令メモリから読み出されるマイク
ロ命令と前記定数発生器から生成されるマイクロ命令の
一方を選択するセレクタと、前記オペランド情報の保持
手段に保持されるオペランド情報を別のオペランド情報
に変換する手段と、実際に実行すべきマイクロ命令を保
持するマイクロ命令ラッチとを備え、マイクロプログラ
ムの2ステップ目に実行すべきマイクロ命令を前記マイ
クロ命令メモリから読み出して前記マイクロ命令ラッチ
にラッチするまでの期間に、前記定数発生器で生成した
マイクロプログラムの1ステップ目を前記マイクロ命令
ラッチにラッチして実行し、引き続いて2ステップ目の
マイクロ命令を実行し、前記演算情報のデコーダ出力に
より、前記オペランドの変換手段を制御することを特徴
とするマイクロプログラム制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2058635A JPH0333929A (ja) | 1989-03-10 | 1990-03-08 | マイクロプログラム制御装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5872789 | 1989-03-10 | ||
JP1-58727 | 1989-03-10 | ||
JP2058635A JPH0333929A (ja) | 1989-03-10 | 1990-03-08 | マイクロプログラム制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0333929A true JPH0333929A (ja) | 1991-02-14 |
Family
ID=26399662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2058635A Pending JPH0333929A (ja) | 1989-03-10 | 1990-03-08 | マイクロプログラム制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0333929A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021111773A1 (ja) * | 2019-12-05 | 2021-06-10 | 日本電信電話株式会社 | 光接続部品および光接続構造 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49127540A (ja) * | 1973-04-05 | 1974-12-06 | ||
JPS55110347A (en) * | 1979-02-16 | 1980-08-25 | Toshiba Corp | Microprogram control system |
JPS5647842A (en) * | 1979-09-28 | 1981-04-30 | Toshiba Corp | Microprogram control system |
JPS57204949A (en) * | 1981-06-10 | 1982-12-15 | Fujitsu Ltd | Microprogram computer |
JPS57209542A (en) * | 1981-06-19 | 1982-12-22 | Toshiba Corp | Microprogram controlling system |
JPS5831451A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | マイクロプログラム制御装置 |
JPS5962953A (ja) * | 1982-10-04 | 1984-04-10 | Hitachi Ltd | マイクロプログラム制御装置 |
JPS60103452A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | マイクロプログラム制御方式 |
-
1990
- 1990-03-08 JP JP2058635A patent/JPH0333929A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49127540A (ja) * | 1973-04-05 | 1974-12-06 | ||
JPS55110347A (en) * | 1979-02-16 | 1980-08-25 | Toshiba Corp | Microprogram control system |
JPS5647842A (en) * | 1979-09-28 | 1981-04-30 | Toshiba Corp | Microprogram control system |
JPS57204949A (en) * | 1981-06-10 | 1982-12-15 | Fujitsu Ltd | Microprogram computer |
JPS57209542A (en) * | 1981-06-19 | 1982-12-22 | Toshiba Corp | Microprogram controlling system |
JPS5831451A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | マイクロプログラム制御装置 |
JPS5962953A (ja) * | 1982-10-04 | 1984-04-10 | Hitachi Ltd | マイクロプログラム制御装置 |
JPS60103452A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | マイクロプログラム制御方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021111773A1 (ja) * | 2019-12-05 | 2021-06-10 | 日本電信電話株式会社 | 光接続部品および光接続構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0315275B1 (en) | Flexible asic microcomputer | |
AU638101B2 (en) | A method and apparatus for modifying micro-instructions using a macro-instruction pipeline | |
US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
JPS6239780B2 (ja) | ||
JPS6322336B2 (ja) | ||
JPS62197830A (ja) | デ−タ処理システム | |
JPH0810428B2 (ja) | データ処理装置 | |
JPH0346850B2 (ja) | ||
JPS6224326A (ja) | デ−タ処理装置 | |
KR920007253B1 (ko) | 마이크로 프로그램 제어 장치 | |
US6542989B2 (en) | Single instruction having op code and stack control field | |
JPH0333929A (ja) | マイクロプログラム制御装置 | |
JP2694948B2 (ja) | マイクロプログラム処理装置 | |
JP2583506B2 (ja) | データ処理装置 | |
JPS6217773B2 (ja) | ||
JPS6134188B2 (ja) | ||
JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
JPH05250156A (ja) | Riscプロセッサ | |
JPH0833820B2 (ja) | マイクロプログラム制御装置 | |
JPH0561660B2 (ja) | ||
JPH0795268B2 (ja) | デ−タ処理装置 | |
JPH0557614B2 (ja) | ||
JPS5952348A (ja) | マイクロプログラム制御装置 | |
JPH03164945A (ja) | データ処理装置 | |
JPH0317135B2 (ja) |