JPH03297237A - Data transmission system - Google Patents
Data transmission systemInfo
- Publication number
- JPH03297237A JPH03297237A JP2097658A JP9765890A JPH03297237A JP H03297237 A JPH03297237 A JP H03297237A JP 2097658 A JP2097658 A JP 2097658A JP 9765890 A JP9765890 A JP 9765890A JP H03297237 A JPH03297237 A JP H03297237A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- section
- pattern
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 42
- 238000000605 extraction Methods 0.000 claims abstract description 11
- 239000000284 extract Substances 0.000 claims 2
- 238000004891 communication Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、受信データパターンからクロックを抽出する
回路を有するデータ伝送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device having a circuit for extracting a clock from a received data pattern.
従来のデータ伝送装置は、特開昭６１−２９２４３４号
公報に記載のように、送信側がクロック抽出が不能とな
るような送信データパターンを検出した場合、正規のデ
ータパターンの間にクロック抽出が可能となるようなダ
ミーパターンを挿入した後に送信していた。As described in Japanese Unexamined Patent Publication No. 61-292434, conventional data transmission devices allow clock extraction between normal data patterns when the transmitting side detects a transmission data pattern that makes clock extraction impossible. It was sent after inserting a dummy pattern that looked like this.
上記従来技術は、ダミーパターンの挿入により全体の送
信データビット数が増えるため、主として非同期データ
通信に有効な方式である。また、受信側でダミーパター
ンを削除する必要があるため、あらかじめ送信側と受信
側の間でダミーパターン挿入・削除のタイミングを決め
ておく必要があった。The above-mentioned conventional technique is mainly effective for asynchronous data communication because the total number of transmitted data bits increases by inserting a dummy pattern. Furthermore, since it is necessary to delete the dummy pattern on the receiving side, it is necessary to determine the timing for inserting and deleting the dummy pattern between the transmitting side and the receiving side in advance.
本発明の目的は、通信の同期・非同期の関係なくクロッ
ク抽出動作を保障し、最優先させるデータ伝送装置を提
供することにある。An object of the present invention is to provide a data transmission device that guarantees clock extraction operation and gives top priority to it regardless of whether communication is synchronous or asynchronous.
上記目的は、送信側が受信側でのクロック抽出が不能と
なるような送信データパターンを検出した時、本来のデ
ータパターンのビット数は増減させず、このデータパタ
ーン中のデータビットを変更して送信することにより達
成される。The above purpose is that when the transmitting side detects a transmitted data pattern that makes it impossible for the receiving side to extract the clock, the data bits in this data pattern are changed and transmitted without increasing or decreasing the number of bits in the original data pattern. This is achieved by
送信側で本来のデータパターン中のデータビットを反転
するだけで、データパターンのビット数は増減させない
ので、本方式は通信の同期・非同期に関係なく有効であ
る。受信側ではビットの変更箇所を認識できず、ビット
エラーやデータエラーが発生するが、これらのエラーは
障害回復処理によって救われる。また上記エラーが発生
してもクロック抽出動作は保証される。This method is effective regardless of whether communication is synchronous or asynchronous because the transmitting side only inverts the data bits in the original data pattern and does not increase or decrease the number of bits in the data pattern. On the receiving side, the bit changes cannot be recognized and bit errors and data errors occur, but these errors can be resolved by fault recovery processing. Further, even if the above error occurs, the clock extraction operation is guaranteed.
以下、本発明の一実施例について図面を参照して説明す
る。An embodiment of the present invention will be described below with reference to the drawings.
第２図は、データ伝送システムの構成図である。FIG. 2 is a configuration diagram of the data transmission system.
複数のデータ伝送装置１がデータ伝送路２により接続さ
れている。A plurality of data transmission devices 1 are connected by a data transmission path 2 .
第１図は、データ伝送装置１の機能ブロック図である。FIG. 1 is a functional block diagram of the data transmission device 1. As shown in FIG.
データ伝送装置１はデータの送信機能と受信機能の両方
を各々備えている。送信側に位置するデータ伝送装置１
は、送信データ生成部８で送信すべきデータを生成し、
クロック抽出が可能なデータの送信を保証するために、
スクランブル処理部９で送信データをスクランブルする
。更に同符号連続判定部１０で、スクランブル後の送信
データ中に同符号が規定数を超えて連続していることを
判定したら、ビット反転処理部１１で該当するビットを
反転して、送信データをデータ伝送路２へ送出する。受
信側に位置するデータ伝送装置１は、データ伝送路２よ
り受信データを受信する。送信側でビットの反転をして
いない場合はクロック抽出部３でクロック１２を生成し
、受信データ処理部５あるいは他の処理部６で使用する
。The data transmission device 1 has both a data transmission function and a data reception function. Data transmission device 1 located on the sending side
generates data to be transmitted in the transmission data generation section 8,
To ensure the transmission of clock-extractable data,
A scramble processing unit 9 scrambles the transmitted data. Furthermore, if the same code continuity determination unit 10 determines that the same code continues in the scrambled transmission data in excess of a specified number, the bit inversion processing unit 11 inverts the corresponding bit and converts the transmission data. Send to data transmission path 2. A data transmission device 1 located on the receiving side receives received data from a data transmission path 2. If the bits are not inverted on the transmitting side, the clock extractor 3 generates the clock 12, and the clock 12 is used by the received data processor 5 or another processor 6.
一方受信データ１３はデスクランブル処理部４でデスク
ランブルされ、受信データ処理部５で処理される。送信
側でビットの反転をした場合は、クロック抽出部３での
処理は問題なく行なわれるが、デスクランブル処理部４
でデスクランブルされた反転該当ビットはエラー検出部
７でエラーとなる。On the other hand, the received data 13 is descrambled by a descrambler 4 and processed by a received data processor 5. If the bits are inverted on the transmitting side, the processing in the clock extraction unit 3 is performed without any problem, but the descramble processing unit 4
The inverted corresponding bit descrambled in the error detecting section 7 becomes an error.
これにより障害回復処理が開始され、データ送信の再試
行等が行なわれるが、装置全体でみると影響は少ない。As a result, failure recovery processing is started, and data transmission is retried, but the effect on the device as a whole is small.
同符号連続判定部１０として、たとえば、“０”連続を
検出する回路と”１″連続を検出する回路と、いずれか
の回路の出力に応じて０′”または”１”の連続数を計
数するカウンタとを設け、カウンタがオーバーフローし
たときビット反転処理部１１を起動する回路が挙げられ
る。”Ｏ“連続モードあるいは”１′′連続モード中に
それぞれ１またはＯが来たとき該カウンタがリセットさ
れた後、新たに計数が開始される。ビット反転処理部１
１は、たとえばあらかじめ１０１０・・・１０の固定パ
ターンを記憶するレジスタを有し、同符号連続判定部１
０からオーバーフロー信号を受けたときセレクタを介し
て複数ビット・バッファ中の送信データパターンをこの
固定パターンに変更する回路が挙げられる。このように
同符号が規定数を越えて連続したとき、データパターン
中の少なくとも１ビツトを変更すればよく、また連続す
る複数ビットを同時に１０１０・・・１０のような固定
パターンに変更してもよい。固定パターンは同符号連続
データパターンの少なくとも一部を変更すればよい。The same sign continuity determination unit 10 includes, for example, a circuit that detects consecutive “0”s, a circuit that detects consecutive “1”s, and counts the number of consecutive “0′” or “1” depending on the output of either circuit. An example of this circuit is a circuit that includes a counter and activates the bit inversion processing unit 11 when the counter overflows.The counter is reset when 1 or O comes during "O" continuous mode or "1'' continuous mode, respectively. After that, counting starts anew. Bit reversal processing unit 1
1 has a register that stores fixed patterns of, for example, 1010...10 in advance, and the same code continuity determination unit 1
One example is a circuit that changes the transmission data pattern in a multi-bit buffer to this fixed pattern via a selector when it receives an overflow signal from 0. In this way, when the same code continues beyond the specified number, it is sufficient to change at least one bit in the data pattern, and it is also possible to change multiple consecutive bits to a fixed pattern such as 1010...10 at the same time. good. For the fixed pattern, at least a part of the same code continuous data pattern may be changed.
第３図は、ビット反転の例を示した図である。FIG. 3 is a diagram showing an example of bit inversion.
この場合、同符号連続判定部１０に入力されるビットパ
ターン１４は、連続するビット”Ｏ”が規定数Ａ個を越
えている。この時ビット反転処理部１１では、規定数Ａ
個の範囲内のあるビットを°″１“に反転したパターン
１５とする。In this case, the bit pattern 14 input to the same code continuity determination section 10 has more than the specified number A of consecutive bits "O". At this time, the bit inversion processing unit 11 uses the specified number A.
A pattern 15 is obtained by inverting a certain bit within the range of 1 to 1.
本実施例によれば、同符号連続判定部１０とビット反転
処理部１１を設けるだけで、データ伝送装置１のクロッ
ク抽出動作が保証され、装置全体にも大きな影響を与え
ない。According to this embodiment, the clock extraction operation of the data transmission device 1 is guaranteed by simply providing the same code continuity determining section 10 and the bit inversion processing section 11, and the clock extraction operation of the data transmission device 1 is guaranteed, and the overall device is not significantly affected.
本発明によれば、データ伝送装置に簡単なビット反転処
理機能を付加することにより、同期・非同期通信に関係
なく装置のクロック抽出動作を常に可能とし、保証する
ことができる。According to the present invention, by adding a simple bit inversion processing function to a data transmission device, the clock extraction operation of the device can always be enabled and guaranteed regardless of synchronous or asynchronous communication.
第１図はデータ伝送装置の機能ブロック図、第２図はデ
ータ伝送システムの構成図、第３図はビット反転の例を
示す図である。
１・・・データ伝送装置、２・・・データ伝送路、１０
・・・同符号連続判定部、１１・・・ビット反転処理部
、１４・・・ビット″Ｏ′′連続パターン、１５・・・
”１″に反転したパターン。
１イFIG. 1 is a functional block diagram of a data transmission device, FIG. 2 is a configuration diagram of a data transmission system, and FIG. 3 is a diagram showing an example of bit inversion. 1... Data transmission device, 2... Data transmission path, 10
... Same sign continuity determination unit, 11... Bit inversion processing unit, 14... Bit "O'' continuous pattern, 15...
The pattern is reversed to "1". 1i
Claims (1)
において、送信側の前記データ伝送装置がスクランブル
処理後の送信データパターン中に受信側のクロック抽出
動作を不能とさせる様なデータパターンを検出したとき
、前記データパターン中の少なくとも１データビットを
変更して送信することを特徴とするデータ伝送装置。 ２、受信データからクロックを抽出するデータ伝送装置
において、送信側の前記データ伝送装置がスクランブル
処理後の送信データパターン中に所定数を越える同符号
ビットが連続していることを検出したとき前記データパ
ターン中の少なくとも１データビットを変更して送信す
ることを特徴とするデータ伝送装置。 ３、前記データパターンの少なくとも一部は１と０が交
互に交代する固定パターンに変更されることを特徴とす
る請求項１または２記載のデータ伝送装置。[Claims] 1. In a data transmission device that extracts a clock from received data, the data transmission device on the transmitting side contains data that disables the clock extraction operation on the receiving side in the transmitted data pattern after scrambling processing. A data transmission device characterized in that when a pattern is detected, at least one data bit in the data pattern is changed and transmitted. 2. In a data transmission device that extracts a clock from received data, when the data transmission device on the transmitting side detects that more than a predetermined number of consecutive same-sign bits are present in the transmission data pattern after scrambling processing, the data A data transmission device characterized in that at least one data bit in a pattern is changed before transmission. 3. The data transmission device according to claim 1 or 2, wherein at least a part of the data pattern is changed to a fixed pattern in which 1's and 0's alternate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097658A JPH03297237A (en) | 1990-04-16 | 1990-04-16 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097658A JPH03297237A (en) | 1990-04-16 | 1990-04-16 | Data transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03297237A true JPH03297237A (en) | 1991-12-27 |
Family
ID=14198168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2097658A Pending JPH03297237A (en) | 1990-04-16 | 1990-04-16 | Data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03297237A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120027107A1 (en) * | 2010-08-02 | 2012-02-02 | Tsugio Takahashi | Communication device and communication method in data transmission system |
| JP2013077890A (en) * | 2011-09-29 | 2013-04-25 | Nec Corp | Transmitter, receiver, wireless communication device, and wireless communication method |
| CN109525372A (en) * | 2018-12-24 | 2019-03-26 | 深圳市华星光电技术有限公司 | Terminal data transmission method, apparatus and storage medium |
-
1990
- 1990-04-16 JP JP2097658A patent/JPH03297237A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120027107A1 (en) * | 2010-08-02 | 2012-02-02 | Tsugio Takahashi | Communication device and communication method in data transmission system |
| JP2013077890A (en) * | 2011-09-29 | 2013-04-25 | Nec Corp | Transmitter, receiver, wireless communication device, and wireless communication method |
| CN109525372A (en) * | 2018-12-24 | 2019-03-26 | 深圳市华星光电技术有限公司 | Terminal data transmission method, apparatus and storage medium |
| WO2020133797A1 (en) * | 2018-12-24 | 2020-07-02 | 深圳市华星光电技术有限公司 | Terminal data transmission method and device, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179592A (en) | Data scrambler and descrambler capable of preventing continuous bit zeros or ones | |
| JPH03297237A (en) | Data transmission system | |
| US6192093B1 (en) | Enhanced CIMT coding system and method with automatic word alignment for simplex operation | |
| JP2922643B2 (en) | System to protect scrambler from unwanted symbol generation | |
| CA1220259A (en) | Integrated scrambler-encoder using pn sequence generator | |
| EP0130998A1 (en) | Ternary encoding and decoding of digital data | |
| JP2776524B2 (en) | Data transmission method of scrambled code | |
| JP2752654B2 (en) | Data transmission method of scrambled code | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| KR970011740B1 (en) | Duo-line device in hdlc nrzi communication system | |
| JP2705625B2 (en) | Optical fiber cable break detection method | |
| JPS61111033A (en) | Frame synchronism system | |
| KR950006319B1 (en) | Random transmission & simultaneous acknowledgement devicd of identified information and synchronous information | |
| JPS61263326A (en) | Method for detecting frame synchronization | |
| JP2908185B2 (en) | Package connection monitoring method | |
| KR100264858B1 (en) | Method of checking section error in data transmission system | |
| SU882017A1 (en) | Device for transmitting and receiving binary signals | |
| JPH01158840A (en) | Invalid data eliminating device | |
| KR19990004474A (en) | Packet Router | |
| JPH03245629A (en) | Communication error diciding circuit | |
| KR19990004232A (en) | Error detection device | |
| KR19990038709U (en) | Error Detection Device Using Parit Bits | |
| JP2000134190A (en) | Data transmitter and data communication device | |
| JPH01220540A (en) | Pseudo multiframe synchronization preventing system | |
| JPH0750702A (en) | Digital signal transmitter |