JPH03296250A - Semiconductor device sealed with resin - Google Patents
Semiconductor device sealed with resinInfo
- Publication number
- JPH03296250A JPH03296250A JP9767990A JP9767990A JPH03296250A JP H03296250 A JPH03296250 A JP H03296250A JP 9767990 A JP9767990 A JP 9767990A JP 9767990 A JP9767990 A JP 9767990A JP H03296250 A JPH03296250 A JP H03296250A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- thermal expansion
- filler
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 64
- 239000011347 resin Substances 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000000945 filler Substances 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 8
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910004541 SiN Inorganic materials 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 229910003465 moissanite Inorganic materials 0.000 abstract description 2
- 239000009719 polyimide resin Substances 0.000 abstract description 2
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 2
- 239000000454 talc Substances 0.000 abstract description 2
- 229910052623 talc Inorganic materials 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000005350 fused silica glass Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、樹脂封止型半導体装置に係り、特に、半導体
素子（以下、チップという）上に施されたレジンコート
の構造に関するものである。[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a resin-encapsulated semiconductor device, and in particular, to a resin-encapsulated semiconductor device (hereinafter referred to as a chip). It's about structure.
（従来の技術）
ＩＣ，ＬＳＩ等の半導体装置は、ウェハ上に形成された
チップを個々に分割するダイシング工程、分割された個
々のチップをパッケージに搭載するダイボンディング工
程、チップ上の電極パッドとパッケージ」二の外部リー
ドとを金線やアルミニウム線を用いて結線するワイヤボ
ンディング工程、外周雰囲気からの汚染や破損からチッ
プを保護するシーリング工程等を経て組立てられる。シ
ーリングには、チップをパッケージに収納後セラミック
や金属のキャップで密封する気密封止と樹脂でチップを
取り囲む樹脂封止どがあるが、前者は産業用の高信頼性
を要求するものに、そして後者はコストが安いので一般
民生用に広く用いられる。(Prior art) Semiconductor devices such as ICs and LSIs are manufactured through a dicing process in which chips formed on a wafer are individually divided, a die bonding process in which the divided individual chips are mounted on a package, and electrode pads on the chips. It is assembled through a wire bonding process in which the external leads of the second package are connected using gold or aluminum wire, and a sealing process to protect the chip from contamination and damage from the surrounding atmosphere. There are two types of sealing: hermetic sealing, which seals the chip with a ceramic or metal cap after it is placed in a package, and resin sealing, which surrounds the chip with resin, but the former is used for industrial applications that require high reliability; The latter is widely used for general consumer use because of its low cost.
この樹脂封止に使用する樹脂は、チップ表面に密着し、
チップを完全に被覆するだけでなく、吸水率が小さいこ
と、耐熱性に優れていること、成形性が良いこと、耐腐
食性があること、内部ストレスが小さいことなどの諸特
性が要求される。現在樹脂封止用材料は、殆んど熱硬化
性樹脂であり、エポキシ樹脂、シリコーン樹脂、シリコ
ーン−エポキシ樹脂等が用いられる。シリコーン樹脂、
シリコーン−壬ポキシ樹脂は高価なので樹脂の特徴を生
かした高温特性が要求されるチップに使用されており、
価格・耐湿性の面からエポキシ樹脂の使用量が圧倒的に
多い。The resin used for this resin sealing adheres to the chip surface,
In addition to completely covering the chip, various properties are required such as low water absorption, excellent heat resistance, good formability, corrosion resistance, and low internal stress. . Currently, most resin sealing materials are thermosetting resins, such as epoxy resins, silicone resins, and silicone-epoxy resins. Silicone resin,
Silicone-Mitsu poxy resin is expensive, so it is used for chips that require high-temperature properties that take advantage of the characteristics of the resin.
Epoxy resin is overwhelmingly used due to its price and moisture resistance.
前記半導体装置の高密度集積化が進むにつれて、配線の
微細化とチップの大型化が進行していき、それに伴って
樹脂封止材料とチップとの熱膨張係数の不整合による歪
みが増太し、その結果としてチップ上のアルミニウム配
線の変形やパッシベーションクラック、樹脂クラックな
どの様々な故障の発生が目立ってくる。As semiconductor devices become more densely integrated, interconnections become finer and chips become larger, and as a result, distortion due to a mismatch in thermal expansion coefficient between the resin sealing material and the chip increases. As a result, various failures such as deformation of aluminum wiring on the chip, passivation cracks, and resin cracks become noticeable.
最近の半導体装置では、高集積化の手法としてＡＱ多層
配線の採用が増えてきた。しかし、現在の多層配線は応
力に対して弱い。第２図のような多層構造では、第１層
配線の凹凸がそのまま第２層目にも再現され、ＡＱ、配
線層の肩の部分のパッシベーション膜が薄くなる。この
パッシベーション層に応力が加わると、最も弱い肩の部
分を破壊することになる。これをパッシベーション・ク
ラックと呼ぶ。湿気の浸入、不純部の浸入を防止するこ
とができなくなり、信頼性を著しく低下させる原因とな
る。In recent semiconductor devices, AQ multilayer wiring has been increasingly adopted as a method for achieving high integration. However, current multilayer wiring is sensitive to stress. In a multilayer structure as shown in FIG. 2, the unevenness of the first layer wiring is reproduced as it is in the second layer, and the passivation film at the shoulders of the AQ and wiring layers becomes thinner. If stress is applied to this passivation layer, it will destroy the weakest shoulders. This is called a passivation crack. It becomes impossible to prevent moisture from entering and impurities from entering, which causes a significant decrease in reliability.
チップ・サイズが大きくなる一方で、パンケージの大き
さがほとんど変わらないような半導体装置（たとえばダ
イナミックＲＡＭ）は、従来のＤＩＰに比べて樹脂の使
用量が次第に少なくなっている。また、フラット・パッ
ケージ・タイプのように半導体装置は樹脂の肉厚が薄い
。これらの半導体装置に熱衝撃を加えると、Ｓｉチップ
よりも強度の弱い樹脂の方に機械的破壊が発生する。こ
れを樹脂クランクと呼ぶ。チップの縁やり−１く・フレ
ームの縁が起点となって、樹脂層に発生する微小なりラ
ックである。このクラックが、湿気の浸入ルートとなっ
て、耐湿性の劣化を引き起こす。Semiconductor devices (for example, dynamic RAM), in which the chip size increases but the size of the pancage remains almost the same, use less and less resin than conventional DIPs. Furthermore, semiconductor devices such as flat package types have thin resin walls. When thermal shock is applied to these semiconductor devices, mechanical destruction occurs in the resin, which is weaker in strength than the Si chip. This is called a resin crank. Edge of chip - 1 - This is a minute rack that occurs in the resin layer, starting from the edge of the frame. These cracks become a route for moisture infiltration, causing deterioration of moisture resistance.
この他、熱膨張係数の差から生じる応力によって、ボン
デインク・ワイヤが断線することは従来から知られてい
る。最近では、ボンディング技術の向上でこの故障はほ
とんど起こらなくなった。In addition, it has been known that bonding wires break due to stress caused by differences in thermal expansion coefficients. Recently, improvements in bonding technology have made this failure almost impossible.
ＡＦ配線変形、パッシベーション・クラック、樹脂クラ
ックなどに比べればそれほど重大視されていないが、苛
酷な条件では最初に発生する故障モードである。Although it is not considered as serious as AF wiring deformation, passivation cracks, resin cracks, etc., it is the first failure mode to occur under severe conditions.
第２図は、従来の半導体装置の断面図である。FIG. 2 is a cross-sectional view of a conventional semiconductor device.
−３＝
この図では、シリコン基板１上に、Ｓｉｎ、膜６、第１
ＡＱ配線７、ＰＳＧやＢＰＳＧなどのガラス絶縁膜から
なるパッジベージ亜ン膜８および第２ＡＩｌ配線９が順
次形成されている。この基板に最終的に被覆される樹脂
の熱歪みによってこのパッシベーション膜８の弱い部分
に前記したように、円内に示すクラックが発生する。−3= In this figure, on a silicon substrate 1, a film of Sin, a film 6, a first
An AQ wiring 7, a padding sublayer 8 made of a glass insulating film such as PSG or BPSG, and a second AIl wiring 9 are formed in this order. As described above, cracks shown in the circles are generated in weak portions of the passivation film 8 due to thermal distortion of the resin that will eventually be coated on the substrate.
したがって、樹脂封止型半導体装置においては、その信
頼性の向上を割るためには、樹脂封止材料の低応力が不
可欠である。この樹脂封止型半導体装置は、シリコンな
どの半導体チップ、Ａｕやｉなどのリード、エポキシな
どの封止樹脂などの弾性率や熱膨張係数の異なる複数の
材料で構成されているが、この樹脂封止材料の低応力化
とは、主に封止樹脂の弾性率を下げることと、封止樹脂
とチップとの熱膨張係数の差を小さくすることを指して
いる。しかし、封止樹脂の熱膨張係数を小さくするため
に、無機物のフィラーの添加量を増すとモールド工程の
作業性に悪影響が生じてワイヤ変形が発生する。また、
弾性率を下げる為に樹脂の架橋密度を下げると、ガラス
転移点が下がり、耐熱性、機械的強度、耐湿性といった
他の特性が低下する。この問題を避けるためには、チッ
プ表面をポリイミドやシリコーンなどの樹脂でレジンコ
ートする方法が知られている。この方法によると、チッ
プへの封止樹脂の応力が緩和され、樹脂との密着性が向
上し、さらにフィラーから発生するアルファ線対策にも
なる。Therefore, in a resin-sealed semiconductor device, low stress in the resin-sealed material is essential in order to improve its reliability. This resin-sealed semiconductor device is composed of multiple materials with different elastic moduli and coefficients of thermal expansion, such as semiconductor chips such as silicon, leads such as Au and I, and sealing resins such as epoxy. Reducing the stress of the sealing material mainly refers to lowering the elastic modulus of the sealing resin and reducing the difference in thermal expansion coefficient between the sealing resin and the chip. However, if the amount of inorganic filler added is increased in order to reduce the coefficient of thermal expansion of the sealing resin, the workability of the molding process will be adversely affected and wire deformation will occur. Also,
If the crosslinking density of the resin is lowered to lower the elastic modulus, the glass transition temperature will be lowered, and other properties such as heat resistance, mechanical strength, and moisture resistance will be lowered. In order to avoid this problem, a method is known in which the chip surface is coated with a resin such as polyimide or silicone. According to this method, the stress of the sealing resin on the chip is relaxed, the adhesion with the resin is improved, and it also serves as a countermeasure against alpha rays generated from the filler.
（発明が解決しようとする課題）
チップへの封止樹脂の応力緩和、封止樹脂との密着性向
」−、アルファ線対策等は、ポリイミドなどのチップ表
面に対するレジンコートの効果であるが、封止樹脂のチ
ップに対する収縮応力によってチップと封止樹脂の界面
剥離が発生して、特に、はんだデツプ後のＰ ＣＴ
Ｌｉｆｅ Ｔｅ５ｔ時にポンディングパッドのアルミ電
極が腐食不良となり、断線のもとになっていた。また、
この収縮応力がチップ上のアルミニウム配線をスライド
させ、配線」二のＰＳＧ絶縁膜にクラックを発生させて
配線を断線させる原因を作っていた。(Problem to be solved by the invention) Stress relaxation of the sealing resin to the chip, adhesion tendency with the sealing resin, alpha ray countermeasures, etc. are the effects of resin coating on the chip surface such as polyimide. Due to shrinkage stress of the sealing resin on the chip, interfacial peeling between the chip and the sealing resin occurs, especially when the PCT after soldering is applied.
At the time of Life Te5t, the aluminum electrode of the bonding pad became corroded and became a source of disconnection. Also,
This shrinkage stress caused the aluminum wiring on the chip to slide, causing cracks in the PSG insulating film on the second wiring, causing the wiring to break.
本発明は、上記事情に鑑みて成されたもので、チップ上
のレジノコ−１−自体の熱膨張係数を小さくして応力を
緩和し、レジンコートの作用効果を最大限発揮した樹脂
封止型半導体装置を提供することを目的としている。The present invention was made in view of the above circumstances, and is a resin-sealed type that reduces the thermal expansion coefficient of the resin coat 1 itself on the chip to relieve stress and maximize the effects of resin coating. The purpose is to provide semiconductor devices.
（課題を解決するための手段）
本発明は、−表面上にレジンコートを施したチップを樹
脂封止した半導体装置に関するものであり、前記チップ
」二のレジンコートにフィラーを混入することを特徴と
している。(Means for Solving the Problems) The present invention relates to a semiconductor device in which a chip whose surface is coated with a resin is sealed with a resin, and is characterized in that a filler is mixed into the resin coat of the chip. It is said that
（作用）
レシンコ−１−にフィラーを混入することによりレシン
ツー１−自体の熱膨張係数が小さくなり封止樹脂のチッ
プに対する応力が緩和される。したがって、レジンコー
１へを用いた所期の目的を十分達成させることができる
。(Function) By mixing the filler into the resin 1-1, the coefficient of thermal expansion of the resin 1 itself becomes smaller, and the stress of the sealing resin on the chip is alleviated. Therefore, the intended purpose of using the resin coat 1 can be fully achieved.
（実施例） 図面を参照して本発明の一実施例を説明する。(Example) An embodiment of the present invention will be described with reference to the drawings.
第１図は、本発明に係る樹脂封止型半導体装置の断面図
である。この半導体装置は、通常の半厚体組立技術によ
って形成される。まず、半導体ウェハを多数のチップに
分割するダイシング工程により形成したチップをリード
フレーム４のアイランド４１に載置し、たとえば、接着
剤等で固定する。FIG. 1 is a sectional view of a resin-sealed semiconductor device according to the present invention. This semiconductor device is formed by normal semi-thick body assembly techniques. First, chips formed by a dicing process in which a semiconductor wafer is divided into a large number of chips are placed on the island 41 of the lead frame 4 and fixed with, for example, an adhesive or the like.
リードフレーム４は、たとえば、４２％Ｎｉ −Ｆｅ合
金を利用する。必ずしもこの材料に限るものではなく、
ニッケルやクロムメツキを施した銅板を用いることもで
きる。つぎに、インナーリード４２の先端とチップ表面
に形成されたアルミニウムなどからなる電極パッドとを
たとえば、金細線（ボンディングワイヤ）で接続する。The lead frame 4 uses, for example, a 42% Ni-Fe alloy. It is not necessarily limited to this material,
A copper plate plated with nickel or chrome may also be used. Next, the tips of the inner leads 42 and electrode pads made of aluminum or the like formed on the chip surface are connected using, for example, thin gold wires (bonding wires).
接続手段としては超音波併用熱圧着ワイヤボンダ等を利
用する。熱圧着ワイヤボンダ、超音波ワイヤボンダ等も
用いるが、超音波ワイヤボンダを使うときは、ボンディ
ングワイヤはアルミニウム線が適している。As a connection means, a thermocompression wire bonder using ultrasonic waves or the like is used. A thermocompression wire bonder, an ultrasonic wire bonder, etc. may also be used, but when using an ultrasonic wire bonder, aluminum wire is suitable as the bonding wire.
このあと、チップ１上に厚さ５ＩＪｎ程度以下のレジン
コート３を施す。材料には、フィラーとして球状粒の溶
解シリカを約３０重量％添加したポリイミド樹脂を一例
として使用するが、シリコーン等−
を用いることも当然可能である。フィラー材料としては
、他に結晶性シリカ、ＳｉＣ，ＳｉＮ、アルミナ。Thereafter, a resin coat 3 having a thickness of about 5 IJn or less is applied on the chip 1. As the material, a polyimide resin to which about 30% by weight of spherical dissolved silica is added as a filler is used as an example, but it is of course also possible to use silicone or the like. Other filler materials include crystalline silica, SiC, SiN, and alumina.
タルクおよびそれらの混合物等がある。この例では、球
状のシリカを用いたが、単に粉砕したのみのフィラーを
用いても熱膨張係数を変化させるという作用効果が顕著
に変わるものではない。レジンコートに含有するフィラ
ーの添加する量は、実施例では約３０重量％であるが、
どのフィラーも１０〜６０重量％程度が適当である。フ
ィラーの量が少ないと、レジンコートの熱膨張係数を小
さくいるという所期の目的を達成することができず、ま
た、逆に多すぎると加工性が悪くなり、オーバーコー１
へが均一に形成されなくなる。また、フィラー表面に凹
凸があると、チップ１表面上のアルミ配線やゲートなど
が応力を受けたときに損傷を受は易くなることが良くあ
るので球状シリカを用いることは重要である。なお、こ
の溶融シリカの熱膨張係数は６ Ｘ １．０−７／ ℃
である。These include talc and mixtures thereof. Although spherical silica is used in this example, the effect of changing the coefficient of thermal expansion does not change significantly even if a filler that is simply ground is used. The amount of filler added to the resin coat is about 30% by weight in the example,
The appropriate amount of any filler is about 10 to 60% by weight. If the amount of filler is too small, it will not be possible to achieve the desired purpose of reducing the coefficient of thermal expansion of the resin coat, and if it is too large, workability will deteriorate and the overcoat will
The edges will not be formed uniformly. Furthermore, it is important to use spherical silica because if the filler surface is uneven, the aluminum wiring, gates, etc. on the surface of the chip 1 are likely to be easily damaged when subjected to stress. The thermal expansion coefficient of this fused silica is 6 x 1.0-7/℃
It is.
つぎに、チップを樹脂封止２する。その方法としては、
ディッピング、ポツティング、含浸法、射出成形法、ト
ランスファ成形法など多種の手段があるが、ここでは、
現在量も利用されている１−ランスファ成形法を用いる
。チップをあらかじめ一定の温度に加熱しておいた金型
（図示せず）のキャビティにセットする。タブレノ１〜
状樹脂を高周波ヒータでプレヒー１− Ｌ、ポットに入
れてトランスファ装置のプランジャを動作させ、ランナ
ーゲートを通してキャビティに注入し、樹脂がある程度
硬化するまで約２０〜１００Ｉ［ｇ／ｄで１〜３分間程
加圧成形する。完全に硬化してから成形樹脂を金型から
取り出す。樹脂材料には低応力化したエポキシ樹脂を用
いたが、とくにこれに限定されず、シリコーン、シリコ
ーンエポキシ樹脂等も適用できる。この実施例では、熱
膨張係数を小さくするることと成形性を良くすることを
目的として封止樹脂に溶融シリカフィラーを約７０重量
％添加する。Next, the chip is sealed with resin 2. The method is as follows:
There are various methods such as dipping, potting, impregnation, injection molding, and transfer molding.
The 1-transfer molding method, which is also currently used, is used. The chip is set in the cavity of a mold (not shown) that has been previously heated to a certain temperature. Tableno 1~
Pre-heat 1-L resin with a high-frequency heater, put it in a pot, operate the plunger of the transfer device, inject it into the cavity through the runner gate, and heat it for about 20-100 I [g/d for 1-3 minutes until the resin is cured to some extent. Pressure mold for about 30 minutes. Once completely cured, the molded resin is removed from the mold. Although a low-stress epoxy resin was used as the resin material, the present invention is not limited to this, and silicone, silicone epoxy resin, etc. can also be used. In this example, approximately 70% by weight of fused silica filler is added to the sealing resin for the purpose of reducing the coefficient of thermal expansion and improving moldability.
したがって、この封止樹脂２の熱膨張係数は約１ｘｌＯ
−’／”Ｃになる。一方、フィラーを入れないポリイミ
ド膜３のみの熱膨張係数は、およそ５×１．０−５／℃
であるが、これに実施例１のように約３０重量％の球状
粒の溶融シリカを添加すると、およそ５Ｘ１０−’／℃
と小さくなる。このようにポリイミドの熱膨張係数を小
さくすることによって、チップに働く応力は、著しく減
少し、その結果配線の断線事故などが目立って減った。Therefore, the thermal expansion coefficient of this sealing resin 2 is approximately 1xlO
-'/''C. On the other hand, the coefficient of thermal expansion of only the polyimide film 3 without filler is approximately 5 x 1.0-5/℃.
However, when about 30% by weight of fused silica in the form of spherical particles is added to this as in Example 1, approximately 5X10-'/°C
becomes smaller. By reducing the coefficient of thermal expansion of polyimide in this way, the stress acting on the chip was significantly reduced, and as a result, the occurrence of wiring disconnections was significantly reduced.
このように、封止樹脂、ポリイミドおよびチップの熱膨
張係数をお互いに近似させることによって応力の緩和は
顕著になった。In this way, by making the thermal expansion coefficients of the sealing resin, polyimide, and chip similar to each other, stress relaxation became remarkable.
チップとしてシリコン半導体を用いたが、本発明は、こ
の材料に限るものではなく、たとえば、ＧａＡｓなとの
化合物半導体やその他の半導体に適用できることは勿論
である。Although a silicon semiconductor is used as the chip, the present invention is not limited to this material, and can of course be applied to compound semiconductors such as GaAs and other semiconductors.
本発明は、前述のような構成によってチップ上のレジン
コート自体の熱膨張係数が小さくなり、その結果レジン
コートと封止樹脂の熱膨張係数の差は、小さくなって応
力が著しく緩和されるので、配線の断線や耐湿性の劣化
が防止される。According to the present invention, the thermal expansion coefficient of the resin coat itself on the chip is reduced by the above-described configuration, and as a result, the difference in the thermal expansion coefficient between the resin coat and the sealing resin is reduced, and stress is significantly alleviated. This prevents wiring breakage and deterioration of moisture resistance.
第１図は本発明の一実施例の樹脂封止型半導体装置の断
面図、第２図は従来の半導体装置の断面図である。
１・・・半導体基板、 ２・・封止樹脂、３・・・レ
ジンコート、 ４・・リードフレーム、４トアイラン
ド、 ４２・・・インナーリード、４３・・アウター
リード、５・ボンディングワイヤ、６・・Ｓｊ Ｏ２絶
縁膜、 ７・・・第１ＡＱ配線、８・・パッシベーシ
ョン膜、 ９・・第２Ａρ配線。FIG. 1 is a sectional view of a resin-sealed semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view of a conventional semiconductor device. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Sealing resin, 3... Resin coat, 4... Lead frame, 4 toy island, 42... Inner lead, 43... Outer lead, 5... Bonding wire, 6 ...Sj O2 insulating film, 7.. 1st AQ wiring, 8.. passivation film, 9.. 2nd Aρ wiring.
Claims (1)
止した半導体装置において、前記半導体素子上のレジン
コートにフィラーを混入することを特徴とする樹脂封止
型半導体装置。1. A resin-sealed semiconductor device in which a semiconductor element coated with a resin on one surface is sealed with a resin, wherein a filler is mixed into the resin coat on the semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9767990A JPH03296250A (en) | 1990-04-16 | 1990-04-16 | Semiconductor device sealed with resin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9767990A JPH03296250A (en) | 1990-04-16 | 1990-04-16 | Semiconductor device sealed with resin |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03296250A true JPH03296250A (en) | 1991-12-26 |
Family
ID=14198682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9767990A Pending JPH03296250A (en) | 1990-04-16 | 1990-04-16 | Semiconductor device sealed with resin |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03296250A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204362A (en) * | 1993-01-05 | 1994-07-22 | Nec Corp | Semiconductor device |
| JPH0878611A (en) * | 1994-08-31 | 1996-03-22 | Nec Corp | Semiconductor device |
| JP2013236390A (en) * | 2006-09-26 | 2013-11-21 | Toshiba Corp | Ultrasonic probe, and piezoelectric vibrator |
-
1990
- 1990-04-16 JP JP9767990A patent/JPH03296250A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204362A (en) * | 1993-01-05 | 1994-07-22 | Nec Corp | Semiconductor device |
| JPH0878611A (en) * | 1994-08-31 | 1996-03-22 | Nec Corp | Semiconductor device |
| JP2013236390A (en) * | 2006-09-26 | 2013-11-21 | Toshiba Corp | Ultrasonic probe, and piezoelectric vibrator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285075B1 (en) | Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly | |
| KR100608960B1 (en) | Direct attachment of semiconductor chip to organic substrate | |
| KR101398404B1 (en) | Plastic overmolded packages with mechanically decoupled lid attach attachment | |
| JPH05190584A (en) | Transfer-molded semiconductor package, in which adhesive property is improved | |
| CN1720610B (en) | Thin CaAs die with copper back-metal structure | |
| KR100366111B1 (en) | Structure of Resin Sealed Semiconductor Device | |
| US6404066B1 (en) | Semiconductor device and process for manufacturing the same | |
| JPH03296250A (en) | Semiconductor device sealed with resin | |
| KR0183009B1 (en) | Post molded cavity package with internal dam bar for integrated circuit | |
| JPS6077446A (en) | Sealed semiconductor device | |
| JPS63293930A (en) | Electrode in semiconductor device | |
| US4974052A (en) | Plastic packaged semiconductor device | |
| JPH0345542B2 (en) | ||
| JPS62210651A (en) | Resin sealed type semiconductor device | |
| JP2003510847A (en) | Method for reducing die cracking inside integrated circuits | |
| JPH08115941A (en) | Semiconductor device | |
| JPS58166748A (en) | Semiconductor device | |
| JPS61102758A (en) | Resin sealing type semiconductor device | |
| JP2003258022A (en) | Semiconductor device and its manufacturing method | |
| JP2865224B2 (en) | Resin-sealed semiconductor device | |
| JPH05175375A (en) | Resin-sealed semiconductor device | |
| JPH0685114A (en) | Resin seal semiconductor device and manufacture thereof | |
| JPH06349814A (en) | Semiconductor integrated circuit device | |
| JPH0239443A (en) | Semiconductor device | |
| KR100268989B1 (en) | Semiconductor package with built-in heat sink having double sealing part and manufacturing method thereof |