JPH03291571A - 最大値出力回路及び最小値出力回路 - Google Patents
最大値出力回路及び最小値出力回路Info
- Publication number
- JPH03291571A JPH03291571A JP9210590A JP9210590A JPH03291571A JP H03291571 A JPH03291571 A JP H03291571A JP 9210590 A JP9210590 A JP 9210590A JP 9210590 A JP9210590 A JP 9210590A JP H03291571 A JPH03291571 A JP H03291571A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- output
- signal
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 3
- 108091034135 Vault RNA Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Processing Of Color Television Signals (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明はダイナミックコムフィルタ等の信号演算回路に
用いる最大値及び最小値出力回路に関する。
用いる最大値及び最小値出力回路に関する。
(従来の技術)
近年のテレビsj面の高品位化に伴いビデオ信号からク
ロマ搬送波を分離するY/C分離方式も。
ロマ搬送波を分離するY/C分離方式も。
バンドパスフィルタ、トラップフィルタによる分離から
クロマ信号の水平相関を利用して垂直方向の色のはみ出
し、ドツトな抜善したダイナミックコムフィルタへと移
りつつある。
クロマ信号の水平相関を利用して垂直方向の色のはみ出
し、ドツトな抜善したダイナミックコムフィルタへと移
りつつある。
このダイナミックコムフィルタでの相関検出は主に最大
値及び最小値出力回路を組み合わせた信号演算回路によ
り行われる。このよ5なY/C分離回路の一例として特
開平1−222593公報がある。
値及び最小値出力回路を組み合わせた信号演算回路によ
り行われる。このよ5なY/C分離回路の一例として特
開平1−222593公報がある。
ここで最大値出力回路とは、複数の入力信号のうち、最
もレベルの大きな信号成分を出力する回路であり、最小
値出力回路とは複数の人力信号のうち最もレベルの小さ
い信号成分な出力する回路である。
もレベルの大きな信号成分を出力する回路であり、最小
値出力回路とは複数の人力信号のうち最もレベルの小さ
い信号成分な出力する回路である。
従来技術について図を参照して説明する。第7図(a)
は従来技術の最大値出力回路の回路図であり#第7図<
b>は従来技術の最小値出力回路の回路図である。第8
図は第7図(a)の回路の特性図である。まず、最大値
出力@路について述べると。
は従来技術の最大値出力回路の回路図であり#第7図<
b>は従来技術の最小値出力回路の回路図である。第8
図は第7図(a)の回路の特性図である。まず、最大値
出力@路について述べると。
第7図(a)に表されるよ5に、nりfil!)ランジ
スタQl、Q2のエミッタは同一の定電流源lを介し、
接地されている。また、コレクタは定電圧源Vccに接
続されている。トランジスタQl、 Q2は差動増幅回
路を形成しており、入力電圧Vinl。
スタQl、Q2のエミッタは同一の定電流源lを介し、
接地されている。また、コレクタは定電圧源Vccに接
続されている。トランジスタQl、 Q2は差動増幅回
路を形成しており、入力電圧Vinl。
Vin2 カ夫々トランジスタQl、Q2のベースに
印加される。入力電圧Vinl がVin2 K比
較して大きなとき、トランジスタQ2は非導通状態にな
’)、Qlのコレクタ・エミッタ間に電流が流れ。
印加される。入力電圧Vinl がVin2 K比
較して大きなとき、トランジスタQ2は非導通状態にな
’)、Qlのコレクタ・エミッタ間に電流が流れ。
また、入力電圧Yi n2 がVial tc比較
して大きなとき、トランジスタQ1は非導通状II K
ttす、Q2のコレクタ・エミッタ間に電流が流れ、
定電流源とエミッタの間に接続された信号出力端子に出
力電圧Vout を生じさせる。また、各トランジス
タのベースに印加された入力電圧Vinl、 Vin2
のうちレベルの犬きた入力端子をVmax とすると
Voutは次式で表される。
して大きなとき、トランジスタQ1は非導通状II K
ttす、Q2のコレクタ・エミッタ間に電流が流れ、
定電流源とエミッタの間に接続された信号出力端子に出
力電圧Vout を生じさせる。また、各トランジス
タのベースに印加された入力電圧Vinl、 Vin2
のうちレベルの犬きた入力端子をVmax とすると
Voutは次式で表される。
Vout = Vmax −vf
態にあり、Ql、Q2の双方のエミッタ電流の値工
は同比率の参力となりそのときの出力電圧Voutは次
式で表される。
式で表される。
ただし
vf:導通状態のトランジスタのベース・エミッタ間電
圧 h:定数 ■e:エミッタ戒流 Is : )ランジスタの飽和電流 出力電圧は第8図に示すように最大入力電圧のVrna
x にほぼ比例して出力されるが、入力電圧Vinl
とVi n2が等しくなるA点付近では、トランジスタ
Ql、Q2ともに導通状態になりVmax に比例し
たい。そのため入力電圧と出力電圧の間に歪みが生じる
。その歪みの大きさはVinlとvin2が等しくなる
A点で最大にたり、以下のようになる。
圧 h:定数 ■e:エミッタ戒流 Is : )ランジスタの飽和電流 出力電圧は第8図に示すように最大入力電圧のVrna
x にほぼ比例して出力されるが、入力電圧Vinl
とVi n2が等しくなるA点付近では、トランジスタ
Ql、Q2ともに導通状態になりVmax に比例し
たい。そのため入力電圧と出力電圧の間に歪みが生じる
。その歪みの大きさはVinlとvin2が等しくなる
A点で最大にたり、以下のようになる。
A点でのトランジスタQl、Q2は完全導通状トランジ
スタQ2が完全非導通状態にあると仮定するときの出力
電圧Vout’は次式で表される。
スタQ2が完全非導通状態にあると仮定するときの出力
電圧Vout’は次式で表される。
そのときの歪み量△Vは次式で表される。
△■=■−■’ = h 11+n2
となるっ
次に差動増幅回路を用いた最小値出力回路について第7
図(b)を用いて説明する。
図(b)を用いて説明する。
pnp型トランジスタQ41.Q42 のコレクタは接
地されている。また、エミッタは同一の定電流源工を介
し、定電圧源Vccに接続されている。
地されている。また、エミッタは同一の定電流源工を介
し、定電圧源Vccに接続されている。
トランジスタQ41.Q42 は差動増幅回路を形成し
ており、入力電圧Vinl 、 Vin2が夫々トラン
ジスタQ41.Q42 のベースに印加される。入力
電圧Vinl b” vin2に比較して小さなとき、
トランジスタQ42 は非導通状態になり、Q41
のコレクタeエミッタ間に電流が流れ、また、入力電
圧vin2がVinlに比較して小さなとき、トランジ
スタQ41 は非導通状MKなり、Q42のコレクタ
・エミッタ間に電流が流れ、定電流源とエミッタの間に
接続された信号出力端子に出力電圧Voutを生じさせ
る。また、各トランジスタのベースに印加された入力電
圧Vinl 、 Vin2のうちレベルの小さな入力
電圧をVminとするとVoutは次式で表される。
ており、入力電圧Vinl 、 Vin2が夫々トラン
ジスタQ41.Q42 のベースに印加される。入力
電圧Vinl b” vin2に比較して小さなとき、
トランジスタQ42 は非導通状態になり、Q41
のコレクタeエミッタ間に電流が流れ、また、入力電
圧vin2がVinlに比較して小さなとき、トランジ
スタQ41 は非導通状MKなり、Q42のコレクタ
・エミッタ間に電流が流れ、定電流源とエミッタの間に
接続された信号出力端子に出力電圧Voutを生じさせ
る。また、各トランジスタのベースに印加された入力電
圧Vinl 、 Vin2のうちレベルの小さな入力
電圧をVminとするとVoutは次式で表される。
Vout = Vmin −1−vf
先の最大値出力回路と同様に出力電圧Vout は最小
入力電圧のVmin にほぼ比例して出力されるが。
入力電圧のVmin にほぼ比例して出力されるが。
入力電圧VinlとVin2が等しくなる時点の前後で
は、トランジスタQ41.Q42 ともに導通状態に
なりVmin に比例しない。そのため入力電圧と出
力電圧の間に歪みが生じる。その歪みの大きさはVin
lとVin2が等しくなるとき最大になり、以下のよう
になる。
は、トランジスタQ41.Q42 ともに導通状態に
なりVmin に比例しない。そのため入力電圧と出
力電圧の間に歪みが生じる。その歪みの大きさはVin
lとVin2が等しくなるとき最大になり、以下のよう
になる。
トランジスタQ41.Q42 は完全導通状態にあt)
、 Q41. Q42 の双方のエミッタ電流の値は
同工 比率のt々となりそのときの出力電圧は次式で表される
。
、 Q41. Q42 の双方のエミッタ電流の値は
同工 比率のt々となりそのときの出力電圧は次式で表される
。
ただし。
vf:導通状態のトランジスタのベース・エミッタ間電
圧 h:定数 Ic:エミッタ電流 Is : )ランジスタの飽和電流 トランジスタQ2が完全非導通状態にあると仮定すると
きの出力電圧Vout’は次式で表される。
圧 h:定数 Ic:エミッタ電流 Is : )ランジスタの飽和電流 トランジスタQ2が完全非導通状態にあると仮定すると
きの出力電圧Vout’は次式で表される。
そのときの歪み量ΔVは次式で表される。
△V=■′−■= h @In2
となる。
(発明が解決しようとするKM)
従来技術の最大値出力回路及び最小値出力回路では二つ
の入力電圧が等しくたるとき1両方のトランジスタが導
通するため、各トランジスタのベースに供給された両方
の信号成分が加算的に出力され、入力レベルの大きい方
、あるいは小さい方のみを出力するという機能が損なわ
れ、出力電圧に歪みが生じる。本発明の目的はこの出力
電圧の歪みを低減し、信号劣化の少たい最大値出力回路
及び最小値出力回路を提供することにある。
の入力電圧が等しくたるとき1両方のトランジスタが導
通するため、各トランジスタのベースに供給された両方
の信号成分が加算的に出力され、入力レベルの大きい方
、あるいは小さい方のみを出力するという機能が損なわ
れ、出力電圧に歪みが生じる。本発明の目的はこの出力
電圧の歪みを低減し、信号劣化の少たい最大値出力回路
及び最小値出力回路を提供することにある。
(課題を解決するための手段)
本発明の最大値出力回路は各ベースに入力信号の供給を
受け、各エミッタを定電流源を介して基準点電位に接続
した少ft くとも二つのnpn型の差動トランジスタ
からなる差動増幅回路と。
受け、各エミッタを定電流源を介して基準点電位に接続
した少ft くとも二つのnpn型の差動トランジスタ
からなる差動増幅回路と。
定電圧源に接続され、@記各差動トランジスタのコレク
タにそれぞれの入力端子を接続し、各出力端子から前記
各差動トランジスタのコレクタ電流と等しい電流を得る
ようにした少なくとも二つのカレントミラー回路と。
タにそれぞれの入力端子を接続し、各出力端子から前記
各差動トランジスタのコレクタ電流と等しい電流を得る
ようにした少なくとも二つのカレントミラー回路と。
前記カレントミラー回路の各出力端子に共通に接続され
た出力信号を取り出すための信号出力端子と。
た出力信号を取り出すための信号出力端子と。
前記信号出力端子と基準点電位の間に接続された能動的
導通素子とを具備し。
導通素子とを具備し。
前記各入力信号のうち最大レベルのものを選択して増幅
し、信号出力端子に供給するようにしたことを特徴とす
る。
し、信号出力端子に供給するようにしたことを特徴とす
る。
また2本発明の最小値出力回路は各ベースに入力信号の
供給を受け、各エミッタを定電流源を介して定電圧源に
接続した少なくとも二つのpnp型の差動トランジスタ
からなる差動増幅回路と。
供給を受け、各エミッタを定電流源を介して定電圧源に
接続した少なくとも二つのpnp型の差動トランジスタ
からなる差動増幅回路と。
基準点電位に接続され、前記各差動トランジスタのコレ
クタにそれぞれの入力端子を接続し、各出力端子から前
記各差動トランジスタのコレクタ電流と等しい電流を得
るようにした少なくとも二つのカレントミラー回路と。
クタにそれぞれの入力端子を接続し、各出力端子から前
記各差動トランジスタのコレクタ電流と等しい電流を得
るようにした少なくとも二つのカレントミラー回路と。
前記各カレントミラー回路の出力端子に共通に接続され
た出力信号を取り出すための信号出力端子と。
た出力信号を取り出すための信号出力端子と。
前記信号出力端子と定電圧源の間に接続された能動的導
通素子とを具備し。
通素子とを具備し。
前記各入力信号のうち最小レベルのものを選択して増幅
し、信号出力端子に供給するようにしたことを特徴とす
る。
し、信号出力端子に供給するようにしたことを特徴とす
る。
(作用)
各差動トランジスタのコレクタに各カレントミラー回路
の入力端子を接続し、各カレントミラー回路の出力端子
と各差動トランジスタのエミッタとの間に能動的導通素
子を接続し、各カレントミラー回路の出力端子と能動的
導通素子との間に信号出力端子を接続することにより、
入力信号に対して出力信号が比例するようにたる。
の入力端子を接続し、各カレントミラー回路の出力端子
と各差動トランジスタのエミッタとの間に能動的導通素
子を接続し、各カレントミラー回路の出力端子と能動的
導通素子との間に信号出力端子を接続することにより、
入力信号に対して出力信号が比例するようにたる。
(実施例)
本発明の最大値出力回路の第一の実施例について第1図
及び第3図を参照して説明する。
及び第3図を参照して説明する。
差動増all路を形成するnpnllトランジスタQl
、Q2は従来技術と同様に入力電圧%’inl 。
、Q2は従来技術と同様に入力電圧%’inl 。
Vin2がベースに印加され、エミッタは定電流源Iを
介して接地している。
介して接地している。
トランジスタQl、Q2のコレクタは夫々ダイオード接
続されたp n I)mlトラ/ジスタQ4゜Q5のベ
ース及びコレクタにII続され、トランジスタQ4.Q
5のエミッタは夫々抵抗器81゜a2を介して定電圧源
V=cに接f&されている。pn p W )ランジス
タQ6.Q7のベースハ夫々トランジスタQ4.Q5の
ベース及びコレクタに!jk続され、コレクタはともに
信号出力端子と接続され、工くツタはともに抵抗器83
を介して定電圧11Vccに*aされている。トランジ
スタQ4及びQ6とQ5及びQ7は夫々カレントミラー
回路を形成している。トランジスタQ4.Q5のベース
はカレントミラー回路の入力端子であり、トランジスタ
Q6.Q7のコレクタは出力端子となる。
続されたp n I)mlトラ/ジスタQ4゜Q5のベ
ース及びコレクタにII続され、トランジスタQ4.Q
5のエミッタは夫々抵抗器81゜a2を介して定電圧源
V=cに接f&されている。pn p W )ランジス
タQ6.Q7のベースハ夫々トランジスタQ4.Q5の
ベース及びコレクタに!jk続され、コレクタはともに
信号出力端子と接続され、工くツタはともに抵抗器83
を介して定電圧11Vccに*aされている。トランジ
スタQ4及びQ6とQ5及びQ7は夫々カレントミラー
回路を形成している。トランジスタQ4.Q5のベース
はカレントミラー回路の入力端子であり、トランジスタ
Q6.Q7のコレクタは出力端子となる。
pnpmトランジスタQ3のエミッタはトランジスタQ
6.Q7のコレクタと信号出力端子に接続され、ベース
はトランジスタQl、Q2のエミッタと接続され、コレ
クタは接地している。
6.Q7のコレクタと信号出力端子に接続され、ベース
はトランジスタQl、Q2のエミッタと接続され、コレ
クタは接地している。
入力4圧VinlがVin2 K対して大きなとぎトラ
ンジスタQlが導通し、トランジスタQ4.Q6が導通
し、更にトランジスタQ3が導通する。
ンジスタQlが導通し、トランジスタQ4.Q6が導通
し、更にトランジスタQ3が導通する。
このときの出力電圧Voat は次式で表される。
Vout = Vinl −Vfl + Vt3− ■
ただし。
ただし。
vfl:トランジスタQlのベース・エミッタ間電圧値
Vt3 : ) 、F 7シスタQ3のベース・エミプ
タ間電圧値 また、入力電圧Vin2がVtn1に対して大きたとき
トランジスタQ2が導通し、トランジスタQ5.Q7が
導通し、更にトランジスタQ3が導通する。このときの
出力電圧Vout は次式で表される。
タ間電圧値 また、入力電圧Vin2がVtn1に対して大きたとき
トランジスタQ2が導通し、トランジスタQ5.Q7が
導通し、更にトランジスタQ3が導通する。このときの
出力電圧Vout は次式で表される。
Vout = Vin2− Vt2 + Vt3 ・−
・・■ただし。
・・■ただし。
Vt2 : トランジスタQ2のベース・エミッタ間電
圧値 Vt3:トランジスタQ3のベース・エミッタ間電圧値 ここで、R1=R2=R,Lとすると、カレントミラー
回路の性質から Vinl ) Vin2のとぎ、 Vmax = V
inlI3・R3=I 1 @aL ここで、■式は とたり。
圧値 Vt3:トランジスタQ3のベース・エミッタ間電圧値 ここで、R1=R2=R,Lとすると、カレントミラー
回路の性質から Vinl ) Vin2のとぎ、 Vmax = V
inlI3・R3=I 1 @aL ここで、■式は とたり。
Vin2) Vinlのとき、 Vmax = Vi
n2I3・FL3=I2・R,L 同様に、■式は とたる。
n2I3・FL3=I2・R,L 同様に、■式は とたる。
抵抗器RL、FL3の抵抗値は定数であり、出力電圧は
最大値Vmax に比例するので、第3図に示すよう
に歪みを生じない。
最大値Vmax に比例するので、第3図に示すよう
に歪みを生じない。
最大値出力回路の第二の実施例について第2図と第3図
を参照して説明する。
を参照して説明する。
第2図の第1図と同じ符号を付したものについては同じ
機能を有するものとする。
機能を有するものとする。
本実施例の回路はトランジスタQ6.Q7のコレクタと
信号出力端子にアノードを接続し、カソードを定電流源
を介して接地したダイオードDを設けたものである。
信号出力端子にアノードを接続し、カソードを定電流源
を介して接地したダイオードDを設けたものである。
本回路では、ダイオードDが先の実施例のトランジスタ
Q3と同様に機能するので、■式が成り立ち、出力電圧
が最大値Vmax に比例するので。
Q3と同様に機能するので、■式が成り立ち、出力電圧
が最大値Vmax に比例するので。
第3図に示すように歪みを生じない。
次に、最小値出力回路の第一の実施例について。
第4図と第6図を参照して説明する。
差動増幅回路を形成するpnp型トランジスタQ41.
Q42 は従来技術と同様に入力電圧Vinl 。
Q42 は従来技術と同様に入力電圧Vinl 。
Vin2 がベースに印加され、エミッタは定電流源
■を介して定電圧ill Vcc fCll絖されてい
る。
■を介して定電圧ill Vcc fCll絖されてい
る。
トランジスタQ41.Q42 のコレクタは夫々ダイ
オード接続されたnpn型ト2ノジスタQ44゜Q45
のべ〜ス及びコレクタに接続され、トランジスタQ
44.Q45 の工ζツタは夫々抵抗器a1゜a2を
介して接地されている。、npnWト、7/ジスタQ4
6.Q47 のベースは夫々ト2ンジスタQ44.Q
45 のベース及びコレクタに接続され。
オード接続されたnpn型ト2ノジスタQ44゜Q45
のべ〜ス及びコレクタに接続され、トランジスタQ
44.Q45 の工ζツタは夫々抵抗器a1゜a2を
介して接地されている。、npnWト、7/ジスタQ4
6.Q47 のベースは夫々ト2ンジスタQ44.Q
45 のベース及びコレクタに接続され。
エミッタはともに抵抗器B3を介して接地し、コレクタ
はともにトランジスタQ43 のエミッタと信号出力
端子KI!続されている。トランジスタQ44 及びQ
46とQ45 及びQ47 は夫々カレントζチー回路
を形成している。トランジスタQ44゜Q45 のベ
ースはカレントミラー回路の入力端子であり、トランジ
スタQ46.Q47 のコレクタは出力端子となる。
はともにトランジスタQ43 のエミッタと信号出力
端子KI!続されている。トランジスタQ44 及びQ
46とQ45 及びQ47 は夫々カレントζチー回路
を形成している。トランジスタQ44゜Q45 のベ
ースはカレントミラー回路の入力端子であり、トランジ
スタQ46.Q47 のコレクタは出力端子となる。
npn型トランジスタQ43 のエミッタはトランジス
タQ46.Q47 のコレクタと信号出力端子に![I
続され、ベースはトランジスタQ41.Q42のエミッ
タと接続され、コレクタは定電圧源Vccと接続されて
いる。
タQ46.Q47 のコレクタと信号出力端子に![I
続され、ベースはトランジスタQ41.Q42のエミッ
タと接続され、コレクタは定電圧源Vccと接続されて
いる。
入力電圧VinlがVin2に対して小さkときトラン
ジスタQ41 が導通し、トランジスタQ44゜Q4
6 が導通し、更にトランジスタQ43 が導通す
る。このときの出力電圧Vout は次式で表される
。
ジスタQ41 が導通し、トランジスタQ44゜Q4
6 が導通し、更にトランジスタQ43 が導通す
る。このときの出力電圧Vout は次式で表される
。
Vout = vinl + vf41− Vf43−
−■ただし。
−■ただし。
V441: )う/ジスタQ41 のベース・エミッ
タ間電圧値 Vf43 : ) ランジスタQ43 のベース・エミ
ッタ間電圧値 また、入力ε圧Vin2がVinl K対して小さなと
きトランジスタQ42 が導通し、トランジスタQ4
5.Q47 が導通し、更にトランジスタQ43が導
通する。このときの出力電圧Vout は次式で表さ
れる。
タ間電圧値 Vf43 : ) ランジスタQ43 のベース・エミ
ッタ間電圧値 また、入力ε圧Vin2がVinl K対して小さなと
きトランジスタQ42 が導通し、トランジスタQ4
5.Q47 が導通し、更にトランジスタQ43が導
通する。このときの出力電圧Vout は次式で表さ
れる。
Vout = Vin2 + Vf42− Vf43
−■ただし。
−■ただし。
Vf42 : ) tンジスタQ42 のベース・エ
ミッタ関電圧値 Vf43 : トランジスタQ43 のベース・エミッ
タ間電圧値 ここで、ax =FL2=aLとするとカレントミラー
回路の性質から Vial ) Vin2のとぎ、 Vmin = V
inl工3・R3=11・FLL ここで、0式は とたり。
ミッタ関電圧値 Vf43 : トランジスタQ43 のベース・エミッ
タ間電圧値 ここで、ax =FL2=aLとするとカレントミラー
回路の性質から Vial ) Vin2のとぎ、 Vmin = V
inl工3・R3=11・FLL ここで、0式は とたり。
Vin2 ) Vinlのとき、 Vmtn = V
in2I3−R3=I2−t’LL 同様に、■式は となる。
in2I3−R3=I2−t’LL 同様に、■式は となる。
抵抗器RL、R3は定数であり、出力電圧は最小値Vm
in IIC比例するので、第6図に示すように歪みを
生じたい。
in IIC比例するので、第6図に示すように歪みを
生じたい。
最小値出力回路の第二の実施例について第5図と第6図
を参照して説明する。
を参照して説明する。
ts5図において第4図と同じ符号を付したものについ
ては同じ機能を有するものとする。
ては同じ機能を有するものとする。
本実施例の回路はトランジスタQ46.Q47 のコ
レクタと信号出力端子にカソードを*aし、アノードを
定電流源Iを介して定電圧源Vccに接続したダイオー
ドDを設げたものである。
レクタと信号出力端子にカソードを*aし、アノードを
定電流源Iを介して定電圧源Vccに接続したダイオー
ドDを設げたものである。
本回路では、ダイオードDが先の実施例のトランジスタ
Q43 と同様に機能するので、■式が成り立ち、出
力電圧は最小値Vmin に比例するので。
Q43 と同様に機能するので、■式が成り立ち、出
力電圧は最小値Vmin に比例するので。
第6!Igに示すように歪みを生じない。
本発明は以上のよ5な構成によって夜数の人力信号のう
ち最大もしくは最小レベルの入力信号成分のみを忠実に
出力として再現することができ。
ち最大もしくは最小レベルの入力信号成分のみを忠実に
出力として再現することができ。
歪みの少ない最大値及び最小値出力回路を提供す第1図
、第2図は本発明の最大値出力回路の実施例、第3図は
第1図、第2図の特性図である。
、第2図は本発明の最大値出力回路の実施例、第3図は
第1図、第2図の特性図である。
第4図、第5図は本発明の最小値出力回路の実施例、第
6図は第4図、第5図の特性図、第7図(a)は従来技
術の最大値出力回路、第7図(b)は従来技術の最小値
出力回路、第8図は第7図C2)の特性図である。
6図は第4図、第5図の特性図、第7図(a)は従来技
術の最大値出力回路、第7図(b)は従来技術の最小値
出力回路、第8図は第7図C2)の特性図である。
Ql、Q2.Q41.Q42・・・・ 差動トランジス
タ
タ
Claims (2)
- (1)各ベースに入力信号の供給を受け、各エミッタを
定電流源を介して基準点電位に接続した少なくとも二つ
のnpn型の差動トランジスタからなる差動増幅回路と
、 定電圧源に接続され、前記各差動トランジスタのコレク
タにそれぞれの入力端子を接続し、各出力端子から前記
各差動トランジスタのコレクタ電流と等しい電流を得る
ようにした少なくとも二つのカレントミラー回路と、 前記カレントミラー回路の各出力端子に共通に接続され
た出力信号を取り出すための信号出力端子と、 前記信号出力端子と基準点電位の間に接続された能動的
導通素子とを具備し、 前記各入力信号のうち最大レベルのものを選択して増幅
し、信号出力端子に供給することを特徴とした最大値出
力回路。 - (2)各ベースに入力信号の供給を受け、各エミッタを
定電流源を介して定電圧源と接続した少なくとも二つの
pnp型の差動トランジスタからなる差動増幅回路と、 基準点電位に接続され、前記各差動トランジスタのコレ
クタにそれぞれの入力端子を接続し、各出力端子から前
記各差動トランジスタのコレクタ電流と等しい電流を得
るようにした少なくとも二つのカレントミラー回路と、 前記カレントミラー回路の各出力端子に共通に接続され
た出力信号を取り出すための信号出力端子と、 前記信号出力端子と定電圧源の間に接続された能動的導
通素子とを具備し、 前記各入力信号のうち最小レベルのものを選択して増幅
し、信号出力端子に供給することを特徴とした最小値出
力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9210590A JPH03291571A (ja) | 1990-04-09 | 1990-04-09 | 最大値出力回路及び最小値出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9210590A JPH03291571A (ja) | 1990-04-09 | 1990-04-09 | 最大値出力回路及び最小値出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03291571A true JPH03291571A (ja) | 1991-12-20 |
Family
ID=14045161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9210590A Pending JPH03291571A (ja) | 1990-04-09 | 1990-04-09 | 最大値出力回路及び最小値出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03291571A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467030A (en) * | 1992-08-26 | 1995-11-14 | Yozan Inc. | Circuit for calculating a maximum value |
US5471161A (en) * | 1992-08-26 | 1995-11-28 | Yozan Inc. | Circuit for calculating the minimum value |
JP2020005334A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社オートネットワーク技術研究所 | 電流検出回路および電源装置 |
-
1990
- 1990-04-09 JP JP9210590A patent/JPH03291571A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467030A (en) * | 1992-08-26 | 1995-11-14 | Yozan Inc. | Circuit for calculating a maximum value |
US5471161A (en) * | 1992-08-26 | 1995-11-28 | Yozan Inc. | Circuit for calculating the minimum value |
JP2020005334A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社オートネットワーク技術研究所 | 電流検出回路および電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4445054A (en) | Full-wave rectifying circuit | |
US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
JPH03291571A (ja) | 最大値出力回路及び最小値出力回路 | |
US4101842A (en) | Differential amplifier | |
US4219839A (en) | Amplitude comparator with a differential amplifier | |
US5155429A (en) | Threshold voltage generating circuit | |
US3868582A (en) | Af amplifier having constant current consumption | |
JPS624038B2 (ja) | ||
KR910006855B1 (ko) | 신호 샘플링 회로 | |
CA2087201C (en) | Automatic image-tone control circuit and method for controlling brightness | |
JPH06104666A (ja) | 可変電圧電流変換回路 | |
US4308555A (en) | Television picture display device | |
US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
KR100651623B1 (ko) | 비선형 신호 프로세서 | |
JPH04354408A (ja) | 電流極性変換回路 | |
JPS624037B2 (ja) | ||
JPH04196770A (ja) | ガンマ補正回路 | |
KR850000581B1 (ko) | 신호 변환 회로 | |
KR800001108B1 (ko) | 앰프 | |
JPH031845B2 (ja) | ||
JPS61184056A (ja) | 映像信号処理回路 | |
JPS6244755B2 (ja) | ||
JPS6196810A (ja) | 対数変換回路 |