JPH03291018A - 遅延ロックドループ - Google Patents
遅延ロックドループInfo
- Publication number
- JPH03291018A JPH03291018A JP2094251A JP9425190A JPH03291018A JP H03291018 A JPH03291018 A JP H03291018A JP 2094251 A JP2094251 A JP 2094251A JP 9425190 A JP9425190 A JP 9425190A JP H03291018 A JPH03291018 A JP H03291018A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- spread
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000001228 spectrum Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、スペクトル拡散通信方式の受信機において
、同期保持に用いられる遅延ロックドループに関するも
のである。
、同期保持に用いられる遅延ロックドループに関するも
のである。
第2図は、従来のスペクトル拡散方式の受信機に用いら
れる一般的な遅延ロックドループを示すブロック図であ
る。
れる一般的な遅延ロックドループを示すブロック図であ
る。
図において、1は入力拡散信号、2a、2bは入力拡散
信号1を復調する拡散信号復調器、3a。
信号1を復調する拡散信号復調器、3a。
3bは拡散信号復調器2a、2bの出力信号の帯域外雑
音を除去するバンドパスフィルタ、13a。
音を除去するバンドパスフィルタ、13a。
13bはバンドパスフィルタ3a、3bの出力を増幅す
る高周波増幅器、14a、14bは高周波増幅器13a
、13bの出力信号を検波する包路線検波器、15は包
路線検波器14a、14b出力を合成する加算器、16
は加算器15の出力を平滑する、遅延ロックドループの
ループフィルタ、11はループフィルタ16の出力によ
り制御される電圧制御発振器(VCO)、12は電圧制
御発振器10の出力するクロックによりP N (Ps
eud。
る高周波増幅器、14a、14bは高周波増幅器13a
、13bの出力信号を検波する包路線検波器、15は包
路線検波器14a、14b出力を合成する加算器、16
は加算器15の出力を平滑する、遅延ロックドループの
ループフィルタ、11はループフィルタ16の出力によ
り制御される電圧制御発振器(VCO)、12は電圧制
御発振器10の出力するクロックによりP N (Ps
eud。
No1se)信号を発生するPN信号発生器である。
次に動作について説明する。入力拡散信号1は、拡散信
号復調器2a、2bにて、後述するPN信号発生器12
の出力と乗算される。このとき拡散信号復調器2aには
PN信号発生器12のn−1ビット目、拡散信号復調器
2bにはPN信号発住器12のnビット目が入力される
。拡散信号復調器2a、2bにより逆拡散されると、広
帯域の入力拡散信号lは狭帯域の信号に復調される。こ
の111信号はバンドパスフィルタ3a、3bにて帯域
外雑音が除去され、高周波増幅器13a、13bで増幅
されたのち包絡線検波器14a、14bで検波される。
号復調器2a、2bにて、後述するPN信号発生器12
の出力と乗算される。このとき拡散信号復調器2aには
PN信号発生器12のn−1ビット目、拡散信号復調器
2bにはPN信号発住器12のnビット目が入力される
。拡散信号復調器2a、2bにより逆拡散されると、広
帯域の入力拡散信号lは狭帯域の信号に復調される。こ
の111信号はバンドパスフィルタ3a、3bにて帯域
外雑音が除去され、高周波増幅器13a、13bで増幅
されたのち包絡線検波器14a、14bで検波される。
検波された2信号は加算器15で加算される。但しこの
加算器は、ここでは減算器として作用するように用いる
。加算器15の出力はループフィルタ16で平滑後、電
圧制御発振器11に印加され、電圧制御発振器11はこ
の印加電圧に対応した周波数のクロックを発生する。こ
の電圧制御発振器出力をクロックとしてPN信号発生器
12の出力拡散信号の位相が制御される。
加算器は、ここでは減算器として作用するように用いる
。加算器15の出力はループフィルタ16で平滑後、電
圧制御発振器11に印加され、電圧制御発振器11はこ
の印加電圧に対応した周波数のクロックを発生する。こ
の電圧制御発振器出力をクロックとしてPN信号発生器
12の出力拡散信号の位相が制御される。
ここで、拡散信号復調器2a、2bに入力された拡散信
号は1ビットの遅延差が与えられている。
号は1ビットの遅延差が与えられている。
このとき、入力拡散信号1とPN信号発生器12の出力
信号との位相差に対して、包絡線検波器14a、14b
の出力はそれぞれ、第3図におけるア、イに示す関係と
なる。従って加算器15の出力は第3図のつとなる。こ
こで、イの波形は加算器15の減算器としての動作を示
すため反転しである。
信号との位相差に対して、包絡線検波器14a、14b
の出力はそれぞれ、第3図におけるア、イに示す関係と
なる。従って加算器15の出力は第3図のつとなる。こ
こで、イの波形は加算器15の減算器としての動作を示
すため反転しである。
第3図番こおけるア、イの波形のピークは、入力拡散信
号1と各拡散信号復調器2a、2bの入力の位相が一敗
したときに現れる。加算器15の出力は第3図のつとな
り、図中黒丸で示すその0点がループの追跡点となる。
号1と各拡散信号復調器2a、2bの入力の位相が一敗
したときに現れる。加算器15の出力は第3図のつとな
り、図中黒丸で示すその0点がループの追跡点となる。
すなわち加算器15の出力信号つがループフィルタ16
、電圧制御発振器11を介してPN信号発生器12に作
用し、追跡点においてループの同期が保持される。
、電圧制御発振器11を介してPN信号発生器12に作
用し、追跡点においてループの同期が保持される。
従来の遅延ロックドループは以上のように構成されてい
るので、アナログ回路による演算が必要であり、調整が
難しく、温度の影響等で動作が不安定であった。またス
ペクトル拡散通信で用いられる低C/N環境下において
は、アナログ回路による演算ではノイズによる飽和のた
め演算に支障をきたし、やはり安定な動作が得られない
。
るので、アナログ回路による演算が必要であり、調整が
難しく、温度の影響等で動作が不安定であった。またス
ペクトル拡散通信で用いられる低C/N環境下において
は、アナログ回路による演算ではノイズによる飽和のた
め演算に支障をきたし、やはり安定な動作が得られない
。
安定動作を得るには回路のディジタル化が有効である。
逆拡散後の信号は一般に狭帯域であり・ディジタル信号
処理可能な周波数が用いられるので、アナログ演算をデ
ィジタル演算で置き換えることは可能である。
処理可能な周波数が用いられるので、アナログ演算をデ
ィジタル演算で置き換えることは可能である。
ところが逆拡散された信号はIF帯搬送波に重畳されて
おり、A/D変換するには周波数が高すぎる0通常A/
D変換には入力信号の4倍以上の周波数によるサンプリ
ングクロックを必要とする。
おり、A/D変換するには周波数が高すぎる0通常A/
D変換には入力信号の4倍以上の周波数によるサンプリ
ングクロックを必要とする。
従ってディジタル処理をするためのA/D変換が不可能
であるという問題点があった。
であるという問題点があった。
また、別の問題点として消費電力の問題がある。
包路線検波器の入力電力は、検波器に用いる素子(通常
ダイオードが用いられる)の性質上、高いレベルが必要
であり、前段の増幅器には高出力。
ダイオードが用いられる)の性質上、高いレベルが必要
であり、前段の増幅器には高出力。
高利得のものが要求される。このような増幅器は一般に
消費電力が大きい、また何段も接続する必要があり、そ
のため装置が大型化する。
消費電力が大きい、また何段も接続する必要があり、そ
のため装置が大型化する。
この発明は上記のような問題点を解消するためになされ
たもので、安定な動作ができるとともに、低消費電力と
なり、小型化できる遅延ロックドループを得ることを目
的とする。
たもので、安定な動作ができるとともに、低消費電力と
なり、小型化できる遅延ロックドループを得ることを目
的とする。
この発明に係る遅延ロックドループは、入力拡散信号を
互いに1ビットの遅延差を有するPN信号により逆拡散
する拡散信号復調器を設け、その出力である狭帯域な高
周波信号を低周波信号に変換するために周波数変換回路
を設け、増幅器を低周波のものにするとともに、包路線
検波器、加算器ループフィルタといったアナログ演算処
理をA/Dコンバータ及びディジタル信号処理回路によ
りディジタル化したものである。
互いに1ビットの遅延差を有するPN信号により逆拡散
する拡散信号復調器を設け、その出力である狭帯域な高
周波信号を低周波信号に変換するために周波数変換回路
を設け、増幅器を低周波のものにするとともに、包路線
検波器、加算器ループフィルタといったアナログ演算処
理をA/Dコンバータ及びディジタル信号処理回路によ
りディジタル化したものである。
この発明における遅延ロックドループは、増幅器を低周
波のものにするとともに、包路線検波器。
波のものにするとともに、包路線検波器。
加算器、ループフィルタといったアナログ演算処理をA
/Dコンバータ及びディジタル信号処理回路によりディ
ジタル化され安定な動作ができ、低消費電力となり、小
型化できる。
/Dコンバータ及びディジタル信号処理回路によりディ
ジタル化され安定な動作ができ、低消費電力となり、小
型化できる。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による遅延口・ンクドルーブ
を示し、図において、第2図と同一符号は同一のものを
示す、4a、4bは低周波変換用のミキサ、5は局部発
振信号発生器、6a、6bはミキサ4a、4bの出力に
含まれる高周波成分を除去スるローパスフィルタ、7a
、7bはローパスフィルタ6a、6bの出力を増幅する
低周波増幅器、8a、8bは低周波増幅器7a、7b出
力をディジタル信号に変換するA/Dコンバータ、9は
A/Dコンバータ8a、8bの出力を入力とし、所要の
演算処理を行うディジタル信号処理回路、10はディジ
タル信号処理回路9の出力データをアナログ電圧に変換
するD/Aコンバータである。
を示し、図において、第2図と同一符号は同一のものを
示す、4a、4bは低周波変換用のミキサ、5は局部発
振信号発生器、6a、6bはミキサ4a、4bの出力に
含まれる高周波成分を除去スるローパスフィルタ、7a
、7bはローパスフィルタ6a、6bの出力を増幅する
低周波増幅器、8a、8bは低周波増幅器7a、7b出
力をディジタル信号に変換するA/Dコンバータ、9は
A/Dコンバータ8a、8bの出力を入力とし、所要の
演算処理を行うディジタル信号処理回路、10はディジ
タル信号処理回路9の出力データをアナログ電圧に変換
するD/Aコンバータである。
次に動作について説明する。拡散復調され、帯域外雑音
を除去されたバンドパスフィルタ3a。
を除去されたバンドパスフィルタ3a。
3bの出力はミキサ4a、4bにて局部発振信号発生器
5からの局部発振信号と乗算される0局部発振信号周波
数は、入力拡散信号のキャリア周波数に近い周波数とす
る。ミキサ4a、4bの出力は入力拡散信号のキャリア
周波数と局部発振信号周波数との差の周波数となり、入
力拡散信号に比べ十分低く、A/D変換可能な周波数と
なる。このミキサ4a、4bの出力はローパスフィルタ
6a、6bで高周波成分が除去され、さらに低周波増幅
器7a、7bでA/Dコンバータ8a、8bの入力レン
ジに合うレベルまで増幅される。A/Dコンバータ8a
、8bの出力はディジタル信号処理回路9に入力される
。ディジタル信号処理回路9では、従来例の作用にて説
明した包路線検波。
5からの局部発振信号と乗算される0局部発振信号周波
数は、入力拡散信号のキャリア周波数に近い周波数とす
る。ミキサ4a、4bの出力は入力拡散信号のキャリア
周波数と局部発振信号周波数との差の周波数となり、入
力拡散信号に比べ十分低く、A/D変換可能な周波数と
なる。このミキサ4a、4bの出力はローパスフィルタ
6a、6bで高周波成分が除去され、さらに低周波増幅
器7a、7bでA/Dコンバータ8a、8bの入力レン
ジに合うレベルまで増幅される。A/Dコンバータ8a
、8bの出力はディジタル信号処理回路9に入力される
。ディジタル信号処理回路9では、従来例の作用にて説
明した包路線検波。
加算、ループフィルタの機能をディジタル演算により処
理する。電圧制御発振器11の制御は、ディジタル信号
処理回路9により、D/Aコンバータ10を通して行う
。
理する。電圧制御発振器11の制御は、ディジタル信号
処理回路9により、D/Aコンバータ10を通して行う
。
以上のように、−旦低周波信号に変換する構成とすると
、まず増幅器7a、7bは広帯域オペアンプといった従
来例で必要な増幅器に比べ、低い周波数のものが使用で
きる。一般に、高周波の高出力増幅器は消費電力が大き
く、また何段も必要なのに対し、広帯域アンプを用いれ
ば、低消費電力となり、かつ−段でも高出力、高利得が
得られ、回路の小型化が可能になる。
、まず増幅器7a、7bは広帯域オペアンプといった従
来例で必要な増幅器に比べ、低い周波数のものが使用で
きる。一般に、高周波の高出力増幅器は消費電力が大き
く、また何段も必要なのに対し、広帯域アンプを用いれ
ば、低消費電力となり、かつ−段でも高出力、高利得が
得られ、回路の小型化が可能になる。
次に、低い周波数とすることにより、ディジタル化が可
能となる。ディジタル化により回路は安定なものが得ら
れ、また信号処理回路にディジタルシグナルプロセッサ
を用いることにより、小型化することも可能である。
能となる。ディジタル化により回路は安定なものが得ら
れ、また信号処理回路にディジタルシグナルプロセッサ
を用いることにより、小型化することも可能である。
なお、上記実施例では一般的な遅延ロックドループの場
合について説明したが、タウ・デイザ追跡ループであっ
てもよく、上記実施例と同様の効果を奏する。
合について説明したが、タウ・デイザ追跡ループであっ
てもよく、上記実施例と同様の効果を奏する。
第4図にタウ・デイザ追跡ループに本発明を適用した本
発明の他の実施例を示す。
発明の他の実施例を示す。
図において、9はディジタル信号処理回路であるが、こ
こでは上記遅延ロックドループの場合と異なり、タウ・
デイザ追跡ループ特有の処理をディジタル処理により行
うものとする。17はディジタル信号処理回路9からの
制御信号により位相の進み/遅れを切り換える切換器で
ある。
こでは上記遅延ロックドループの場合と異なり、タウ・
デイザ追跡ループ特有の処理をディジタル処理により行
うものとする。17はディジタル信号処理回路9からの
制御信号により位相の進み/遅れを切り換える切換器で
ある。
以上のように、この発明に係る遅延ロツタドルーブによ
れば、入力拡散信号を互いに1ビットの遅延差を有する
PN信号により逆拡散する拡散信号復調器を設け、その
出力をミキサ及び局部発振信号発生器を設けることによ
り、低周波変換するようにしたので、高周波帯の高出力
、高利得増幅器が不要となり、消費電力を低く抑えるこ
とができ、回路の小型化も実現できる。
れば、入力拡散信号を互いに1ビットの遅延差を有する
PN信号により逆拡散する拡散信号復調器を設け、その
出力をミキサ及び局部発振信号発生器を設けることによ
り、低周波変換するようにしたので、高周波帯の高出力
、高利得増幅器が不要となり、消費電力を低く抑えるこ
とができ、回路の小型化も実現できる。
また、周波数変換回路出力をA/D変換するA/Dコン
バータを設け、かつディジタル信号処理回路を設けたの
で、回路のディジタル化が可能にりなり、演算処理をデ
ィジタルで行うことにより、安定な動作が得られる効果
がある。
バータを設け、かつディジタル信号処理回路を設けたの
で、回路のディジタル化が可能にりなり、演算処理をデ
ィジタルで行うことにより、安定な動作が得られる効果
がある。
第1図はこの発明の一実施例による遅延ロックドループ
を示すブロック図、第2図は従来の遅延ロックドループ
を示すプロ・ツク図、第3図は上記実施例の遅延ロック
ドループの動作を示す図、第4図は本発明の他の実施例
によるタウ・デイザ追跡ループを示すブロック図である
。 図において、1は入力拡散信号、2a、2bは拡散信号
復調器、4a、4bはミキサ、5は局部発振信号発生器
、8a、8bはA/Dコンバータ、9はディジタル信号
処理回路である。 なお図中同一符号は同−又は相当部分を示す。
を示すブロック図、第2図は従来の遅延ロックドループ
を示すプロ・ツク図、第3図は上記実施例の遅延ロック
ドループの動作を示す図、第4図は本発明の他の実施例
によるタウ・デイザ追跡ループを示すブロック図である
。 図において、1は入力拡散信号、2a、2bは拡散信号
復調器、4a、4bはミキサ、5は局部発振信号発生器
、8a、8bはA/Dコンバータ、9はディジタル信号
処理回路である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)スペクトル拡散受信機のコード追尾用遅延ロック
ドループにおいて、 入力拡散信号を互いに1ビットの遅延差を有するPN信
号により逆拡散する拡散信号復調器と、該拡散信号復調
器出力を低周波信号に変換するための周波数変換回路と
、 該低周波増幅器出力をA/D変換するA/Dコンバータ
と、 該A/Dコンバータ出力によりディジタル信号処理を行
うディジタル信号処理回路とを備えたことを特徴とする
遅延ロックドループ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2094251A JPH03291018A (ja) | 1990-04-09 | 1990-04-09 | 遅延ロックドループ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2094251A JPH03291018A (ja) | 1990-04-09 | 1990-04-09 | 遅延ロックドループ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03291018A true JPH03291018A (ja) | 1991-12-20 |
Family
ID=14105082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2094251A Pending JPH03291018A (ja) | 1990-04-09 | 1990-04-09 | 遅延ロックドループ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03291018A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232841A (ja) * | 1993-01-29 | 1994-08-19 | Victor Co Of Japan Ltd | スペクトル拡散通信方式における同期保持装置 |
-
1990
- 1990-04-09 JP JP2094251A patent/JPH03291018A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232841A (ja) * | 1993-01-29 | 1994-08-19 | Victor Co Of Japan Ltd | スペクトル拡散通信方式における同期保持装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0935851B1 (en) | A digital communication device and a mixer | |
US6356603B1 (en) | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using same | |
JP2637457B2 (ja) | テレビジョン信号周波数変換回路 | |
US7555279B2 (en) | Systems and methods for DC offset correction in a direct conversion RF receiver | |
KR100788638B1 (ko) | 이미지 신호를 억제하는 로우 if 수신기 및 이미지 신호억제 방법 | |
JP4633902B2 (ja) | デジタルダウンコンバータ | |
RU95122672A (ru) | Способ автоматической регулировки усиления и исключения смещения постоянной составляющей в приемнике с квадратурной демодуляцией и устройство для его осуществления | |
US5548244A (en) | Method and apparatus for eliminating DC offset for digital I/Q demodulators | |
GB2233518A (en) | Analogue to digital converters | |
JPH01135223A (ja) | 周波数差検出器 | |
US7177609B1 (en) | Chopper-direct-conversion (CDC) radio architecture | |
US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
JPH10190468A (ja) | デルタシグマ型a/d変換器 | |
JP2003318759A (ja) | 周波数変換装置 | |
JPH03291018A (ja) | 遅延ロックドループ | |
JPH05335962A (ja) | 復調装置の位相調整回路 | |
JPH02284547A (ja) | 直交信号復調装置 | |
US6850558B1 (en) | Spread spectrum receiver | |
JP3454724B2 (ja) | 復調回路 | |
JPH0270137A (ja) | 直接拡散復調器 | |
KR100277129B1 (ko) | 코드분할다중처리 이동통신단말기의 듀얼모드베이스밴드아날로그 장치 | |
JP2001326576A (ja) | フィルタ回路およびadコンバータ | |
JPH08340268A (ja) | 受信機 | |
KR950006699B1 (ko) | 비동기 ds/ss 시스템의 수신기에 있어서 타이밍 복구회로 | |
JPH06303145A (ja) | キャリアリーク抑圧回路 |