JPH03291018A - 遅延ロックドループ - Google Patents
遅延ロックドループInfo
- Publication number
- JPH03291018A JPH03291018A JP2094251A JP9425190A JPH03291018A JP H03291018 A JPH03291018 A JP H03291018A JP 2094251 A JP2094251 A JP 2094251A JP 9425190 A JP9425190 A JP 9425190A JP H03291018 A JPH03291018 A JP H03291018A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- spread
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000001228 spectrum Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、スペクトル拡散通信方式の受信機において
、同期保持に用いられる遅延ロックドループに関するも
のである。
、同期保持に用いられる遅延ロックドループに関するも
のである。
第２図は、従来のスペクトル拡散方式の受信機に用いら
れる一般的な遅延ロックドループを示すブロック図であ
る。
れる一般的な遅延ロックドループを示すブロック図であ
る。
図において、１は入力拡散信号、２ａ、２ｂは入力拡散
信号１を復調する拡散信号復調器、３ａ。
信号１を復調する拡散信号復調器、３ａ。
３ｂは拡散信号復調器２ａ、２ｂの出力信号の帯域外雑
音を除去するバンドパスフィルタ、１３ａ。
音を除去するバンドパスフィルタ、１３ａ。
１３ｂはバンドパスフィルタ３ａ、３ｂの出力を増幅す
る高周波増幅器、１４ａ、１４ｂは高周波増幅器１３ａ
、１３ｂの出力信号を検波する包路線検波器、１５は包
路線検波器１４ａ、１４ｂ出力を合成する加算器、１６
は加算器１５の出力を平滑する、遅延ロックドループの
ループフィルタ、１１はループフィルタ１６の出力によ
り制御される電圧制御発振器（ＶＣＯ）、１２は電圧制
御発振器１０の出力するクロックによりＰ Ｎ （Ｐｓ
ｅｕｄ。
る高周波増幅器、１４ａ、１４ｂは高周波増幅器１３ａ
、１３ｂの出力信号を検波する包路線検波器、１５は包
路線検波器１４ａ、１４ｂ出力を合成する加算器、１６
は加算器１５の出力を平滑する、遅延ロックドループの
ループフィルタ、１１はループフィルタ１６の出力によ
り制御される電圧制御発振器（ＶＣＯ）、１２は電圧制
御発振器１０の出力するクロックによりＰ Ｎ （Ｐｓ
ｅｕｄ。
Ｎｏ１ｓｅ）信号を発生するＰＮ信号発生器である。
次に動作について説明する。入力拡散信号１は、拡散信
号復調器２ａ、２ｂにて、後述するＰＮ信号発生器１２
の出力と乗算される。このとき拡散信号復調器２ａには
ＰＮ信号発生器１２のｎ−１ビット目、拡散信号復調器
２ｂにはＰＮ信号発住器１２のｎビット目が入力される
。拡散信号復調器２ａ、２ｂにより逆拡散されると、広
帯域の入力拡散信号ｌは狭帯域の信号に復調される。こ
の１１１信号はバンドパスフィルタ３ａ、３ｂにて帯域
外雑音が除去され、高周波増幅器１３ａ、１３ｂで増幅
されたのち包絡線検波器１４ａ、１４ｂで検波される。
号復調器２ａ、２ｂにて、後述するＰＮ信号発生器１２
の出力と乗算される。このとき拡散信号復調器２ａには
ＰＮ信号発生器１２のｎ−１ビット目、拡散信号復調器
２ｂにはＰＮ信号発住器１２のｎビット目が入力される
。拡散信号復調器２ａ、２ｂにより逆拡散されると、広
帯域の入力拡散信号ｌは狭帯域の信号に復調される。こ
の１１１信号はバンドパスフィルタ３ａ、３ｂにて帯域
外雑音が除去され、高周波増幅器１３ａ、１３ｂで増幅
されたのち包絡線検波器１４ａ、１４ｂで検波される。
検波された２信号は加算器１５で加算される。但しこの
加算器は、ここでは減算器として作用するように用いる
。加算器１５の出力はループフィルタ１６で平滑後、電
圧制御発振器１１に印加され、電圧制御発振器１１はこ
の印加電圧に対応した周波数のクロックを発生する。こ
の電圧制御発振器出力をクロックとしてＰＮ信号発生器
１２の出力拡散信号の位相が制御される。
加算器は、ここでは減算器として作用するように用いる
。加算器１５の出力はループフィルタ１６で平滑後、電
圧制御発振器１１に印加され、電圧制御発振器１１はこ
の印加電圧に対応した周波数のクロックを発生する。こ
の電圧制御発振器出力をクロックとしてＰＮ信号発生器
１２の出力拡散信号の位相が制御される。
ここで、拡散信号復調器２ａ、２ｂに入力された拡散信
号は１ビットの遅延差が与えられている。
号は１ビットの遅延差が与えられている。
このとき、入力拡散信号１とＰＮ信号発生器１２の出力
信号との位相差に対して、包絡線検波器１４ａ、１４ｂ
の出力はそれぞれ、第３図におけるア、イに示す関係と
なる。従って加算器１５の出力は第３図のつとなる。こ
こで、イの波形は加算器１５の減算器としての動作を示
すため反転しである。
信号との位相差に対して、包絡線検波器１４ａ、１４ｂ
の出力はそれぞれ、第３図におけるア、イに示す関係と
なる。従って加算器１５の出力は第３図のつとなる。こ
こで、イの波形は加算器１５の減算器としての動作を示
すため反転しである。
第３図番こおけるア、イの波形のピークは、入力拡散信
号１と各拡散信号復調器２ａ、２ｂの入力の位相が一敗
したときに現れる。加算器１５の出力は第３図のつとな
り、図中黒丸で示すその０点がループの追跡点となる。
号１と各拡散信号復調器２ａ、２ｂの入力の位相が一敗
したときに現れる。加算器１５の出力は第３図のつとな
り、図中黒丸で示すその０点がループの追跡点となる。
すなわち加算器１５の出力信号つがループフィルタ１６
、電圧制御発振器１１を介してＰＮ信号発生器１２に作
用し、追跡点においてループの同期が保持される。
、電圧制御発振器１１を介してＰＮ信号発生器１２に作
用し、追跡点においてループの同期が保持される。
従来の遅延ロックドループは以上のように構成されてい
るので、アナログ回路による演算が必要であり、調整が
難しく、温度の影響等で動作が不安定であった。またス
ペクトル拡散通信で用いられる低Ｃ／Ｎ環境下において
は、アナログ回路による演算ではノイズによる飽和のた
め演算に支障をきたし、やはり安定な動作が得られない
。
るので、アナログ回路による演算が必要であり、調整が
難しく、温度の影響等で動作が不安定であった。またス
ペクトル拡散通信で用いられる低Ｃ／Ｎ環境下において
は、アナログ回路による演算ではノイズによる飽和のた
め演算に支障をきたし、やはり安定な動作が得られない
。
安定動作を得るには回路のディジタル化が有効である。
逆拡散後の信号は一般に狭帯域であり・ディジタル信号
処理可能な周波数が用いられるので、アナログ演算をデ
ィジタル演算で置き換えることは可能である。
処理可能な周波数が用いられるので、アナログ演算をデ
ィジタル演算で置き換えることは可能である。
ところが逆拡散された信号はＩＦ帯搬送波に重畳されて
おり、Ａ／Ｄ変換するには周波数が高すぎる０通常Ａ／
Ｄ変換には入力信号の４倍以上の周波数によるサンプリ
ングクロックを必要とする。
おり、Ａ／Ｄ変換するには周波数が高すぎる０通常Ａ／
Ｄ変換には入力信号の４倍以上の周波数によるサンプリ
ングクロックを必要とする。
従ってディジタル処理をするためのＡ／Ｄ変換が不可能
であるという問題点があった。
であるという問題点があった。
また、別の問題点として消費電力の問題がある。
包路線検波器の入力電力は、検波器に用いる素子（通常
ダイオードが用いられる）の性質上、高いレベルが必要
であり、前段の増幅器には高出力。
ダイオードが用いられる）の性質上、高いレベルが必要
であり、前段の増幅器には高出力。
高利得のものが要求される。このような増幅器は一般に
消費電力が大きい、また何段も接続する必要があり、そ
のため装置が大型化する。
消費電力が大きい、また何段も接続する必要があり、そ
のため装置が大型化する。
この発明は上記のような問題点を解消するためになされ
たもので、安定な動作ができるとともに、低消費電力と
なり、小型化できる遅延ロックドループを得ることを目
的とする。
たもので、安定な動作ができるとともに、低消費電力と
なり、小型化できる遅延ロックドループを得ることを目
的とする。
この発明に係る遅延ロックドループは、入力拡散信号を
互いに１ビットの遅延差を有するＰＮ信号により逆拡散
する拡散信号復調器を設け、その出力である狭帯域な高
周波信号を低周波信号に変換するために周波数変換回路
を設け、増幅器を低周波のものにするとともに、包路線
検波器、加算器ループフィルタといったアナログ演算処
理をＡ／Ｄコンバータ及びディジタル信号処理回路によ
りディジタル化したものである。
互いに１ビットの遅延差を有するＰＮ信号により逆拡散
する拡散信号復調器を設け、その出力である狭帯域な高
周波信号を低周波信号に変換するために周波数変換回路
を設け、増幅器を低周波のものにするとともに、包路線
検波器、加算器ループフィルタといったアナログ演算処
理をＡ／Ｄコンバータ及びディジタル信号処理回路によ
りディジタル化したものである。
この発明における遅延ロックドループは、増幅器を低周
波のものにするとともに、包路線検波器。
波のものにするとともに、包路線検波器。
加算器、ループフィルタといったアナログ演算処理をＡ
／Ｄコンバータ及びディジタル信号処理回路によりディ
ジタル化され安定な動作ができ、低消費電力となり、小
型化できる。
／Ｄコンバータ及びディジタル信号処理回路によりディ
ジタル化され安定な動作ができ、低消費電力となり、小
型化できる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による遅延口・ンクドルーブ
を示し、図において、第２図と同一符号は同一のものを
示す、４ａ、４ｂは低周波変換用のミキサ、５は局部発
振信号発生器、６ａ、６ｂはミキサ４ａ、４ｂの出力に
含まれる高周波成分を除去スるローパスフィルタ、７ａ
、７ｂはローパスフィルタ６ａ、６ｂの出力を増幅する
低周波増幅器、８ａ、８ｂは低周波増幅器７ａ、７ｂ出
力をディジタル信号に変換するＡ／Ｄコンバータ、９は
Ａ／Ｄコンバータ８ａ、８ｂの出力を入力とし、所要の
演算処理を行うディジタル信号処理回路、１０はディジ
タル信号処理回路９の出力データをアナログ電圧に変換
するＤ／Ａコンバータである。
を示し、図において、第２図と同一符号は同一のものを
示す、４ａ、４ｂは低周波変換用のミキサ、５は局部発
振信号発生器、６ａ、６ｂはミキサ４ａ、４ｂの出力に
含まれる高周波成分を除去スるローパスフィルタ、７ａ
、７ｂはローパスフィルタ６ａ、６ｂの出力を増幅する
低周波増幅器、８ａ、８ｂは低周波増幅器７ａ、７ｂ出
力をディジタル信号に変換するＡ／Ｄコンバータ、９は
Ａ／Ｄコンバータ８ａ、８ｂの出力を入力とし、所要の
演算処理を行うディジタル信号処理回路、１０はディジ
タル信号処理回路９の出力データをアナログ電圧に変換
するＤ／Ａコンバータである。
次に動作について説明する。拡散復調され、帯域外雑音
を除去されたバンドパスフィルタ３ａ。
を除去されたバンドパスフィルタ３ａ。
３ｂの出力はミキサ４ａ、４ｂにて局部発振信号発生器
５からの局部発振信号と乗算される０局部発振信号周波
数は、入力拡散信号のキャリア周波数に近い周波数とす
る。ミキサ４ａ、４ｂの出力は入力拡散信号のキャリア
周波数と局部発振信号周波数との差の周波数となり、入
力拡散信号に比べ十分低く、Ａ／Ｄ変換可能な周波数と
なる。このミキサ４ａ、４ｂの出力はローパスフィルタ
６ａ、６ｂで高周波成分が除去され、さらに低周波増幅
器７ａ、７ｂでＡ／Ｄコンバータ８ａ、８ｂの入力レン
ジに合うレベルまで増幅される。Ａ／Ｄコンバータ８ａ
、８ｂの出力はディジタル信号処理回路９に入力される
。ディジタル信号処理回路９では、従来例の作用にて説
明した包路線検波。
５からの局部発振信号と乗算される０局部発振信号周波
数は、入力拡散信号のキャリア周波数に近い周波数とす
る。ミキサ４ａ、４ｂの出力は入力拡散信号のキャリア
周波数と局部発振信号周波数との差の周波数となり、入
力拡散信号に比べ十分低く、Ａ／Ｄ変換可能な周波数と
なる。このミキサ４ａ、４ｂの出力はローパスフィルタ
６ａ、６ｂで高周波成分が除去され、さらに低周波増幅
器７ａ、７ｂでＡ／Ｄコンバータ８ａ、８ｂの入力レン
ジに合うレベルまで増幅される。Ａ／Ｄコンバータ８ａ
、８ｂの出力はディジタル信号処理回路９に入力される
。ディジタル信号処理回路９では、従来例の作用にて説
明した包路線検波。
加算、ループフィルタの機能をディジタル演算により処
理する。電圧制御発振器１１の制御は、ディジタル信号
処理回路９により、Ｄ／Ａコンバータ１０を通して行う
。
理する。電圧制御発振器１１の制御は、ディジタル信号
処理回路９により、Ｄ／Ａコンバータ１０を通して行う
。
以上のように、−旦低周波信号に変換する構成とすると
、まず増幅器７ａ、７ｂは広帯域オペアンプといった従
来例で必要な増幅器に比べ、低い周波数のものが使用で
きる。一般に、高周波の高出力増幅器は消費電力が大き
く、また何段も必要なのに対し、広帯域アンプを用いれ
ば、低消費電力となり、かつ−段でも高出力、高利得が
得られ、回路の小型化が可能になる。
、まず増幅器７ａ、７ｂは広帯域オペアンプといった従
来例で必要な増幅器に比べ、低い周波数のものが使用で
きる。一般に、高周波の高出力増幅器は消費電力が大き
く、また何段も必要なのに対し、広帯域アンプを用いれ
ば、低消費電力となり、かつ−段でも高出力、高利得が
得られ、回路の小型化が可能になる。
次に、低い周波数とすることにより、ディジタル化が可
能となる。ディジタル化により回路は安定なものが得ら
れ、また信号処理回路にディジタルシグナルプロセッサ
を用いることにより、小型化することも可能である。
能となる。ディジタル化により回路は安定なものが得ら
れ、また信号処理回路にディジタルシグナルプロセッサ
を用いることにより、小型化することも可能である。
なお、上記実施例では一般的な遅延ロックドループの場
合について説明したが、タウ・デイザ追跡ループであっ
てもよく、上記実施例と同様の効果を奏する。
合について説明したが、タウ・デイザ追跡ループであっ
てもよく、上記実施例と同様の効果を奏する。
第４図にタウ・デイザ追跡ループに本発明を適用した本
発明の他の実施例を示す。
発明の他の実施例を示す。
図において、９はディジタル信号処理回路であるが、こ
こでは上記遅延ロックドループの場合と異なり、タウ・
デイザ追跡ループ特有の処理をディジタル処理により行
うものとする。１７はディジタル信号処理回路９からの
制御信号により位相の進み／遅れを切り換える切換器で
ある。
こでは上記遅延ロックドループの場合と異なり、タウ・
デイザ追跡ループ特有の処理をディジタル処理により行
うものとする。１７はディジタル信号処理回路９からの
制御信号により位相の進み／遅れを切り換える切換器で
ある。
以上のように、この発明に係る遅延ロツタドルーブによ
れば、入力拡散信号を互いに１ビットの遅延差を有する
ＰＮ信号により逆拡散する拡散信号復調器を設け、その
出力をミキサ及び局部発振信号発生器を設けることによ
り、低周波変換するようにしたので、高周波帯の高出力
、高利得増幅器が不要となり、消費電力を低く抑えるこ
とができ、回路の小型化も実現できる。
れば、入力拡散信号を互いに１ビットの遅延差を有する
ＰＮ信号により逆拡散する拡散信号復調器を設け、その
出力をミキサ及び局部発振信号発生器を設けることによ
り、低周波変換するようにしたので、高周波帯の高出力
、高利得増幅器が不要となり、消費電力を低く抑えるこ
とができ、回路の小型化も実現できる。
また、周波数変換回路出力をＡ／Ｄ変換するＡ／Ｄコン
バータを設け、かつディジタル信号処理回路を設けたの
で、回路のディジタル化が可能にりなり、演算処理をデ
ィジタルで行うことにより、安定な動作が得られる効果
がある。
バータを設け、かつディジタル信号処理回路を設けたの
で、回路のディジタル化が可能にりなり、演算処理をデ
ィジタルで行うことにより、安定な動作が得られる効果
がある。
第１図はこの発明の一実施例による遅延ロックドループ
を示すブロック図、第２図は従来の遅延ロックドループ
を示すプロ・ツク図、第３図は上記実施例の遅延ロック
ドループの動作を示す図、第４図は本発明の他の実施例
によるタウ・デイザ追跡ループを示すブロック図である
。 図において、１は入力拡散信号、２ａ、２ｂは拡散信号
復調器、４ａ、４ｂはミキサ、５は局部発振信号発生器
、８ａ、８ｂはＡ／Ｄコンバータ、９はディジタル信号
処理回路である。 なお図中同一符号は同−又は相当部分を示す。
を示すブロック図、第２図は従来の遅延ロックドループ
を示すプロ・ツク図、第３図は上記実施例の遅延ロック
ドループの動作を示す図、第４図は本発明の他の実施例
によるタウ・デイザ追跡ループを示すブロック図である
。 図において、１は入力拡散信号、２ａ、２ｂは拡散信号
復調器、４ａ、４ｂはミキサ、５は局部発振信号発生器
、８ａ、８ｂはＡ／Ｄコンバータ、９はディジタル信号
処理回路である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）スペクトル拡散受信機のコード追尾用遅延ロック
ドループにおいて、 入力拡散信号を互いに１ビットの遅延差を有するＰＮ信
号により逆拡散する拡散信号復調器と、該拡散信号復調
器出力を低周波信号に変換するための周波数変換回路と
、 該低周波増幅器出力をＡ／Ｄ変換するＡ／Ｄコンバータ
と、 該Ａ／Ｄコンバータ出力によりディジタル信号処理を行
うディジタル信号処理回路とを備えたことを特徴とする
遅延ロックドループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094251A JPH03291018A (ja) | 1990-04-09 | 1990-04-09 | 遅延ロックドループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094251A JPH03291018A (ja) | 1990-04-09 | 1990-04-09 | 遅延ロックドループ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03291018A true JPH03291018A (ja) | 1991-12-20 |
Family
ID=14105082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2094251A Pending JPH03291018A (ja) | 1990-04-09 | 1990-04-09 | 遅延ロックドループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03291018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232841A (ja) * | 1993-01-29 | 1994-08-19 | Victor Co Of Japan Ltd | スペクトル拡散通信方式における同期保持装置 |
-
1990
- 1990-04-09 JP JP2094251A patent/JPH03291018A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232841A (ja) * | 1993-01-29 | 1994-08-19 | Victor Co Of Japan Ltd | スペクトル拡散通信方式における同期保持装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0935851B1 (en) | A digital communication device and a mixer | |
| US6356603B1 (en) | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using same | |
| JP2637457B2 (ja) | テレビジョン信号周波数変換回路 | |
| US7555279B2 (en) | Systems and methods for DC offset correction in a direct conversion RF receiver | |
| KR100788638B1 (ko) | 이미지 신호를 억제하는 로우 ｉｆ 수신기 및 이미지 신호억제 방법 | |
| JP4633902B2 (ja) | デジタルダウンコンバータ | |
| RU95122672A (ru) | Способ автоматической регулировки усиления и исключения смещения постоянной составляющей в приемнике с квадратурной демодуляцией и устройство для его осуществления | |
| US5548244A (en) | Method and apparatus for eliminating DC offset for digital I/Q demodulators | |
| GB2233518A (en) | Analogue to digital converters | |
| JPH01135223A (ja) | 周波数差検出器 | |
| US7177609B1 (en) | Chopper-direct-conversion (CDC) radio architecture | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| JPH10190468A (ja) | デルタシグマ型ａ／ｄ変換器 | |
| JP2003318759A (ja) | 周波数変換装置 | |
| JPH03291018A (ja) | 遅延ロックドループ | |
| JPH05335962A (ja) | 復調装置の位相調整回路 | |
| JPH02284547A (ja) | 直交信号復調装置 | |
| US6850558B1 (en) | Spread spectrum receiver | |
| JP3454724B2 (ja) | 復調回路 | |
| JPH0270137A (ja) | 直接拡散復調器 | |
| KR100277129B1 (ko) | 코드분할다중처리 이동통신단말기의 듀얼모드베이스밴드아날로그 장치 | |
| JP2001326576A (ja) | フィルタ回路およびａｄコンバータ | |
| JPH08340268A (ja) | 受信機 | |
| KR950006699B1 (ko) | 비동기 ds/ss 시스템의 수신기에 있어서 타이밍 복구회로 | |
| JPH06303145A (ja) | キャリアリーク抑圧回路 |