JPH0328984A - ハッチパターンによる面塗り描画方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ビットマップメモリ上の面塗り対象領域以外にプロテク
トをかけ、面塗り対象ｗ４域を指定されたハッチパター
ンを用いて面塗り描画するハッチパターンによる面塗り
描画方式に関し、 面塗りを行う領域を出来るだけ小さくして面塗り描画処
理速度を高速化することを目的とし、ビットマップメモ
リ上の面塗り対象領域以外にプロテクトをかけ、面塗り
対象領域を指定されたハッチパターンを用いて面塗り描
画するハッチパターンによる面塗りｌ画方式において、
面塗り描画するハッチパターンを少なくとも２個連続し
た連続ハッチパターンを生或するステップと、面塗り対
象領域の座標値に基づいて、前記指定されたハッチパタ
ーンと同一サイズの新ハッチパターンを前記連続ハッチ
パターンより切り出すステップと、前記面塗り対象領域
を含むビットマップメモリ上の部分領域だけを、前記新
ハッチパターンにより面塗り描画するステップを備える
ように構戒する。

〔産業上の利用分野〕

本発明は、ビットマップメモリ上の面塗り対象領域以外
の領域にプロテクトをかけ、面塗り対象領域を指定され
たハッチパターンを用いて面塗り描画するハッチパター
ンによる面塗り描画方式に関する． 〔従来の技術〕 ビットマップメモリは、１画素単位に書込み又は読込を
可能とした構威のメモリであり、文字や図形を印刷する
場合、印刷すべき文字や図形のパターンをビットマップ
メモリ上に展開した後、それを読み出して印刷する処理
が行われる．ビットマップメモリ上に展開された図形に
対して更に各種の処理が行われる場合があるが、その処
理の一つとして、指定したハッチパターンを用いて特定
の領域を面塗りする面塗り措画処理がある． 第５図は、従来のハッチパターンによる面塗り描画方式
の原理図を示したものである。

第５図（Ａ）に於いて、２１はビットマップメモリであ
り、その内部の図形の展開可能領域２１１（矩形ａｏ　
＋　ａｌ　＋　ａ２，　ａ３　）に図形２１２（菱形ｘ
ｙｚｗ）が展開される．第５図（Ｂ）は、面塗り描画に
用いる各種のハッチパターンを示したものであり、その
サイズは規定されている（例えば、３２ｘ３２ドット）
． 図形２１２に面塗りを行うときは．面塗り対象領域であ
る図形２１２の領域以外にプロテクトをかける．プロテ
クトをかけることにより、面塗り対象領域である図形２
１２の領域以外の領域における面塗り描画が阻止される
。

面塗り膚画を行うときは，展開可能領域２１１の右から
左方向を主走査方向とし、上から下の方向を副走査方向
として、左上（ａＯ点）から右下（８３点）に向かって
、指定ハッチパターンによる面塗り描画を行う．指定ハ
ッチパターンによる面塗り描画は面塗り対象領域の大き
さは関係なく展開可能領域２１１全体に渡って行われる
が、プロテクトがかけられているので．所望の面塗り対
象領域である図形２１２の内部だけが，図示のように面
塗りされる． 〔発明が解決しようとする！Ｉｆ！題〕従来のハッチパ
ターンによる面塗り描画方式では、前述のように面塗り
対象領域の大きさは関係なく、展開可能領域２１１全体
について面塗り描画処理を行っていた．これは面塗り対
象領域の位置や形状が任意に指定されるのに対し、それ
に合わせてハッチパターンの面塗り開始位置を任意に変
えようとすると、その処理が複雑になり、面塗り描画処
理に時間が掛かるためである．しかしながら、従来のハ
ッチパターンによる面塗り描画方式では、面塗り対象領
域以外のプロテクトをかけた領域に対しても面塗り膚画
を行ってしたため、無駄な処理が多く、面塗り描画処理
速度の高速化が妨げられるという問題があった。特に面
塗り対象領域が小さい場合には、無駄な面塗り描画処理
が多くなるので不都合であった。

本発明は、面塗りを行う領域を出来るだけ小さくし、面
塗り描画処理速度を高速化することが出来るように改良
したハッチパターンによる面塗り描画方式を提供するこ
とを目的とする．〔課題を解決するための手段〕 前述の課題を解決するために本発明が採用した手段を，
第１図を参照して説明する。第１図は、本発明の原理図
を示したものである。

第１図（Ａ）において、１ｌはビットマップメモリであ
り、その内部の図形の展開可能領域１１１（矩形ａＯ　
，ａｌ，ａ２，ａ３）に、面塗り対象領域である図形１
１２（菱形ｘｙｚｗ）が展開される。

１１３は、面塗り対象ＭＭＣ図形と同じ１１２で示す）
を含む最小限の矩形領域（ＡＢＣＤ）である． 第１図（Ｂ）の（ａ）において、１１４は面塗り描画に
用いる各種のハッチパターンの一例を示したものであり
、そのサイズは規定されている。第１図（Ｂ）のい）に
おいて、１１５は本発明において生成される連続ハッチ
パターンの一例を示したものであり、２個のハッチパタ
ーン１１４を二つ横に並べて連続させることにより生成
される．１１６は、連続ハッチパターン１１５より切り
出された新ハッチパターンの一例を示したものである． 再び第１図（Ａ）において、ＳＰｉは仮展開原点であり
．新ハッチパターン１１６により面塗り描画を行うとき
の新ハッチパターン１１６の展開開始原点を示す，ＳＰ
ｎも仮展開原点であり、最小矩形領域１１３を新ハッチ
パターン１１６により面塗り膚画を行うときの新ハッチ
パターンｌ１６の展開開始原点を示す． 以上説明した最小矩形領域１１３、連続ハッチパターン
１１５、新ハッチパターン１１６等を用いて、本発明は
次のように構成される．すなわち、ビットマップメモリ
上の面塗り対象領域以外にプロテクトをかけ、面塗り対
象領域を指定されたハッチパターンを用いて面塗り膚画
するハッチパターンによる面塗り描画方式において−、
（ａ）　　面塗り描画するハッチパターンを少なくとも
２個連続した連続ハッチパターンを生成するステップと
、 伽）面塗り対象領域の座標値に基づいて、前記指定され
たハッチパターンと同一サイズの新ハッチパターンを前
記連続ハッチパターンより切り出すステップと、 （ｃ）　　前記面塗り対象領域を含むビットマップメモ
リ上の部分領域だけを、前記新ハッチパターンにより面
塗り溝画するステップを備える、ように構或される． 〔作　用〕 本発明の作用を、第１図（Ａ）に示す面塗り対象領域１
１２（図形ｘｙｚｗ）に同図（Ｂ）に示すハッチパター
ン１１４を用いて面塗り描画をする場合を例にとり、そ
の一つの処理手順に従って説明する．なお、ビットマッ
プメモリ上１１の面塗り対象領域１１２以外にプロテク
トがかけられている． （２）面塗り描画するハッチパターン１１４を少なくと
も２個連続することにより、連続ハッチパターン１１５
を生戒する（第１図（Ｂ）の（ａ）及び（ロ）参照）． ハッチパターン１１４を連続しても、そのハッチパター
ン模様が第１図（Ｂ）の（ロ）に示す如く連続するよう
に、ハッチパターン１１４におけるハッチパターン模様
は選定される．（２）面塗り対象領域１１２の座標値に
基づいて、前記指定されたハッチパターン１１４と同一
サイズの新ハッチパターン１１６を前記連続ハッチパタ
ーン１１５より切出す。

面塗り対象領域１１２に対して面塗りを行うハッチパタ
ーン１１４の仮展開原点ＳＰｉは、ハッチパターン展開
原点ａＯを基準にして求められるので、その仮展開原点
ＳＰｉの位置は、面塗り対象領域１１２を含む最小矩形
領域１１３（矩形ＡＢＣＤ）のハッチパターンの展開原
点であるＡ点とは、一般に一致しない．しかしながら、
最小矩形領域１１３のハッチパターンの展開原点Ａに合
わせてハッチパターン１１４の仮展開原点ＳＰｉを設定
し直すことは、従来方式よりも複雑な処理を必要とする
ため、却って処理速度を低下させる結果になる。そこで
、本発明は、面塗り対象領域１１２のｙ点の位置、すな
わち最小矩形領域ＡＢＣＤのハッチパターンの展開原点
Ａの位置に合わせて、連続ハッチパターン１１５よりハ
ッチパターン１１４と同一サイズの新ハッチパターン１
１５を切出し、この新ハッチパターン１１５を面塗り膚
両用のハッチパターンとする。新ハッチパターン１１５
の仮展開原点ＳＰｎの位置（Ｘ座標値）は、面塗り対象
領域１１２のｙ点の位置、すなわち最小矩形領域１１３
（矩形ＡＢＣＤ）のハッチパターンの展開原点Ａの位置
（Ｘ座標｛＋１！）に一敗する． （３）前記面塗り対象頷域１１２を含むビットマップメ
モリ上の部分領域を、前記新ハッチパターン１１６によ
り面塗り描画する。

面塗り描画は、図示のように左上の仮展開原点ＳＰｎよ
り右下に向かって行われる．新ハッチパターン１１６の
仮展開原点ＳＰｎ及び展開終了点は一般に最小矩形領域
のＡ点及びＢ点と一致しないので、部分領域は一般に最
小矩形領域ＡＢＣＤよりも大きくなる．しかしながら、
面塗り対象領域１１２（図形ｘｙｚｗ）以外はプロテク
トがかけられているので、部分領域が最小矩形領域ＡＢ
ＣＤよりも大きくなっても、所望の面塗り描画１１２だ
けに面塗り描画が行われる． このように、新ハッチパターン１１５の仮展開原点ＳＰ
ｎの位置（Ｘ座標値）を面塗り対象領域１１２のｙ点の
位置、すなわち最小矩形領域ＡＢＣＤのハッチパターン
の展開原点Ａの位置（Ｘ座標値）に一致させることによ
り、必要な面塗り描画領域を最小にして、面塗り膚画処
理速度を最も速くすることができる．しかしながら、新
ハッチパターン１１６の仮展開原点ＳＰｎの位置は、そ
の新ハッチパターン１１６の内部に最小矩形領域ＡＢＣ
Ｄのハッチパターンの展開原点Ａを含むような位置に選
定してもよい． また、連続ハッチパターン１１５は、ハッチパターン１
１４を２個以上連続する事により得られるが、通常はハ
ッチパターン１１４を２個連続するだけで充分である． なお、前述の面塗り描画処理手順は本発明の面塗り描画
処理手順の一例を示したものであって、本発明の面塗り
描画処理手順は、これに限定されるものではない． 以上のように、面塗り描画するハッチパターンを少なく
とも２個連続した連続ハッチパターンを生成し、面塗り
対象領域の座標値に基づいて、ハッチパターンと同一サ
イズの新ハッチパターンを連続ハッチパターンより切出
し、面塗り対象領域を含む部分領域たけを該新ハッチパ
ターンにより面塗り描画するようにしたので、面塗り描
画領域を出来るだけ小さくすることが可能となり、新ハ
ッチパターン１１６の切出し処理を考慮しても、全体の
面塗り描画処理速度を高速化することができる． また、面塗り描画処理は最小矩形領域１１３内でのみ行
われるので、プロテクトをかける領域は、図形１１２以
外の領域でかつ最小矩形領域１１３内の領域について行
えばよく、これにより、面塗り対象領域である図形１１
２が小さい場合は、プロテクトをかける領域が大幅に減
少されて、面塗り描画処理速度を向上させることができ
る．〔実施例〕 本発明の実施例を．第１図乃至第５図を参照して、印刷
装置における面塗り描画処理の場合を例にとって説明す
る．第２図は本発明の一実施例の実施に使用する印刷装
置の説明図、第３図は同実施例の連続ハッチパターン及
び新ハッチパターン生或処理方式の説明図、第４図は同
実施例の面塗り描画処理フローチャートである．第１図
は、本発明の実施例の説明にも用いられ、その内容は第
ｌ図で既に説明したとおりである． （Ａ）実施例の構威 第２図において、ビットマップメモリ１ｌ、その内部の
図形の展開可能領域１１１、そこに展開される面塗り対
象領域ｌ１２（図形ｘ　ｙ　ｚ　ｗ）、面塗り対象領域
１１２を含む最小矩形領域１１３（矩形ＡＢＣＤ）につ
いては、第１図で説明したとおりである．なお，面塗り
対象領域１１２と図形ｚｙｚｗとは同じ内容で有るので
、以下の説明においては、両者を同じ符号１１２で示し
ている．第３図は、このビットマップメモリ１１を詳細
に示したものである．１１７は、各種のハッチパターン
が展開、格納されるハッチパターンテーブルであり、１
１８は、連続ハッチパターン１１６の生戒処理を行うワ
ーク領域である．印刷装置の場合、展開可能領域１１１
は、第３図に示すように用紙サイズ領域１１０よりも小
さくなるように選定される． ｌ２は描画プロセッサ、１３はプリンタコントローラ、
ｌ４はプリンタ、ｌ５は主プロセッサ、ｌ６はメモリ、
１７はＤＭＡコントローラ、１８はインタフェース回路
、ｌ９はシステムバスである． 描画プロセッサｌ２は，プリンタｌ４に印刷する図形を
ビットマップメモリｌｌ上に展開する処理及び面塗り対
象領域１１２に対する面塗り措画処理を行う． プリンタコントローラ１３は、ビットマップメモリＩＩ
上に展開された図形や面塗り描画された図形を読み出し
て、プリンタ１４に印刷する処理を行う． メモリ１６には、主プロセッサ１５の制御プログラムが
格納される他、図形展開や面塗り描画処理時に使用され
るデータやコマンドを格納する各種バッファやメモリ領
域（いずれも図示せず）が設けられている． ＤＭＡコントローラｌ７は、ブロック転送によるビット
マップメモリｌ１とそり１６間の直接データ転送、ビッ
トマップメモリｌ１及びメモリ１６内部の各メモリ領域
間の直接データ転送等を制御する． ｌ８はインタフェース回路であり、図示しない上位装置
と印刷装置間のインタフェース制御を行う． 主プロセッサ１５は、印刷装置内の前記各部の動作及び
全体の面塗り描画処理や印刷動作を制御する． システムバスｌ９は、描画プロセッサ１２、プリンタコ
ントローラ１３、主プロセッサ１５、メモリ１６、ＤＭ
Ａコントローラ１７、インタフェース回路１８相互間を
接続して，それらの間のデータを転送する． （Ｂ）実施例の動作 本発明の一実施例の動作を、第４図の面塗り描画処理フ
ローチャートを参照し、その処理ステップに従って説明
する． ■　ステップＳ０ ステップＳ．では、図示しない上位装置より印刷装置に
対する初期化処理が行われる．この初期化処理において
、各種ハッチパターンのデータが印刷装置に送られる．
゛ 印刷装置の主プロセッサｌ５は、各種ハッチパターンデ
ータをインタフェース回路ｌ８を介して受信して、メモ
リ１６に格納した後、描画プロセッサｌ２に指示してビ
ットマップメモリｌｌ上に展開させる． 描画プロセッサ１２は、ＤＭＡコントローラ１７とのコ
・オベレート動作によりメモリｌ６よりハッチパターン
データを読み出し、第３図に示すように、ビットマップ
メモリ１ｌのハッチパターンテーブル１１７に展開して
格納する，１１４ｔ〜１１４？は、ハッチパターンテー
ブル１１７に格納された各種のハッチパターンを例示し
たものである． ■　ステップＳ１ 初期化処理が終了すると、上位装置は、面塗り描画処理
に必要な属性情報（べた塗り）やハッチパターン等の面
塗り処理内容、ハッチパターンの種別番号等）を印刷装
置に送る．印刷装置の主プロセッサｌ５は゛、この”属
性情報をメモリ１６の属性情報テーブル（図示せず）に
格納する．■　ステップＳ８ 上位装置は、印刷すべき図形（第１図（Ａ）にｘｙｚｗ
で示す図形１１２とする）のテータを印刷装置に送る．
図形テータは、図形１１２を指示するベクトルデータで
与えられる． 印刷装置の主プロセッサｌ５は、この図形１１２のベク
トルデータをインタフェース回路１８を介して受信し、
これより図形１１２の多角形頂点（ｘｙｚｗ）の座標リ
ストを作戒してメモリｌ６に格納した後、描画プロセッ
サｌ２に指示してビットマップメモリ１１上に展開させ
る．ｌｉ画プロセッサ１２は、ＤＭＡコントローラｌ７
とのコ・オペレート動作によりメモリｌ６より図形デー
タを読み出し、ビットマップメモリ１１の展開可能領域
１１１上に、第１図（Ａ）に示すような図形１１２に展
開する． ■　ステップＳ， 上位装置は、面塗り描画処理を行うべき印刷装置に面塗
り対象領域（図形１１２）及び面塗りを行うハッチパタ
ーン１１４の種別番号を印刷装置に指示する。

■　ステップＳ４ 印刷装置の主プロセッサｌ５は、上位装置から指示され
た面塗り対象領域、すなわち図形１１２の各頂点座標リ
ストをメモリ１６より読み出す．次いで、この各頂点座
標リストに基づいて、図形１１２（図形ｘｙｚｗ）を含
む最小矩形領域１１３）の各頂点（ＡＢＣＤ）のビット
マップメモリｌｌ上のアドレスを設定し、メモリ１６に
格納する。また上位装置から送られたハッチパターンの
種別番号を解読し、メモリｌ６にある図示しない属性情
報テーブルより指示されたハッチパターンを検索する． ■　ステップＳ， 主プロセッサ１５は、ビットマップメモリ１１上の展開
可能領域１１１における展開原点（ａＯ）を基準にして
、ハッチパターンの仮展開原点ＳＰｉを算出する。

■　ステップＳ６ 主プロセッサ１５は、ハッチパターン１１４の仮展開原
点ＳＰｉと最小矩形領域１１３の左上の点（Ａ点）の座
標が同一か判断する。

■　ステップＳ， ステップＳ．においてハッチパターン１１４の仮展開原
点ＳＰｉと最小矩形領域１１３の左上の点（Ａ点）の座
標が同一でない場合は、主プロセッサ１５は、描画プロ
セッサ１２にハッチパターン１１４の種類を指定（ｂッ
チパターン１ｌ４，とする−）して、その連続ハッチパ
ターンを生或させる． 描画プロセッサ１２は、ＤＭＡコントローラ１７とのコ
・オペレート動作によりビットマップメモリ１１にある
ハッチパターンテーブル１１７より指定ハッチパターン
１１４ｙを読み出し、同一ハッチパターン１１４７をビ
ットマップメモリｌ１のワーク領域１１８上で横に２個
並べることにより、連続ハッチパターン１１５を生成す
る。

■　ステップＳ， 主プロセッサ１５は、最小矩形領域１１３の左上の位置
（Ａ点座標）よりハッチパターンの新しい切出し位置、
すなわち新ハッチパターン１１６の仮展開原点ＳＰｎを
設定する。

［相］　ステップＳ９ 主プロセッサｌ５は、仮展開原点ＳＰｎを始点とし、ハ
ッチパターンｌ１４，と同一サイズの新ハッチパターン
１１６を設定して，描画プロセッサｌ２に指示する．こ
の指示を受けると、描画プロセッサ１２は以降この新ハ
ッチパターン１１６を、面塗り描画用のハッチパターン
とする．■　ステップＳＬ。

主プロセシサ１５は、面塗り対象領域である図形１１２
以外の領域にプロテクトをかけ、描画プロセッサｌ２に
新ハッチパターン１１６による図形１１２の面塗り描画
を指示する。

描画プロセッサｌ２は、ＤＭＡコントローラ１７とのコ
・オベレート動作によりビットマップメモリ１ｌにある
ワーク領域１１Ｂより新ハッチパターン１１６を読み出
し、仮展開原点ＳＰｎをハッチパターンの展開原点とし
て、最小矩形領域１ｌ３内のみについて面塗り描画処理
を行う。面塗り描画は、図示のように最小矩形領域１１
３の左上から右下に向かって行われる。

図形１１２（図形ｘｙｚｗ）以外はプロテクトがかけら
れているので、第６図（Ａ）に示すす図形１１２だけに
面塗り描画が行われる。

＠　■のステップＳ６において、ハッチパターン１１４
の仮展開原点ＳＰｉと最小矩形領域１１３の左上の点（
Ａ点）の座標が同一である場合は、連続ハッチパターン
１１５や新ハッチパターン１１６を生戒する処理は不要
であり、直ちにステップＳ．に移行して最小矩形領￥ｉ
１１３すなわち図形１１２に対する面塗り描画を行う。

■　以上のようにして図形１１２に対する面塗り描画処
理が終了すると、主プロセッサｌ５は、プリンタコント
ローラ１３に対して印刷を指示する．この指示を受ける
と、プリンタコントローラエ３はビットマップメモリＩ
ｆの展開可能領域１１１上に展開され、面塗り描画され
た図形１１２のデータを読み出し、プリンタ１４に供給
して印刷を行わせる。

以上面塗り膚画を行う図形が１個である場合の実施例に
ついて説明したが、２個以上の図形に対して面塗り描画
を施す場合も同様にして行うことができる。新ハッチパ
ターン１１６の仮展開原点ＳＰｎの位置は、その新ハッ
チパターン１１６の内部に最小矩形領域ＡＢＣＤのハッ
チパターンの展開原点Ａを含むような位置に選定しても
よいことは、既に述べたとおりである．また、印刷装置
以外の通常の画像処理における図形の面塗り描画処理に
も適用できることはもちろんである。

〔発明の効果〕

以上説明したように，本発明によれば次の諸効果が得ら
れる。

（１）面塗り対象領域（図形）１１２を含む最小矩形６
１域１１３内のみを面塗り描画するようにしたので、こ
の最小矩形領域１１３以外の領域に対する面塗り膚画処
理が不要になり、新ハッチパターン１１６の切出し処理
を考慮しても、全体の面塗り描画処理速度を向上させる
ことができる． （２）面塗り描画処理は最小矩形領域１１３内でのみ行
われるので、プロテクトをかける領域は、図形１１２以
外の領域でかつ最小矩形領域１ｌ３内の領域について行
えばよく、これにより、面塗り対象領域である図形１１
２が小さい場合は、プロテクトをかける領域が大幅に減
少されて、面塗り描画処理速度を向上させることができ
る。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例の実施に使用する印刷装置の
説明図、 第３図は同実施例の新ハッチパターン生或処理の説明図
、 第４図は同実施例の面塗り描画処理フローチャート、 第５図は従来の面塗り描画方式の説明図である．第ｌ図
及び第２図において、 １１・・・ビットマップメモリ、１１１・・・展開可能
領域、１１２・・・面塗り対象領域（図形）、１１３・
・・最小矩形領域、１１４・・・ハッチパターン、ＩＩ
５・・・連続ハッチパターン、１１６・・・新ハッチパ
ターン、ｌ２・・・構画プロセッサ、１３−・・プリン
タコントローラ、１４・・・プリンタ、１５・・・主プ
ロセッサ、１６・・・メモリ、１７・・・ＤＭＡコント
ローラ、１日・・・インタフェース回路、１９−・シス
テムバス。 実施例の面塗り描画処理フローチャート第４図 プリンタ動作に移る

Claims (2)

【特許請求の範囲】
1. （１）ビットマップメモリ上の面塗り対象領域以外にプ
   ロテクトをかけ、面塗り対象領域を指定されたハッチパ
   ターンを用いて面塗り描画するハッチパターンによる面
   塗り描画方式において、 （ａ）面塗り描画するハッチパターンを少なくとも２個
   連続した連続ハッチパターンを生成するステップと、 （ｂ）面塗り対象領域の座標値に基づいて、前記指定さ
   れたハッチパターンと同一サイズの新ハッチパターンを
   前記連続ハッチパターンより切り出すステップと、 （ｃ）前記面塗り対象領域を含むビットマップメモリ上
   の部分領域たけを、前記新ハッチパターンにより面塗り
   描画するステップ、 を備えたことを特徴とするハッチパターンによる面塗り
   描画方式。
2. （２）前記部分領域が、前記面塗り対象領域を含む最小
   矩形領域であること特徴とする請求項１記載のハッチパ
   ターンによる面塗り描画方式。