JPH03283440A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03283440A JPH03283440A JP8101590A JP8101590A JPH03283440A JP H03283440 A JPH03283440 A JP H03283440A JP 8101590 A JP8101590 A JP 8101590A JP 8101590 A JP8101590 A JP 8101590A JP H03283440 A JPH03283440 A JP H03283440A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- leads
- film carrier
- metal foil
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000011888 foil Substances 0.000 claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、フィルムキャリアを用いた半導体装置に係り
、とくに、該フィルムキャリアの構造に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device using a film carrier, and particularly relates to the structure of the film carrier.
（従来の技術）
ＩＣ，ＬＳＩなどの半導体素子（以下、チップという）
の薄型高密度実装が進んでいるが、薄型高密度実装化を
実現するための一手段として、チップをフィルムキャリ
アに取付けて実装するＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式がある。(Conventional technology) Semiconductor devices such as ICs and LSIs (hereinafter referred to as chips)
Thin, high-density packaging is progressing, and one way to achieve thin, high-density packaging is T A B (Tape Out), in which the chip is mounted on a film carrier.
There is a bonding method.
このフィルムキャリアを用いた組立技術は、電極バッド
の微細ピッチ化が可能であること、即ち、多ピン化に有
利であること、パッケージの薄型化が実現できること、
チップの多数の電極バットとり−トとの接続が１度に出
来るので組立時間が短縮されるなど製造上有利な点が多
い。The assembly technology using this film carrier has the following advantages: it is possible to make the pitch of the electrode pads finer, that is, it is advantageous for increasing the number of pins, and it is possible to realize a thinner package.
Since the chip can be connected to a large number of electrode batts at once, it has many advantages in terms of manufacturing, such as shortening assembly time.
このようなＴＡＢ方式に用いられるフィルムキャリアと
しては、たとえば第４図に示すものがある。フィルムキ
ャリア２には、チップ１を搭載することができる孔部と
孔部を一コマ毎に送るための送り孔４とが形成されてい
る。フィルムキャリアの材料は、ポリイミド、ガラスエ
ポキシ系樹脂その他の合成樹脂を利用する。フィルムキ
ャリアの一面には、外部回路に接続可能なり−ド３が複
数段けられ、これらのリード先端は、前記孔部に突出し
ている。リード３の先端のチップと接続する部分には、
金や銅からなるバンプを形成することもある。前記孔部
内に配置したチップ１のパッシベーション膜から露出し
たアルミニウム電極バッドの上にリード３の先端を位置
させ、さらに、リード先端上方にボンディングツールを
配置させる。その後、ボンディングツールを使ってリー
ド先端をチップ１の電極バッドに加熱圧着して、リード
と電極バッドとを電気的に接続する。この例では電極バ
ッドは、チップ周辺に配列するので１００〜２００端子
程度が設定できるにすぎないが、最近では、多層のリー
ドフレームを設けて多端子化に対応することも検討され
ている。As a film carrier used in such a TAB method, there is one shown in FIG. 4, for example. The film carrier 2 is formed with a hole in which the chip 1 can be mounted and a feed hole 4 for feeding the hole one frame at a time. The material of the film carrier is polyimide, glass epoxy resin, or other synthetic resin. A plurality of leads 3 connectable to an external circuit are provided on one side of the film carrier, and the ends of these leads protrude into the holes. At the tip of lead 3, where it connects to the tip,
Bumps made of gold or copper may also be formed. The tips of the leads 3 are positioned on the aluminum electrode pads exposed from the passivation film of the chip 1 placed in the hole, and a bonding tool is placed above the tips of the leads. Thereafter, a bonding tool is used to heat and press the lead tips to the electrode pads of the chip 1 to electrically connect the leads and the electrode pads. In this example, since the electrode pads are arranged around the chip, it is possible to set only about 100 to 200 terminals, but recently, it is also being considered to provide a multilayer lead frame to accommodate a larger number of terminals.
ところで、チップ１に接続されるリード３は、信号線３
２ばかりでなく、接地用リード３１等も当然含まれてい
る。この接地用リード３１へ電流を供給した場合チップ
内の接地配線の直流抵抗のため接地電極バッドから離れ
た部分では電圧変動が生じてしまうことになる。フィル
ムキャリア上の配線を通過する信号が高速になるに従い
信号線の両側は接地配線など安定した電位をもつものを
配置するようにしなければならない。あるいは、両側の
接地配線との間隔を一定にし、フィルムキャリア上の信
号線の特性インピーダンスを一定に保つなどの工夫をす
る必要がある。このとき信号線間に配設された接地配線
は、できる限り同電位を保たねばならないので、上記の
ような電位変動は、解決すべき大きな欠点となっている
。同電位を保つために、従来は、フィルムキャリアの裏
面に接地メタルを形成し、表面の接地配線とは、フィル
ムキャリアに形成したスルーホール等で導通する方法が
知られていた。しかし、この方法ではフィルムキャリア
の形成が非常に複雑になり、生産性を著しく阻害してい
た。By the way, the lead 3 connected to the chip 1 is the signal line 3.
2 as well as grounding leads 31 and the like are naturally included. When a current is supplied to this grounding lead 31, voltage fluctuations occur in a portion away from the grounding electrode pad due to the direct current resistance of the grounding wiring within the chip. As the signal passing through the wiring on the film carrier becomes faster, it is necessary to place something with a stable potential, such as ground wiring, on both sides of the signal line. Alternatively, it is necessary to take measures such as keeping the distance between the ground wires on both sides constant and the characteristic impedance of the signal line on the film carrier constant. At this time, the ground wiring arranged between the signal lines must be kept at the same potential as much as possible, so the above-mentioned potential fluctuation is a major drawback that must be solved. In order to maintain the same potential, a conventional method has been known in which a ground metal is formed on the back surface of the film carrier, and the ground metal on the front surface is electrically connected to the ground wire through a through hole formed in the film carrier. However, with this method, the formation of the film carrier is extremely complicated, which significantly hinders productivity.
また、放熱特性について検討すると、フィルムキャリア
を利用したパッケージではチップ表面から発生した熱は
、パッケージのアウターリード部から実装基板へ逃げた
り、パッケージ表面の熱伝導性を利用して熱放散を行っ
ていたが、パッケージ全体が小型化していくに従って表
面からの放熱量が減少しているのが現状である。In addition, when considering heat dissipation characteristics, in packages using film carriers, heat generated from the chip surface escapes from the outer leads of the package to the mounting board, or is dissipated by utilizing the thermal conductivity of the package surface. However, as the overall size of the package becomes smaller, the amount of heat dissipated from the surface is decreasing.
（発明が解決しようとする課題）
従来のフィルムキャリアは、前述のように、接地リード
の電位変動を効率良く減少させなければならず、また、
リードからの放熱を有効に利用する必要があるという課
題があった。(Problems to be Solved by the Invention) As mentioned above, conventional film carriers must efficiently reduce potential fluctuations in the ground lead, and
There was a problem in that it was necessary to effectively utilize heat dissipation from the leads.
本発明は、上記事情によってなされたもので。The present invention was made in view of the above circumstances.
新規な構造のフィルムキャリアを提供することによって
高周波特性、放熱特性さらにシールド特性を向上させた
半導体装置を提供することを目的としている。The purpose of the present invention is to provide a semiconductor device with improved high frequency characteristics, heat dissipation characteristics, and shielding characteristics by providing a film carrier with a novel structure.
（課題を解決するための手段）
チップを搭載するだめの孔部に突出して設けられ、前記
チップの電極バッドもしくはバンプに接続されるリード
を備えたフィルムキャリアを有する半導体装置に関する
ものであり、前記リードに接続する金属箔が前記チップ
の上面に位置するようにチップ上に広がって配置されて
いることを特徴としている。(Means for Solving the Problems) The present invention relates to a semiconductor device having a film carrier provided with a lead projecting into a hole of a reservoir in which a chip is mounted and connected to an electrode pad or bump of the chip. The device is characterized in that a metal foil connected to the leads is spread over the chip so as to be located on the top surface of the chip.
（作用）
チップ上の金属箔は、複数の接地リードを電気的に接続
することによって接地配線を同電位にすることができ、
かつ、チップ表面から発生する熱を効果的に発散させる
ことができる。さらに、チップ表面をα線などからシー
ルドすることもできる。(Function) The metal foil on the chip can make the ground wiring have the same potential by electrically connecting multiple ground leads.
In addition, heat generated from the chip surface can be effectively dissipated. Furthermore, the chip surface can be shielded from alpha rays and the like.
（実施例） 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第１図は１本発明の一実施例のフィルムキャリアの斜視
図、第２図は、第１図のＡ−Ａ’断面図を示している。FIG. 1 is a perspective view of a film carrier according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line AA' in FIG.
たとえば、ポリイミド等の絶縁性樹脂テープからなるフ
ィルムキャリア２には、チップ１を搭載する孔部が中央
に形成されている。チップ１は、孔部の図中下方からフ
ィルムキャリア２に搭載される。また、フィルムキャリ
ア２の左右縁部には長さ方向に送り孔４が設けられてお
り、フィルムキャリア２は、送り装置（図示せず）によ
って孔部の１コマ毎に移動可能となっている。フィルム
キャリア２の１面には、たとえば、銅などからなる幅６
０μｓ程度のり一部９が孔部の各辺に沿って所定のピッ
チで複数個設けられている。リード３の基部は、フィル
ムキャリア２上で回路パターンを構成し、リード３の先
端は、チップ１上の電極バッドとの接続部として孔部に
突出している。このリード先端のさらに先、即ち、前記
孔部に搭載されているチップ１の上方にはたとえば銅な
どの金属箔５が配置されている。この金属箔５は、チッ
プ全体に広がっており、リード３の全接地用り−ド３１
と連続的に繋がっている。リード３は、フィルム上に貼
付した銅箔をマスクパターンを用いてパターニングして
、第１図に示すようなリードパターンを形成してなるも
のであるが、前記金属箔５は、このパターニングの際に
一緒にパターンの一部として形成されるので、とくにこ
の金属箔の存在のために製造工程が増加することはない
。リード３の先端とチップ１の電極バッドとの間には接
続媒体として、たとえば、金などのバンプ７が設けられ
ており、両者の接続を容易にすると共に、接合時の熱や
圧力からチップ１を保護する。For example, a film carrier 2 made of an insulating resin tape such as polyimide has a hole in the center for mounting the chip 1 thereon. The chip 1 is mounted on the film carrier 2 from below the hole in the figure. Further, feed holes 4 are provided in the left and right edges of the film carrier 2 in the length direction, and the film carrier 2 can be moved frame by frame through the holes by a feed device (not shown). . On one side of the film carrier 2, there is a width 6 made of copper, for example.
A plurality of glue portions 9 having a duration of approximately 0 μs are provided along each side of the hole at a predetermined pitch. The bases of the leads 3 constitute a circuit pattern on the film carrier 2, and the tips of the leads 3 protrude into the holes as connection parts with electrode pads on the chip 1. A metal foil 5 made of copper or the like is placed further beyond the tip of the lead, that is, above the chip 1 mounted in the hole. This metal foil 5 is spread over the entire chip, and is connected to all grounding contacts 31 of the leads 3.
are continuously connected. The lead 3 is formed by patterning a copper foil pasted onto a film using a mask pattern to form a lead pattern as shown in FIG. In particular, the presence of this metal foil does not increase the manufacturing steps, since it is formed together with the metal foil as part of the pattern. A bump 7 made of, for example, gold is provided as a connection medium between the tip of the lead 3 and the electrode pad of the chip 1, which facilitates the connection between the two and protects the chip 1 from heat and pressure during bonding. protect
フィルムキャリア２の移動途中には上下動可能なボンデ
ィングツール（図示せず）が、フィルムキャリア２の上
方に配設されている。ボンディングツールにはヒータが
設けられており、フィルムキャリア２のリード３とチッ
プ１の電極パットとを熱圧着して接合させる。この熱圧
着時には、チップ１は、どこにも支えられていないので
、支持基板に載置された状態で前記孔部に搭載されてい
る。ボンディングツールは、このチップを支持基板に押
し付けるようにして熱圧着する。このあと、フィルムキ
ャリアは、チップと共にたとえば、エポキシ樹脂などで
封止する。なお、素子シールドを効果的に行うため信号
線用電極バッドを除くチップ全体を覆うように金属箔５
を形成する必要がある。During the movement of the film carrier 2, a bonding tool (not shown) that can be moved up and down is disposed above the film carrier 2. The bonding tool is equipped with a heater, and the leads 3 of the film carrier 2 and the electrode pads of the chip 1 are bonded by thermocompression. During this thermocompression bonding, since the chip 1 is not supported anywhere, it is mounted in the hole while being placed on the support substrate. The bonding tool presses the chip against the support substrate to bond it by thermocompression. Thereafter, the film carrier and the chip are sealed with, for example, epoxy resin. In addition, in order to effectively shield the device, a metal foil 5 is placed so as to cover the entire chip except for the signal line electrode pads.
need to be formed.
（実施例２）
つぎに、第３図を参照して実施例２を説明する。フィル
ムキャリア２は、実施例１と同じものを用いる。チップ
１には任意の個所に接地電極を複数設け、その上に金バ
ンプ７を載置し、この金バンプを介して金属箔をチップ
に接続する。複数のバンプが、金属箔を強固に固定する
と同時にバッファの役割を果たすので半導体装置の機械
的強度が向上する。(Example 2) Next, Example 2 will be described with reference to FIG. The film carrier 2 used is the same as in Example 1. A plurality of ground electrodes are provided at arbitrary locations on the chip 1, gold bumps 7 are placed thereon, and a metal foil is connected to the chip via the gold bumps. The plurality of bumps firmly fix the metal foil and at the same time serve as a buffer, improving the mechanical strength of the semiconductor device.
フィルムキャリアのフィルムは、ポリイミドに限らずエ
ポキシ樹脂、ポリエステルなどが使用できる。本発明は
、ＧａＡｓＩＣ，ＥＣＬなどの発熱の多いデバイスにと
くに有効である。The film of the film carrier is not limited to polyimide, but epoxy resin, polyester, etc. can be used. The present invention is particularly effective for devices that generate a lot of heat, such as GaAs IC and ECL.
以上述べたように、本発明では容易に接地リードの共通
化、放熱径路の拡大を行えるので、素子の高速化、高発
熱化に対応できる。したがって、フィルムキャリアの組
立技術の利点を多くの半導体素子に適用できるので製造
工程が著しく効率化する。As described above, in the present invention, the ground lead can be easily shared and the heat dissipation path can be expanded, so that it is possible to cope with higher speed and higher heat generation of the element. Therefore, the advantages of the film carrier assembly technology can be applied to many semiconductor devices, and the manufacturing process becomes significantly more efficient.
第１図は本発明の一実施例のフィルムキャリアの斜視図
、第２図は第１図のＡ−Ａ’断面図、第３図は他の実施
例の断面図、第４図は従来のフィルムキャリアの斜視図
である。
１・・・チップ、
３・・・リード。
３２・・・信号用リード、
５・・・金属箔、
７・・金バンプ。
２・・キャリアフィルム、
３１・・・接地用リード、
４・・・送り孔、
６・・封止樹脂。
（８７３３）代理人弁理士
猪股祥晃（ほか１名）
１
第
図
第
図FIG. 1 is a perspective view of a film carrier according to an embodiment of the present invention, FIG. 2 is a sectional view taken along line AA' in FIG. 1, FIG. 3 is a sectional view of another embodiment, and FIG. 4 is a conventional film carrier. It is a perspective view of a film carrier. 1...chip, 3...lead. 32...Signal lead, 5...Metal foil, 7...Gold bump. 2...Carrier film, 31...Grounding lead, 4...Spread hole, 6...Sealing resin. (8733) Representative Patent Attorney Yoshiaki Inomata (and 1 other person) 1 Figure Figure
Claims (1)
、前記半導体素子の電極バッドもしくはバンプに接続さ
れるリードを備えたフィルムキャリアを用いた半導体装
置において、前記リードに接続する金属箔が前記半導体
素子の上面に位置するように前記半導体素子上に広がっ
て配置されていることを特徴とする半導体装置。In a semiconductor device using a film carrier provided with a lead protruding into a hole for mounting a semiconductor element and connected to an electrode pad or bump of the semiconductor element, a metal foil connected to the lead is connected to the semiconductor element. A semiconductor device, characterized in that the semiconductor device is disposed over the semiconductor element so as to be located on the upper surface of the element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101590A JPH03283440A (en) | 1990-03-30 | 1990-03-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8101590A JPH03283440A (en) | 1990-03-30 | 1990-03-30 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283440A true JPH03283440A (en) | 1991-12-13 |
Family
ID=13734675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8101590A Pending JPH03283440A (en) | 1990-03-30 | 1990-03-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283440A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018161A1 (en) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
-
1990
- 1990-03-30 JP JP8101590A patent/JPH03283440A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018161A1 (en) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
| US6274405B1 (en) | 1996-10-17 | 2001-08-14 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| US6452257B2 (en) | 1996-10-17 | 2002-09-17 | Seiko Epson Corporation | Film carrier tape |
| US6867068B2 (en) | 1996-10-17 | 2005-03-15 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| US5468994A (en) | High pin count package for semiconductor device | |
| KR100301649B1 (en) | Semiconductor device | |
| US7501313B2 (en) | Method of making semiconductor BGA package having a segmented voltage plane | |
| KR100508682B1 (en) | Stack chip package of heat emission type using dummy wire | |
| JP2546195B2 (en) | Resin-sealed semiconductor device | |
| JPH05152375A (en) | Film carrier semiconductor device and manufacture thereof | |
| US6465876B1 (en) | Semiconductor device and lead frame therefor | |
| JP2803656B2 (en) | Semiconductor device | |
| JPH03283440A (en) | Semiconductor device | |
| JPH03109760A (en) | Semiconductor device | |
| JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JPS60138948A (en) | Package for semiconductor device | |
| JP2841825B2 (en) | Hybrid integrated circuit | |
| KR950006441Y1 (en) | High heat semiconductor package | |
| JP3033541B2 (en) | TAB tape, semiconductor device, and method of manufacturing semiconductor device | |
| JP3648957B2 (en) | Semiconductor device | |
| JP2990120B2 (en) | Semiconductor device | |
| JPH0834282B2 (en) | Lead frame for semiconductor device | |
| JP3221072B2 (en) | Resin-sealed semiconductor device | |
| JPH0492460A (en) | Semiconductor device | |
| JP3260422B2 (en) | IC package | |
| JP2836597B2 (en) | Film carrier tape and semiconductor device using the same | |
| JPH05102385A (en) | Semiconductor device | |
| KR970072341A (en) | A package in which a bump of a bonding pad and a built-in lead frame are bonded and a manufacturing method thereof |