JPH03276921A - Reference voltage adjustment circuit - Google Patents
Reference voltage adjustment circuitInfo
- Publication number
- JPH03276921A JPH03276921A JP7780890A JP7780890A JPH03276921A JP H03276921 A JPH03276921 A JP H03276921A JP 7780890 A JP7780890 A JP 7780890A JP 7780890 A JP7780890 A JP 7780890A JP H03276921 A JPH03276921 A JP H03276921A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- memory
- resistor
- group
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 abstract description 8
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000779 smoke Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101001132698 Homo sapiens Retinoic acid receptor beta Proteins 0.000 description 1
- 102100033909 Retinoic acid receptor beta Human genes 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、基準電圧調整回路に関するものであり、例え
ばＡ／Ｄ変換器の基準電圧を微調整する用途に利用され
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a reference voltage adjustment circuit, and is used, for example, to finely adjust the reference voltage of an A/D converter.
［従来の技術］
従来、光電式の煙感知器において、検出電圧が所定電圧
を越えたか否かを判定するために、第６図に示すような
電圧判定回路が使用されている。[Prior Art] Conventionally, in photoelectric smoke detectors, a voltage determination circuit as shown in FIG. 6 has been used to determine whether a detected voltage exceeds a predetermined voltage.
この回路では、入力アナログ電圧Ｖｉｎをコンパレータ
ｃｐにより基準電圧Ｖｒｅｆと比較し、Ｖ ｉｎ＞Ｖｒ
ｅｆであれば、コンパレータＣＰの出力電圧Ｖ。In this circuit, the input analog voltage Vin is compared with the reference voltage Vref by the comparator cp, and Vin>Vr
If ef, the output voltage V of the comparator CP.
が“Ｌｏｗ”レベルとなり、Ｖｉｎ≦Ｖｒｅｆであれば
、コンパレータＣＰの出力電圧■０は“Ｈｉｇｈ”レベ
ルとなる。基準電圧Ｖｒｅｆは、電源電圧ＶＤＤを抵抗
ＲＡ、ＲＢと可変抵抗ＶＲにより分圧することにより調
整している。このように、可変抵抗ＶＲを用いて基準電
圧Ｖｒｅｆを調整することにより、各々の煙感知器の検
出電圧にばらつきがあっても、検出感度を一定にするこ
とができる。becomes a "Low" level, and if Vin≦Vref, the output voltage 0 of the comparator CP becomes a "High" level. The reference voltage Vref is adjusted by dividing the power supply voltage VDD using resistors RA and RB and a variable resistor VR. In this way, by adjusting the reference voltage Vref using the variable resistor VR, the detection sensitivity can be made constant even if there are variations in the detection voltage of each smoke sensor.
［発明が解決しようとする課題］
上述の第６図に示す従来例にあっては、可変抵抗により
基準電圧を調整しているので、可変抵抗を調整した後、
固定する必要があり、調整作業が面倒であり、コストが
高くつくという問題があった。また、可変抵抗の接触不
良により回路が誤動作する恐れがあった。[Problems to be Solved by the Invention] In the conventional example shown in FIG. 6 described above, the reference voltage is adjusted by a variable resistor, so after adjusting the variable resistor,
There were problems in that it had to be fixed, the adjustment work was troublesome, and the cost was high. Furthermore, there was a risk that the circuit would malfunction due to poor contact of the variable resistor.
一方、上記のような電圧判定回路のほかに、例えば、Ａ
／Ｄ変換器においても基準電圧を調整する必要が生じる
ことが多い、従来のＡ／Ｄ変換器では、第７図に示すよ
うに、入力アナログ電圧■ｉｎをデジタル信号り。〜Ｄ
、に変換するためのＡ／Ｄコンバータ用のＩＣ■の他に
、電源電圧Ｖｃｃから定電圧ＶＤＤを得るためのレギュ
レータＩＣ■と、定電圧■ＤＤから基準電圧Ｖｒｅｆを
得るための基準電圧発生用ＩＣ■を必要とし、回路構成
が複雑で高価であった。On the other hand, in addition to the voltage determination circuit as described above, for example, A
In conventional A/D converters, where it is often necessary to adjust the reference voltage in A/D converters, as shown in FIG. 7, the input analog voltage (in) is converted into a digital signal. ~D
In addition to the A/D converter IC■ for converting into It required an IC, and the circuit configuration was complicated and expensive.
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、簡単且つ低コストで基準電圧を
調整でき、誤動作も少ない基準電圧調整回路を提供する
ことにある。また、本発明の他の目的とするところは、
基準電圧の精度が高いＡ／Ｄ変換器を安価に実現するこ
とにある。The present invention has been made in view of these points, and an object of the present invention is to provide a reference voltage adjustment circuit that can adjust a reference voltage simply and at low cost, and that is less likely to malfunction. In addition, another object of the present invention is to
An object of the present invention is to realize an A/D converter with high reference voltage accuracy at low cost.
［課題を解決するための手段］
本発明にあっては、上記の課題を解決するために、第１
図に示すように、第１の電位ＶＳＳと基準電圧端子Ｔと
の間に接続された抵抗ＲＢ、Ｒ，〜Ｒｎ−１と、第１の
電位とは異なる第２の電位ｖＤＤと基準電圧端子Ｔとの
間に直列的に接続された抵抗群Ｒｎ〜Ｒｍ 、 ＲＡと
、前記抵抗群に含まれる複数の抵抗Ｒｎ〜Ｒｗｌの各々
に並列接続されたアナログスイッチ群Ｓｎ〜５Ｉ１１と
、アナログスイッチ群の各々をオン状態又はオフ状態に
設定するためのデータを記憶するメモリーＭとを備える
ことを特徴とするものである。[Means for Solving the Problems] In the present invention, in order to solve the above problems, the first
As shown in the figure, resistors RB, R, ~Rn-1 connected between the first potential VSS and the reference voltage terminal T, and a second potential vDD different from the first potential and the reference voltage terminal A resistor group Rn~Rm, RA connected in series between T, an analog switch group Sn~5I11 connected in parallel to each of the plurality of resistors Rn~Rwl included in the resistor group, and an analog switch group The device is characterized by comprising a memory M that stores data for setting each of the devices to an on state or an off state.
また、第２図に示すように、第１の電位ＶＳＳと、第１
の電位とは異なる第２の電位■ＤＤとの間に直列的に接
続された抵抗群ＲＢ、Ｒ，〜Ｒｍ 、 ＲＡと、前記抵
抗群に含まれる複数の抵抗の接続点と基準電圧端子Ｔと
の間にそれぞれ接続されたアナログスイッチ群Ｓ、〜Ｓ
ｌｌ十ｌと、アナログスイッチ群のうちいずれか１つを
オン状態に設定するためのデータを記憶するメモリーＭ
とを備える構成としても良い。Further, as shown in FIG. 2, the first potential VSS and the first
A resistor group RB, R, ~Rm, RA connected in series between a second potential (DD) different from the potential of Analog switch groups S, ~S connected respectively between
a memory M that stores data for setting any one of the analog switch groups to the on state;
It is good also as a structure provided with.
なお、第３図に示すように、上記の基準電圧調整回路を
利用してＡ／Ｄ変換器の基準電圧を調整すれば、精度の
高いＡ／Ｄ変換器を安価に実現することができる。As shown in FIG. 3, if the reference voltage of the A/D converter is adjusted using the reference voltage adjustment circuit described above, a highly accurate A/D converter can be realized at low cost.
［作用］
本発明にあっては、このように、第１及び第２の電位の
間に、直列接続された抵抗群よりなる分圧回路を楕成し
、その分圧された電圧を基準電圧端子に取り出すように
しているので、分圧回路の分圧比に応じた基準電圧が得
られる。また、この分圧比を選択するためのアナログス
イッチ群のオン状態又はオフ状態をメモリーにより設定
可能としたので、外部ＣＰＵ等によりメモリーにデータ
を書き込むだけで、簡単に且つ低コストで基準電圧を調
整することができる。さらに、可変抵抗のような摺動部
分を有さないので、誤動作が生じる恐れが無く、高い信
頼性が得られるものである。[Function] In this way, in the present invention, a voltage dividing circuit consisting of a group of resistors connected in series is formed between the first and second potentials, and the divided voltage is used as the reference voltage. Since it is taken out to the terminal, a reference voltage corresponding to the voltage division ratio of the voltage dividing circuit can be obtained. In addition, since the ON or OFF states of the analog switch group for selecting this voltage division ratio can be set using memory, the reference voltage can be adjusted easily and at low cost by simply writing data to the memory using an external CPU, etc. can do. Furthermore, since it does not have a sliding part like a variable resistor, there is no risk of malfunction and high reliability can be obtained.
［実施例］
第１図は請求項１記載の発明の構成を示す回路図である
。この回路にあっては、第１の電位ＶＳＳがグランドレ
ベル（Ｏボルト）であり、第２の電位は電源電圧ＶＯＯ
のレベルである。電源電圧ｖＤＤは回路によって若干の
ばらつきがある。この第１及び第２の電位ｖｓｓ、ｖｏ
ｏの間に、抵抗ＲＢとＲ１〜ＲＩｌ及びＲＡを直列的に
接続しである。そして、抵抗Ｒｎ−Ｈと抵抗Ｒｎの接続
点を基準電圧端子Ｔとしており、この端子Ｔに得られる
基準電圧ＶｒｅｆをコンパレータＣＰに供給している。[Embodiment] FIG. 1 is a circuit diagram showing the configuration of the invention according to claim 1. In this circuit, the first potential VSS is the ground level (0 volts), and the second potential is the power supply voltage VOO
level. The power supply voltage vDD varies slightly depending on the circuit. These first and second potentials vss, vo
The resistor RB, R1 to RIl, and RA are connected in series between the resistor RB and the resistor RB. The connection point between the resistor Rn-H and the resistor Rn is set as a reference voltage terminal T, and the reference voltage Vref obtained at this terminal T is supplied to the comparator CP.
コンバレータＣＰの動作については、第６図の従来例と
同様である。The operation of the converter CP is similar to the conventional example shown in FIG.
各抵抗Ｒ，〜Ｒｍには、アナログスイッチ８１〜Ｓｓが
それぞれ並列接続されている。各アナログスイッチ８１
〜Ｓ−のオン／オフ制御端子には、メモリーＭの各出力
Ｃ５〜Ｃ輪が接続されている。ここで、メモリーＭの各
出力Ｃ１〜Ｃ＋ｍは“１″又は“０”の値を取り、出力
Ｃ１（ｉ＝１〜．）が”１”であれば、対応するアナロ
グスイッチＳｉはオン状態となり、出力Ｃｉが“０”で
あれば、対応するアナログスイッチＳｉはオフ状態とな
る。メモリーＭは、例えばＣＰＵのような外部回路Ｇに
より書き込み自在とされている。各抵抗Ｒ，〜Ｒｍの抵
抗値は全て同じ値ｒに設定されており、この値ｒは抵抗
ＲＡ又はＲ，の値に比べて十分に小さく設定されている
。したがって、各アナログスイッチＳｉをメモリーＭの
出力Ｃｉに応じてオン状態又はオフ状態に設定すること
により、精度良く基準電圧Ｖｒｅｆを調整することがで
きる。この回路の場合、基準電圧Ｖｒｅｆは次式で与え
られる。Analog switches 81 to Ss are connected in parallel to each of the resistors R and Rm, respectively. Each analog switch 81
The outputs C5 to C of the memory M are connected to the on/off control terminals of the memory M. Here, each output C1 to C+m of the memory M takes a value of "1" or "0", and if the output C1 (i = 1 to .) is "1", the corresponding analog switch Si is in the on state. , if the output Ci is "0", the corresponding analog switch Si is turned off. The memory M is writable by an external circuit G such as a CPU, for example. The resistance values of the respective resistors R, -Rm are all set to the same value r, and this value r is set sufficiently smaller than the value of the resistor RA or R. Therefore, by setting each analog switch Si to the on state or off state according to the output Ci of the memory M, the reference voltage Vref can be adjusted with high accuracy. In the case of this circuit, the reference voltage Vref is given by the following equation.
次に、第２図は請求項２記載の発明の構成を示す回路図
である。この回路にあっては、アナログスイッチ群８１
〜ＳＩｌ＋１の接続箇所が異なり、第１及び第２の電位
Ｖ ＤＤ 、 Ｖ ｓｓの間に直列的に接続された抵抗
群の接続点と、基準電圧端子Ｔの間にそれぞれアナログ
スイッチ群８１〜Ｓｎ＋、を接続したものである。各ア
ナログ波形・ンチＳ、〜ＳＩｌ＋１はメモリーＭの出力
Ｃ３〜Ｃ餉十、によりいずれか１つがオン状態となるよ
うに制御される。これにより基準電圧Ｖｒｅｆを精度良
く調整することができる。Next, FIG. 2 is a circuit diagram showing the configuration of the invention according to claim 2. In this circuit, analog switch group 81
The analog switch groups 81 to Sn+ are connected between the connection points of the resistor groups connected in series between the first and second potentials V DD and V ss and the reference voltage terminal T, respectively. , are connected. Each of the analog waveforms C3 to C1+1 is controlled by the outputs C3 to C11 of the memory M so that one of them is turned on. Thereby, the reference voltage Vref can be adjusted with high precision.
次に、第３図は請求項３記載の発明の構成を示す回路図
である。この回路にあっては、第１及び第２の電位Ｖ
ＤＤ 、 Ｖ ５５の間に、複数の抵抗ｒＮ＋ｒＮ−ｒ
Ｎ−２，・・・＋ＴＯと抵抗ＲＡの直列回路を接続し、
抵抗ｒ。Next, FIG. 3 is a circuit diagram showing the configuration of the invention according to claim 3. In this circuit, the first and second potentials V
Between DD and V55, multiple resistors rN+rN-r
Connect the series circuit of N-2,...+TO and resistor RA,
Resistance r.
と抵抗ＲＡの接続点を基準電圧端子Ｔとしたものである
。基準電圧端子Ｔに得られる基準電圧Ｖｒｅｆは、Ａ／
Ｄ変換変換器基準電圧として入力される。The reference voltage terminal T is the connection point between the resistor RA and the resistor RA. The reference voltage Vref obtained at the reference voltage terminal T is A/
Input as D conversion converter reference voltage.
Ａ／Ｄ変換変換器基力アナログ電圧Ｖｉｎをデジタル信
号り。〜Ｄ７に変換する。各抵抗ｒＮ、ｒＮ−１、ｒＮ
−２・・、ｒｏには、それぞれアナログスイッチＳＮ、
５Ｎ−３Ｎ−２、・・・、Ｓｏが並列接続されている。A/D conversion converter basic analog voltage Vin is converted into a digital signal. ~Convert to D7. Each resistance rN, rN-1, rN
-2..., ro respectively have an analog switch SN,
5N-3N-2,..., So are connected in parallel.
各アナログスイッチＳＮ、５Ｎ−１，５Ｎ−２，・・・
、 Ｓ ｏはメモリーＭの出力ＣＮ、ＣＮ−＋、ＣＮ−
２．＝−、Ｃ，により、オン状態又はオフ状態に個別に
制御される。メモリーＭは、例えばＥＥＰＲＯＭのよう
な不揮発性メモリーよりなり、Ｎ＋１ビツトの出力ＣＮ
、ＣＮ−＋ 、 ＣＮ−２、・・・Ｃ０をパラレルに出
力可能とされている。また、データ入力端子Ｄｉｎには
、外部ＣＰＵのような外部回路からシリアルにデータの
書き込みが可能とされている。この回路においては、各
抵抗ｒＮ、ｒＨ−ｒＮ−２，・・・、ｒｏの値は、抵抗
ＲＡの値に比べて十分に小さく設定されている。したが
って、アナログスイッチＳＮ、ＳＮ−，，５Ｎ−２，・
・・、ＳｏをメモリーＭの出力ＣＮ、 ＣＮ−１、ＣＮ
−２、・・・、Ｃ０により制御することにより、Ａ／Ｄ
変換変換器基準電圧Ｖｒｅｆを精度良く調整することが
できる。これにより、電源電圧ＶＤＤに多少のばらつき
があっても、入力アナログ電圧Ｖｉｎを精度良くデジタ
ル信号Ｄ０〜Ｄ７に変換することができる。Each analog switch SN, 5N-1, 5N-2,...
, S o are the outputs CN, CN-+, CN- of the memory M
2. =-, C, and are individually controlled to be in the on state or off state. The memory M is composed of a non-volatile memory such as an EEPROM, and has an output CN of N+1 bits.
, CN-+, CN-2, . . . C0 can be output in parallel. Further, data can be serially written to the data input terminal Din from an external circuit such as an external CPU. In this circuit, the value of each resistor rN, rH-rN-2, . . . , ro is set to be sufficiently smaller than the value of resistor RA. Therefore, the analog switches SN, SN-,, 5N-2, .
..., So is the output CN of memory M, CN-1, CN
-2,..., by controlling by C0, A/D
The conversion converter reference voltage Vref can be adjusted with high accuracy. Thereby, even if there is some variation in the power supply voltage VDD, the input analog voltage Vin can be converted into the digital signals D0 to D7 with high accuracy.
なお、Ａ／Ｄ変換器を用いたアナログ波形観測装置にお
いて、アナログ波形のピーク値をピークホールドし、基
準電圧Ｖ ｒｅｆかピーク値と一致するように基準電圧
Ｖｒｅｆを調整すれば、常に高い分解能で波形観測を行
うことができる。この場合には、基準電圧Ｖｒｅｆの調
整を頻繁に行うことになるので、メモリーＭとしては揮
発性メモリーを使用しても構わない。In addition, in an analog waveform observation device using an A/D converter, if the peak value of the analog waveform is peak-held and the reference voltage Vref is adjusted to match the peak value, high resolution can always be achieved. Waveform observation can be performed. In this case, since the reference voltage Vref will be adjusted frequently, a volatile memory may be used as the memory M.
一方、煙感知器において、検出感度を調整するために基
準電圧Ｖｒｅｆを調整する場合には、出荷時あるいは施
工時に感度を調整した後は、電源が遮断されても基準電
圧Ｖｒｅｆを記憶していることが好ましいので、この場
合には、メモリーＭとしてＥＰＲＯＭ？ＥＥＰＲＯＭの
ような不揮発性メモリーを使用する必要がある。メモリ
ーＭとして、ＥＥＰＲＯＭを利用した場合には、データ
を書き替えながら基準電圧Ｖｒｅｆを測定し、最適の基
準電圧Ｖｒｅｆが得られる状態でデータを固定すれば良
い。一方、メモリーＭとしてＥＰＲＯＭを利用した場合
には、データを一度書き込むと、再書き込みのためには
紫外線の照射によりデータを消去する必要があるので、
−時記憶用のラッチを設けて、調整時にはラッチに外部
回路からデータを書き込むことによりアナログスイッチ
群を制御し、最適のデータが決定された段階で、外部回
路からＥＰＲＯＭにデータを書き込むという方法を採用
しても良い。On the other hand, when adjusting the reference voltage Vref to adjust the detection sensitivity of a smoke detector, after the sensitivity is adjusted at the time of shipment or installation, the reference voltage Vref is memorized even if the power is cut off. In this case, it is preferable to use EPROM as the memory M. It is necessary to use non-volatile memory such as EEPROM. When an EEPROM is used as the memory M, the reference voltage Vref may be measured while rewriting the data, and the data may be fixed in a state where the optimum reference voltage Vref is obtained. On the other hand, when EPROM is used as the memory M, once data is written, it is necessary to erase the data by irradiating it with ultraviolet rays in order to rewrite it.
- A method in which a latch is provided for time storage, and during adjustment, the analog switch group is controlled by writing data to the latch from an external circuit, and when the optimal data is determined, the data is written from the external circuit to the EPROM. May be adopted.
第４図は本発明を基準電圧調整機能付きのＡ／Ｄ変換器
として具体化した一実施例の回路図である０本実施例に
あっては、第３図に示す回路において、抵抗ＲＡを２５
６個の同値の抵抗Ｒ８〜Ｒ２５５の直列回路に置き換え
て、Ａ／Ｄ変換変換器向次比較用の電圧発生回路として
兼用しているものである。Ａ／Ｄ変換変換器向ビツトの
逐次比較方式であり、基準電圧Ｖｒｅｆを抵抗Ｒ０〜Ｒ
２Ｓ５により２５６等分した各電圧をコントロール部Ｃ
Ｎの制御下でマルチプレクサＭＰＸを介してコンパレー
タＣＰに逐次入力し、コンパレータＣＰによりアナログ
入力電圧Ｖｉｎと逐次比較する。そして、コンパレータ
ＣＰの出力が反転したとき、コントロール部ＣＮは何番
目の比較結果であるかを示すカウント出力Ｄ０〜Ｄ７を
発生し、これがＡ／Ｄ変換出力となる。FIG. 4 is a circuit diagram of an embodiment of the present invention as an A/D converter with a reference voltage adjustment function. In this embodiment, in the circuit shown in FIG. 25
It is replaced with a series circuit of six resistors R8 to R255 of the same value, and is also used as a voltage generation circuit for comparison between A/D converters. This is a bit successive approximation method for A/D conversion converters, and the reference voltage Vref is connected to resistors R0 to R0.
Each voltage divided into 256 equal parts by 2S5 is sent to the control section C.
The voltage is sequentially inputted to the comparator CP via the multiplexer MPX under the control of the analog input voltage Vin, and is successively compared with the analog input voltage Vin by the comparator CP. Then, when the output of the comparator CP is inverted, the control unit CN generates count outputs D0 to D7 indicating the number of comparison results, which serve as A/D conversion outputs.
ここで、電源電圧■ＤＤのばらつきを５■±５％とする
と、電源電圧■ＤＤは４．７５Ｖ〜５．２５Ｖの範囲で
ばらつくことになる。基準電圧Ｖ ｒｅｆを４．７５Ｖ
とすると、電源電圧ＶＤＤのばらつきは、最大でもΔＶ
＝５．２５−４．７５＝５００繭Ｖである。抵抗Ｒ０〜
Ｒ２，５の１個当たりの端子間電圧δＶは、δＶ＝４．
７５÷２５６＝１８．６ｍＶである。基準電圧調整回路
Ｋに用いる（Ｎ ＋ １ ）個の抵抗ｒｅ〜ｒＨの値を
各抵抗Ｒ０〜Ｒ２５５と同値とすれば、基準電圧Ｖｒｅ
ｆの誤差によるＡ／Ｄ変換出力の誤差を±０．５ビット
以内とするために必要な抵抗「。〜ｒＨの個数は、次式
で与えられる。Here, if the variation in the power supply voltage ■DD is 5■±5%, the power supply voltage ■DD will vary within the range of 4.75V to 5.25V. Set the reference voltage V ref to 4.75V
Then, the variation in power supply voltage VDD is at most ΔV
=5.25-4.75=500 cocoons V. Resistance R0~
The terminal voltage δV per R2, 5 is δV=4.
75÷256=18.6mV. If the value of the (N + 1) resistors re to rH used in the reference voltage adjustment circuit K is the same as that of each resistor R0 to R255, the reference voltage Vre
The number of resistors ".~rH required to keep the error in the A/D conversion output due to the error in f within ±0.5 bits is given by the following equation.
５００＋ａＶ÷１８．６＋＊Ｖ≦（Ｎ＋１）＝２７個も
ちろん、基準電圧調整用の抵抗ｒ０〜ｒＮの値をＡ／Ｄ
変換のための逐次比較用電圧発生用の抵抗Ｒ０〜Ｒ２５
５の値よりも小さく設定すれば、さらに高い精度で基準
電圧Ｖｒｅｆを調整することも可能である。500+aV÷18.6+*V≦(N+1)=27 Of course, the values of the resistors r0 to rN for adjusting the reference voltage are A/D.
Resistors R0 to R25 for successive approximation voltage generation for conversion
If the value is set smaller than 5, it is possible to adjust the reference voltage Vref with even higher accuracy.
本実施例において、基準電圧Ｖｒｅｆの調整時には、メ
モリーＭの各出力００〜ＣＯＧのうち、“１”の値を取
るビット数と“０”の値を取るビット数の比率を徐々に
変化させて行き、Ｖｒｅｆ＝４．７５Ｖに最も近くなる
ときのデータをメモリーＭに記憶保持させれば良い、な
お、メモリーＭとして不揮発性メモリーを使用している
場合には、書き替え可能なラッチしに一度データをセッ
トしてから、メモリーＭに最終的なデータを書き込むよ
うにすれば試行錯誤しながら調整作業を行うことが可能
となる。In this embodiment, when adjusting the reference voltage Vref, the ratio of the number of bits that take a value of "1" and the number of bits that take a value of "0" among each output 00 to COG of the memory M is gradually changed. It is sufficient to store and hold the data when Vref=4.75V is closest to Vref=4.75V in memory M.If non-volatile memory is used as memory M, it is necessary to store and hold the data when Vref=4.75V is the closest.In addition, if a non-volatile memory is used as memory M, it is necessary to store and hold the data when Vref=4.75V is the closest. By setting the data and then writing the final data to the memory M, it becomes possible to perform adjustment work through trial and error.
第５図は本発明を基準電圧調整回路内蔵のＡ／Ｄ変換器
として具体化した他の実施例の回路図である０本実施例
にあっては、第４図の実施例において、１準電圧調整用
の抵抗ｒ０〜ｒＨ（Ｎ ＝ ２６ ）に代えて、重み付
けされた抵抗ｒｏ ｌ ２ ＴＯ＋ ４ ｒｏ １８
ｒｅ １１６ｒ０の直列回路を設けている。そして、５
ビツトのメモリーＭの出力Ｃ０〜Ｃ４の“１″又はＯ′
のデータに応じて、対応するアナログスイ・ンチＳ。FIG. 5 is a circuit diagram of another embodiment in which the present invention is embodied as an A/D converter with a built-in reference voltage adjustment circuit. In place of the voltage adjustment resistors r0 to rH (N = 26), weighted resistors ro l 2 TO+ 4 ro 18
A series circuit of re 116r0 is provided. And 5
“1” or O' of outputs C0 to C4 of bit memory M
According to the data of the corresponding analog switch S.
〜Ｓ、をオン状態又はオフ状態に個別に制御することに
より、１Ｘｒｏ（ｉ＝ｏ、１．２ 、・・・、２７）の
抵抗値を実現可能としている。A resistance value of 1Xro (i=o, 1.2, . . . , 27) can be achieved by individually controlling .about.S into an on state or an off state.
なお、第４図又は第５図に示す基準電圧調整回路にとＡ
／Ｄ変換変換器向一の集積回路内に構成することが好ま
しい。Note that the reference voltage adjustment circuit shown in FIG. 4 or FIG.
It is preferable to configure the converter in one integrated circuit.
［発明の効果］
請求項１又は２記載の発明にあっては、第１及び第２の
電位の間に、直列接続された抵抗群よりなる分圧回路を
楕成し、メモリーに記憶されたデータに応じてオン状態
又はオフ状態に設定されるアナログスイッチ群によ、り
上記分圧回路の分圧比を調整可能としたので、電源電圧
にばらつきがあっても精度の高い基準電圧を発生させる
ことができるという効果がある。また、メモリーにデー
タを書き込むだけで基準電圧を調整できるので、抵抗の
レーザートリミングや可変抵抗の調整に比べて調整作業
が容易であり、調整コストも低減できるという効果があ
る。[Effects of the Invention] In the invention according to claim 1 or 2, a voltage dividing circuit consisting of a group of resistors connected in series is formed between the first and second potentials, and the voltage is stored in the memory. The voltage division ratio of the above voltage divider circuit can be adjusted using a group of analog switches that are set to the on or off state depending on the data, so a highly accurate reference voltage can be generated even if there are variations in the power supply voltage. It has the effect of being able to Furthermore, since the reference voltage can be adjusted simply by writing data to the memory, the adjustment work is easier than laser trimming of the resistor or adjustment of a variable resistor, and the adjustment cost can be reduced.
また、請求項３記載の発明にあっては、請求項１又は２
記載の基準電圧調整回路により得られる精度の高い電圧
をＡ／Ｄ変換器の基準電圧として使用しているので、電
源電圧のばらつきに対するＡ／Ｄ変換出力のばらつきを
解消することができるという効果がある。In addition, in the invention described in claim 3, claim 1 or 2
Since the highly accurate voltage obtained by the described reference voltage adjustment circuit is used as the reference voltage of the A/D converter, it is possible to eliminate variations in the A/D conversion output due to variations in the power supply voltage. be.
さらに、請求項４記載の発明にあっては、上記の基準電
圧調整回路とＡ／Ｄ変換器とを１チップの集積回路とし
たので、Ａ／Ｄ変換器に基準電圧発生用の回路を外付け
する必要がなくなり、装置の小形化とコストダウンを実
現することができるという効果がある。Furthermore, in the invention as claimed in claim 4, since the reference voltage adjustment circuit and the A/D converter are integrated into one chip, a circuit for generating the reference voltage is not included in the A/D converter. This eliminates the need to attach the device, which has the effect of making the device more compact and reducing costs.
第１図は請求項１記載の発明の構成を示す回路図、第２
図は請求項２記載の発明の構成を示す回路図、第３図は
請求項３記載の発明の構成を示す回路図、第４図は本発
明の一実施例の回路図、第５図は本発明の他の実施例の
回路図、第６図（ａ）は従来例の回路図、第６図（ｂ）
は同上の動作説明図、第７図は他の従来例のブロック回
路図である。
■ＤＤは電源電圧、ＶＳＳはグランドレベル、ＲＡＲＢ
、Ｒ−〜Ｒｍは抵抗、Ｓ、〜Ｓｍはアナログスイ・ンチ
、Ｍはメモリー、Ｔは基準電圧端子である。FIG. 1 is a circuit diagram showing the configuration of the invention as claimed in claim 1, and FIG.
The figure is a circuit diagram showing the structure of the invention as claimed in claim 2, FIG. 3 is a circuit diagram showing the structure of the invention as claimed in claim 3, FIG. 4 is a circuit diagram of an embodiment of the invention, and FIG. A circuit diagram of another embodiment of the present invention, FIG. 6(a) is a circuit diagram of a conventional example, and FIG. 6(b)
is an explanatory diagram of the same operation as above, and FIG. 7 is a block circuit diagram of another conventional example. ■DD is the power supply voltage, VSS is the ground level, RARB
, R-~Rm are resistors, S, ~Sm are analog switches, M is a memory, and T is a reference voltage terminal.
Claims (4)
抗と、第１の電位とは異なる第２の電位と基準電圧端子
との間に直列的に接続された抵抗群と、前記抵抗群に含
まれる複数の抵抗の各々に並列接続されたアナログスイ
ッチ群と、アナログスイッチ群の各々をオン状態又はオ
フ状態に設定するためのデータを記憶するメモリーとを
備えることを特徴とする基準電圧調整回路。(1) a resistor connected between a first potential and a reference voltage terminal; a resistor group connected in series between a second potential different from the first potential and the reference voltage terminal; It is characterized by comprising an analog switch group connected in parallel to each of the plurality of resistors included in the resistor group, and a memory storing data for setting each of the analog switch groups to an on state or an off state. Reference voltage adjustment circuit.
との間に直列的に接続された抵抗群と、前記抵抗群に含
まれる複数の抵抗の接続点と基準電圧端子との間にそれ
ぞれ接続されたアナログスイッチ群と、アナログスイッ
チ群のうちいずれか１つをオン状態に設定するためのデ
ータを記憶するメモリーとを備えることを特徴とする基
準電圧調整回路。(2) A group of resistors connected in series between a first potential and a second potential different from the first potential, a connection point of a plurality of resistors included in the resistor group, and a reference voltage terminal. What is claimed is: 1. A reference voltage adjustment circuit comprising: a group of analog switches each connected between the groups of analog switches; and a memory that stores data for setting any one of the group of analog switches to an on state.
ナログ電圧をデジタル値に変換するＡ／Ｄ変換器を更に
備えることを特徴とする請求項１又は２記載の基準電圧
調整回路。(3) The reference voltage adjustment circuit according to claim 1 or 2, further comprising an A/D converter that converts the analog voltage into a digital value using the voltage obtained at the reference voltage terminal as the reference voltage.
抵抗群及び抵抗を１チップの集積回路上に形成したこと
を特徴とする請求項３記載の基準電圧調整回路。(4) The reference voltage adjusting circuit according to claim 3, wherein the A/D converter, the memory, the analog switch group, the resistor group, and the resistor are formed on a single chip integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7780890A JPH03276921A (en) | 1990-03-27 | 1990-03-27 | Reference voltage adjustment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7780890A JPH03276921A (en) | 1990-03-27 | 1990-03-27 | Reference voltage adjustment circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03276921A true JPH03276921A (en) | 1991-12-09 |
Family
ID=13644321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7780890A Pending JPH03276921A (en) | 1990-03-27 | 1990-03-27 | Reference voltage adjustment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03276921A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106967A (en) * | 1993-10-05 | 1995-04-21 | Nippondenso Co Ltd | A/d converter |
| WO2002063685A3 (en) * | 2001-02-06 | 2002-11-07 | Microchip Tech Inc | Voltage adjustment system and method |
| JP2007080009A (en) * | 2005-09-15 | 2007-03-29 | Hugle Electronics Inc | Alternating current stabilization power supply |
| JP2008282516A (en) * | 2007-03-21 | 2008-11-20 | Internatl Business Mach Corp <Ibm> | Programmable sensing device, and method and dram array (programmable heavy-ion sensing device for accelerated dram soft error) detection for detecting soft errors |
| JP2009077370A (en) * | 2007-09-20 | 2009-04-09 | Novatek Microelectronics Corp | Digital-to-analog converter |
| JP2009177474A (en) * | 2008-01-24 | 2009-08-06 | Rohm Co Ltd | Amplifying device and sound processing device using the amplifying device |
| US8730083B2 (en) | 2012-01-18 | 2014-05-20 | Kabushiki Kaisha Toshiba | Analog-digital converter with calibration and receiver including the converter |
| WO2018008590A1 (en) * | 2016-07-05 | 2018-01-11 | 旭化成エレクトロニクス株式会社 | D/a conversion device, d/a conversion method, adjustment device, and adjustment method |
| JP2019169908A (en) * | 2018-03-26 | 2019-10-03 | 三菱電機株式会社 | Reference voltage generating circuit and integrated circuit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53106558A (en) * | 1977-02-28 | 1978-09-16 | Fujitsu Ltd | Voltage division circuit |
| JPS5913418A (en) * | 1982-07-14 | 1984-01-24 | Hitachi Ltd | Signal processor |
| JPS60151729A (en) * | 1984-01-18 | 1985-08-09 | Nec Corp | Dc voltage generating circuit |
| JPS61287311A (en) * | 1985-06-14 | 1986-12-17 | Oki Electric Ind Co Ltd | Variable resistor output circuit |
| JPS62150935A (en) * | 1985-12-24 | 1987-07-04 | Nec Corp | Reference voltage generating circuit |
| JPS62264726A (en) * | 1986-05-13 | 1987-11-17 | Toshiba Corp | Gain control circuit |
| JPS63308415A (en) * | 1987-06-10 | 1988-12-15 | Nippon Denso Co Ltd | Signal setting device |
-
1990
- 1990-03-27 JP JP7780890A patent/JPH03276921A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53106558A (en) * | 1977-02-28 | 1978-09-16 | Fujitsu Ltd | Voltage division circuit |
| JPS5913418A (en) * | 1982-07-14 | 1984-01-24 | Hitachi Ltd | Signal processor |
| JPS60151729A (en) * | 1984-01-18 | 1985-08-09 | Nec Corp | Dc voltage generating circuit |
| JPS61287311A (en) * | 1985-06-14 | 1986-12-17 | Oki Electric Ind Co Ltd | Variable resistor output circuit |
| JPS62150935A (en) * | 1985-12-24 | 1987-07-04 | Nec Corp | Reference voltage generating circuit |
| JPS62264726A (en) * | 1986-05-13 | 1987-11-17 | Toshiba Corp | Gain control circuit |
| JPS63308415A (en) * | 1987-06-10 | 1988-12-15 | Nippon Denso Co Ltd | Signal setting device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106967A (en) * | 1993-10-05 | 1995-04-21 | Nippondenso Co Ltd | A/d converter |
| WO2002063685A3 (en) * | 2001-02-06 | 2002-11-07 | Microchip Tech Inc | Voltage adjustment system and method |
| JP2007080009A (en) * | 2005-09-15 | 2007-03-29 | Hugle Electronics Inc | Alternating current stabilization power supply |
| JP2008282516A (en) * | 2007-03-21 | 2008-11-20 | Internatl Business Mach Corp <Ibm> | Programmable sensing device, and method and dram array (programmable heavy-ion sensing device for accelerated dram soft error) detection for detecting soft errors |
| JP2009077370A (en) * | 2007-09-20 | 2009-04-09 | Novatek Microelectronics Corp | Digital-to-analog converter |
| JP2009177474A (en) * | 2008-01-24 | 2009-08-06 | Rohm Co Ltd | Amplifying device and sound processing device using the amplifying device |
| US8730083B2 (en) | 2012-01-18 | 2014-05-20 | Kabushiki Kaisha Toshiba | Analog-digital converter with calibration and receiver including the converter |
| WO2018008590A1 (en) * | 2016-07-05 | 2018-01-11 | 旭化成エレクトロニクス株式会社 | D/a conversion device, d/a conversion method, adjustment device, and adjustment method |
| US10659068B2 (en) | 2016-07-05 | 2020-05-19 | Asahi Kasei Microdevices Corporation | DA converter, DA converting method, adjusting apparatus, and adjusting method |
| JP2019169908A (en) * | 2018-03-26 | 2019-10-03 | 三菱電機株式会社 | Reference voltage generating circuit and integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852415A (en) | Charge redistribution analog-to-digital converter with system calibration | |
| US4709225A (en) | Self-calibration method for capacitors in a monolithic integrated circuit | |
| US5600322A (en) | Low-voltage CMOS analog-to-digital converter | |
| JPH07504051A (en) | Programmable non-volatile analog voltage source device and method | |
| US4835535A (en) | Digital-to-analog converting apparatus equipped with calibrating function | |
| JPH06276097A (en) | Method and equipment for calibrating monolithic voltage reference | |
| US8743640B2 (en) | Methods and systems for operating memory elements | |
| JPH03276921A (en) | Reference voltage adjustment circuit | |
| JPH0423450B2 (en) | ||
| US20180337663A1 (en) | Voltage trimming circuit and integrated circuit including the voltage trimming circuit | |
| US7453386B2 (en) | Digital to analog converter and source driver | |
| US4611195A (en) | Digital-to-analog converter | |
| JP6407528B2 (en) | Semiconductor device | |
| JPH0456519A (en) | A/d converter | |
| US6229465B1 (en) | Built in self test method and structure for analog to digital converter | |
| CN101154469B (en) | Semiconductor device and high pressure test method thereof | |
| US3906486A (en) | Bipolar dual-ramp analog-to-digital converter | |
| US4404545A (en) | Analog-to-digital converter of the dual slope type | |
| JP3166603B2 (en) | D / A converter | |
| JP3102820B2 (en) | A / D converter | |
| US5657019A (en) | Analog to digital converter | |
| US20110068963A1 (en) | Digital-analog converter circuit and method for fault detection | |
| NL8200871A (en) | DIGITAL-ANALOGUE CONVERTER. | |
| US4543558A (en) | Method and apparatus for converting radiant energy levels to digital data | |
| US20240153561A1 (en) | Memory device |