JPH0327589A - Multilayer interconnection - Google Patents

Abstract

PURPOSE:To facilitate a computer programming as an apparatus by predetermining the upper limit value of the number of bendings of an interconnection pattern, and registering only a route which does not exceed the value of the number of bendings as an interconnection pattern. CONSTITUTION:A younger order is imparted to layers disposed above, and a route from the uppermost layer is retrieved. That is, routes are retrieved for all zones in a first layer L1 of a multilayer printed board A. Then, routes are retrieved for all uninterconnected zones in a second layer L2, routes are retrieved for all uninterconnected zones in a third layer L3, and then similarly routes are retrieved. Eventually, routes are retrieved for all uninterconnected zones in N-th layer LN. In interconnections in the sets of the layers, only routes which do not exceed the upper limit value predetermined in the number of bendings are registered as an interconnection pattern. Since the above multilayer interconnection method is simple in the processing sequence, a computer programming or apparatus is facilitated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント基板，集積回路等における配線区間
に対して配線パターンを決定する方法に係り、特に大型
計算機等の、多数の配線層から成るプリント基板等にお
ける配線区間に対して配線パターンを決定する方法に関
する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for determining wiring patterns for wiring sections in printed circuit boards, integrated circuits, etc. The present invention relates to a method for determining a wiring pattern for a wiring section on a printed circuit board or the like.

〔従来の技術〕[Conventional technology]

一般に大型計算機のプリント基板は、一定の基板面積の
中に非常に大規模な論理を搭載する必要から、多数の層
を積層したものとなる。現在、大型計算機のプリント基
板に搭載される論理の規模は増大する傾向にあり、これ
に伴って配線のために必要な暦数も増大しているのであ
るが、信頼性および歩留りの低下を防止するという見地
から、層数を無条件に増やせないという状況にある。そ
こで、限られた数の層から或るプリント基板において大
量の配線区間を配線することが可能な、配線性能に優れ
た配線手法を得る必要性が生じている。In general, printed circuit boards for large-scale computers are made up of a large number of laminated layers because it is necessary to mount extremely large-scale logic within a fixed board area. Currently, the scale of logic mounted on the printed circuit boards of large computers is increasing, and the number of circuits required for wiring is also increasing, but it is possible to prevent a decrease in reliability and yield. The current situation is that the number of layers cannot be increased unconditionally. Therefore, there is a need to provide a wiring method with excellent wiring performance that allows wiring a large number of wiring sections on a certain printed circuit board from a limited number of layers.

従来、多層プリント基板を配線するための方法として、 １）層割り当て方式 経路探索の単位となる層の組の各々に対して、区間を″
均等″に割り当てた後、各々の層の組において割り当て
られた区間に対する経路探索を行う方法、 ２）単純配線方式 単純に上位（または下位）の層の組から順に、全ての未
配線の区間に対する経路探索を行う方法、 が知られている。ここで、「層の組」とは経路探索の単
位となる層のグループを指す。Conventionally, as a method for wiring a multilayer printed circuit board, 1) Layer allocation method For each set of layers that is a unit of route search, an interval is
2) Simple wiring method: After allocating evenly, routes are searched for the sections allocated in each layer group. A method of performing route searching is known.Here, the term "layer set" refers to a group of layers that is a unit of route searching.

たとえば、Ｘ層とｙ層の対を単位として経路探索を行う
場合、「層の組」はＸ層とｙ層の対を指す。一方、経路
探索を１つの層の中だけで行う場合、「層の組」は唯１
つの層を指す。区間を″均等″に割り当てるとは、区間
の数あるいは区間のマンハッタン距離の和などが層の組
の間で平均化するよう、区間を層の組へ割り当てること
である。For example, when a route search is performed using a pair of layers X and Y as a unit, a "set of layers" refers to a pair of layers X and Y. On the other hand, when route searching is performed only in one layer, there is only one "layer set".
Refers to two layers. To allocate intervals "evenly" means to allocate intervals to sets of layers such that the number of intervals or the sum of the Manhattan distances of the intervals is averaged between the sets of layers.

ここで、区間のマンハッタン距離とは、区間の端３ −４ 点の座標を（Ｘ１＋　ｙｔＬ　（Ｘ２１　ｙ２）とする
とき、Ｘ２　　ｘｚｌ＋ｌｙｚ　　ｙｎｌにより計算さ
れる値である。Here, the Manhattan distance of an interval is a value calculated by X2 xzl + lyz ynl, when the coordinates of the end 3 -4 point of the interval are (X1 + ytL (X21 y2)).

以下、上述の層割り当て方式による配線処理の簡単な例
を、第２図および第３図に示す模式的な図面を用いて説
明する。第２図（．）は多層プリント基板を、同図（ｂ
）は該多層プリント基板において定義された区間を示す
。また、第３図は層割り当て方式による配線処理の結果
を表す。第２図（ａ）に示す通り多層プリント基板Ａは
２つの層ＬＬ，Ｌ２から或る。図には記されていないが
プリン１・基板上には複数の部品が搭載されている。Hereinafter, a simple example of wiring processing using the above-described layer allocation method will be explained using the schematic drawings shown in FIGS. 2 and 3. Figure 2 (.) shows a multilayer printed circuit board;
) indicates a defined section on the multilayer printed circuit board. Further, FIG. 3 shows the results of wiring processing using the layer allocation method. As shown in FIG. 2(a), the multilayer printed circuit board A consists of two layers LL and L2. Although not shown in the figure, a plurality of parts are mounted on the printer 1/board.

該部品の端子はそれぞれランドＣに接続し、ランドＣは
更にスルーホールＤに接続している。区間は２つのスル
ーホールにより定義される。本例では１つの区間は１つ
の層で配線する。つまり、ビアホールを介して複数の層
にまたがって配線することを禁止する。また、配線パタ
ーンは配線格子Ｆ上を通すものとする。第２図（ｂ）は
、多層プリント基板Ａを上から見た図であり、配線領域
Ｅの中で定義された６つの区間を示す。The terminals of the component are each connected to a land C, and the land C is further connected to a through hole D. The section is defined by two through holes. In this example, one section is wired in one layer. In other words, wiring across multiple layers via via holes is prohibited. Further, the wiring pattern is assumed to pass over the wiring grid F. FIG. 2(b) is a top view of the multilayer printed circuit board A, showing six sections defined within the wiring area E. FIG.

第３図において、まず区間（１）から（６）を第１層Ｌ
１あるいは第２層Ｌ２へ割り当てる。本例では、第３図
（ａ）および（ｂ）に示すとおり３つの区間（１），（
２），（３）を第１層Ｌ１へ、残りの３つの区間（４）
，（５），（６）を第２層Ｌ２へ割り当てる（このよう
に、特別の考慮を払うことなく均等に層へ割り当てる方
式を、以下「ランダム層割り当て』と呼ぶ）。その後、
第１層Ｌ１および第２層Ｌ２のそれぞれにおいて、割り
当てられた区間に対して番号が若い順に経路探索を行う
。すなわち、第ＩＪＦＪＬ　１では区間（１），（２）
，　（３）に対して、一方、第２層Ｌ２では区間（＋）
，（５），（６）に対してこの順に経路探索を行う。そ
の結果、第３図（ｃ）および（ｄ）に示す結果を得る。In Figure 3, sections (1) to (6) are first layered on the first layer L.
1 or the second layer L2. In this example, three sections (1), (
2), (3) to the first layer L1, remaining three sections (4)
, (5), and (6) are assigned to the second layer L2 (this method of equally assigning to layers without special consideration is hereinafter referred to as "random layer assignment"). After that,
In each of the first layer L1 and the second layer L2, route searches are performed for the allocated sections in ascending order of numbers. That is, in No. IJFJL 1, sections (1), (2)
, (3), whereas in the second layer L2, the interval (+)
, (5), and (6) are searched in this order. As a result, the results shown in FIGS. 3(c) and 3(d) are obtained.

同図において、太い実線は配線パターンを、破線は未配
線区間を表わす。第上層Ｌ１では区間（３）が、第２層
Ｌ２では区間（５）がそれぞれ未配線となっている。In the figure, thick solid lines represent wiring patterns, and broken lines represent unwired sections. In the upper layer L1, section (3) is unwired, and in the second layer L2, section (5) is unwired.

上述の層割り当て方式に対してより工夫された層割り当
て方式も知られている。たとえば、第１０回デザイン・
オートメーション・ワークショップ・プロシーデイング
ス（１　９　７　３）第２２ページから第３２ページ（
　１　０ｔｈ　Ｄｅｓｉ（Ｈｎ　Ａｕｔｏｍａｔｉｏｎ
１ｉ１ｏｒｋｓｈｏｐ　　Ｐｒｏｃｅｅｄｉｎ　ｇｓ（
１　　９　　７　　３），　　ｐ　　ｐ．２　　２ｐｐ
．３２）に記載された層割り当て方式においては、各区
間の張る矩形ができるだけ互いに交差しないように層割
り当てを行う（以下「交差最小層割り当て）と呼ぶ）。A layer allocation method that is more sophisticated than the above-described layer allocation method is also known. For example, the 10th design
Automation Workshop Proceedings (1 9 7 3) pages 22 to 32 (
1 0th Desi(Hn Automation
1i1orkshop Proceeding gs(
1973), p p. 2 2pp
．． In the layer allocation method described in 32), layer allocation is performed so that the rectangles of each section do not intersect with each other as much as possible (hereinafter referred to as "minimum crossing layer allocation").

交差最小層割り当て方式によれば、上述したランダム層
割り当て方式に比べて高い配線率を得ることができる。According to the cross minimum layer allocation method, a higher wiring rate can be obtained than the above-mentioned random layer allocation method.

ここで、配線率とは配線しこ成功した区問の数を全区間
数で除した値である。第２図の配線データに対して交差
最小層割り当て方式により配線処理を行なった結果を第
４図に示す。まず、層割り当てにより同図（ａ）および
（ｂ）に示す結果を得る。すなわち、第１ＩＬ１には区
間（１），（４）．（６）を、第２層Ｌ２には区間（２
），（３），（５）をそれぞれ割り当てる。その後、各
層における配線処理により、第４図（ｃ）および（ｄ）
に示す結果を得る。すなわち、第２層Ｌ２においてｌ本
の未配線区間（３）が残る。Here, the wiring rate is the value obtained by dividing the number of sections in which wiring was successfully performed by the total number of sections. FIG. 4 shows the results of wiring processing performed on the wiring data of FIG. 2 using the cross minimum layer assignment method. First, by layer assignment, the results shown in FIGS. 4(a) and 3(b) are obtained. That is, the first IL1 has sections (1), (4) . (6), and the second layer L2 has the section (2
), (3), and (5), respectively. After that, wiring processing in each layer is performed as shown in Figs. 4(c) and (d).
Obtain the result shown in . That is, l unwired sections (3) remain in the second layer L2.

なお、配線層において何れの区間を先に配線するかとい
う『配線順序」の問題は一般に重要な問題と考えられ、
従来からさまざまな工夫がなされているが、第３図およ
び第４図に示した例においては、説明を簡単にするため
に区間番号の若い順から配線処理を行うと仮定した。以
下に示す配線処理の例でも、同様に区間番号が若い順に
配線処理を行うと仮定する。The issue of "wiring order", which is which section of the wiring layer is routed first, is generally considered to be an important issue.
Although various improvements have been made in the past, in the examples shown in FIGS. 3 and 4, in order to simplify the explanation, it is assumed that wiring processing is performed in ascending order of section number. In the example of wiring processing shown below, it is assumed that wiring processing is similarly performed in ascending order of section numbers.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記単純配線方式は、１つの層の組に対してできるだけ
多くの配線パターンを詰め込もうとするため、発生する
パターンの折れ曲がりが多くなるという問題がある。The simple wiring method described above has a problem in that the pattern tends to be bent more often because it attempts to pack as many wiring patterns as possible into one layer set.

また、上記ランダム層割り当て方式は、予め区間を各々
の層の組へ割り当ててしまい、各区間は割り当てられた
層の組の中でしか経路探索する機会が与えられないので
、高い配線率を達成しえないという問題がある。In addition, the random layer allocation method described above allocates sections to each layer set in advance, and each section is only given the opportunity to search for a route within the assigned layer set, achieving a high wiring rate. There is a problem that it cannot be done.

７− 一方、上記交差最小層割り当て方式は、処理手順が複雑
であるためコンピュータ・プログラムあるいは装置とし
て実施するのに大きな工数を必要とするという問題があ
る。7- On the other hand, the above-mentioned cross-minimal layer allocation method has a problem in that it requires a large number of man-hours to implement as a computer program or device because the processing procedure is complicated.

本発明は上記問題点を解決するために考案したものであ
る。すなわち、本発明の目的は、コンピュータ・プログ
ラムあるいは装置として実施することが容易であり、゛
かつ高い配線率で折れ曲がりの少ないパターンを生成で
きる多層配線方法を提供することにある。The present invention has been devised to solve the above problems. That is, an object of the present invention is to provide a multilayer wiring method that is easy to implement as a computer program or device, and that can generate patterns with a high wiring rate and few bends.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、上記単純配線方式（すなわち複数の配線層
から成るプリント基板等を構成する層の組に対して順序
を与え、該順序に従って全ての未配線の区間に対する経
路探索を行う多層配線方法）において、配線パターンの
折れ曲がり数の上限値を予め定め、折れ曲がり数が該上
限値を越えない経路のみを配線パターンとして登録する
ことにより達成される。The above purpose is the simple wiring method (i.e., a multi-layer wiring method in which an order is given to a set of layers constituting a printed circuit board etc. consisting of a plurality of wiring layers, and routes are searched for all unwired sections according to the order) This is achieved by predetermining an upper limit for the number of bends in a wiring pattern, and registering only routes in which the number of bends does not exceed the upper limit as a wiring pattern.

以下、第１図に示す例を用いて上記説明を補足−８− する。第１図は、Ｎ個の層から威る多層プリン１〜基板
Ａにおいて定義された区間に対して、上記本発明の多層
配線方法を用いて配線処理を行なった１例を示す。本例
では、上方に位置する層に対して若い順序を与え、最上
位の層から経路探索を始める。すなわち、（．）まず多
層プリン１・基板Ａの第ＩＪｆｉＬ　１において、すべ
ての区間に対して紅路探索を行なう。（ｂ）次に第２層
Ｌ２において全ての未配線区間に対して経路探索を行な
い、次に第３層Ｌ３において全ての未配線区間に対して
経路探索を行ない、以下同様に経路探索を進め、（ｃ）
最後に第Ｎ層ＬＮにおいて全ての未配線配間に対して経
路探索を行う。各々の層の組における配線処理において
は、折れ曲がり数が予め定められた上限値を越えない経
路のみを配線パターンとして登録する。Hereinafter, the above explanation will be supplemented using the example shown in FIG. FIG. 1 shows an example of wiring processing performed using the multilayer wiring method of the present invention for a section defined in a multilayer print 1 to a board A consisting of N layers. In this example, the layers located above are given a younger order and the route search is started from the highest layer. That is, (.) First, in the IJfiL 1 of the multilayer print 1 and board A, a red path search is performed for all sections. (b) Next, a route search is performed for all unwired sections in the second layer L2, then a route search is performed for all unwired sections in the third layer L3, and the route search is continued in the same manner. ,(c)
Finally, a route search is performed for all unwired interconnects in the Nth layer LN. In the wiring process for each layer set, only routes in which the number of bends does not exceed a predetermined upper limit are registered as wiring patterns.

〔作用〕[Effect]

上述した本発明の多層配線方法は、処理手順が非常に単
純であるから、コンピュータ・プログラムあるいは公置
として実施することが容易であることは明らかである。Since the multilayer wiring method of the present invention described above has a very simple processing procedure, it is obvious that it can be easily implemented as a computer program or public service.

また、折れ曲がり数が上限値を越えない配線経路のみを
配線パターンとして登録するため、折れ曲がり数の少な
いパターンを生成することができる。さらに、本発明の
多層配線方法は、以下で説明するように上の層（あるい
は下のＭ）において多量の配線区間を配線し、他の層を
残っている未配線区間のために確保しておくことができ
るので高い配線率を達或できる。Moreover, since only wiring routes whose number of bends does not exceed the upper limit are registered as wiring patterns, it is possible to generate patterns with a small number of bends. Furthermore, the multilayer wiring method of the present invention routes a large number of wiring sections in the upper layer (or lower M) and reserves other layers for remaining unwired sections, as described below. A high interconnection rate can be achieved.

第５図を用いて単純配線方式が高い配線率をする理由を
詳細に示す。第５図は、第２図に示す配線データに対し
て、本方式を用いて配線処理を行なった結果を表す。経
路探索は、区間番診（括弧内の番号）の小さい順に行な
った。第５図において、まず第１層Ｌ１において全ての
区間に対して経路探索を行ない、その結果４つの区間（
１），（２），（４），（６）に対する配線に成功する
。ついで、第１層Ｌ１で配線に失敗した区間（３），（
５）に対して、第２層Ｌ２において経路探索を行ない、
いずれの配線も成功する。つまり、最終的に全ての区間
に対する配線が成功する。本例は、ランダム層割り当て
方式に比べて、単純区線方式が高い配線率を達或できる
ことを裏付ける。The reason why the simple wiring method has a high wiring rate will be explained in detail using FIG. FIG. 5 shows the results of wiring processing performed on the wiring data shown in FIG. 2 using this method. Route searches were performed in descending order of section numbers (numbers in parentheses). In FIG. 5, first, a route search is performed for all sections in the first layer L1, and as a result, four sections (
Wiring for 1), (2), (4), and (6) is successful. Next, the section (3), (
For 5), route search is performed in the second layer L2,
Either wiring will be successful. In other words, the wiring for all sections is finally successful. This example confirms that the simple route method can achieve a higher wiring rate than the random layer allocation method.

いま説明のため、第１層において全ての区間を１つずつ
配線することを考える。配線処理を始めて間もない時点
では、配線領域が配線パターンで混雑していないため、
ほとんどの区間を容易に配線することができる。しかし
、配線処理が辿むにつれて配線領域が混雑し、配線でき
る区間の割合が次第に低下する。多くの区間が記線され
パターンで混雑した時点では、新たに配線できる区間の
割合は非常に低くなる。このとき、ある区間Ａが第１層
で配線できると仮定する。該区間Ａは、パターンが全く
配線されていない第２層以下においても配線できるわけ
であるが、混雑した第ｌ層で配線し、他の層は他の区間
のために確保しておく方が１１｝策である。阜純配線方
式は、若い順庁を与えた層において多量の経路探索を行
うため、該層で多くの区間を配線し、他の層は別の区間
のために確保しておくので、高い配線率を得ることがで
きる。For the sake of explanation, we will now consider wiring all sections one by one in the first layer. When the wiring process has just started, the wiring area is not crowded with wiring patterns, so
Most sections can be wired easily. However, as the wiring process progresses, the wiring area becomes congested and the proportion of sections that can be wired gradually decreases. When many sections are marked and patterns become crowded, the percentage of sections that can be newly routed becomes extremely low. At this time, it is assumed that a certain section A can be wired in the first layer. Section A can be routed even in the second layer and below, where no patterns are routed, but it is better to route it in the crowded layer I and reserve other layers for other sections. 11} It is a measure. In the Fujun wiring method, a large amount of route searching is performed in a layer given a young order, so many sections are routed in that layer, and other layers are reserved for other sections, so the wiring cost is high. You can get the rate.

１１ 】２ 以下、第２図に示す６本の配線区間を有する配線データ
についての簡単なモデルを用いて、上記説明の定量的な
裏づけを示す。本モテルでは、ある層において既にｉ本
の区間が配線されているとき、該層においてｉ＋１本目
の区間を配線できる確率Ｐ１が、層および区間によらず
一律にＰ＋＝ｆ（ｉ） で与えられるとする。発明者の計算によれば、ｆ（ｉ）
＝１／（ｉ＋１）のとき、配線に成功する区間数の期待
値は次のとおりとなる。11]2 Below, quantitative support for the above explanation will be shown using a simple model for wiring data having six wiring sections shown in FIG. In this model, when i sections have already been wired in a certain layer, the probability P1 of being able to wire the i+1th section in that layer is uniformly given by P+=f(i) regardless of the layer or section. shall be. According to the inventor's calculations, f(i)
When =1/(i+1), the expected value of the number of sections for successful wiring is as follows.

１）ランダム層割り当て方式：　　　３．８３本２）単
純配線方式：　　　　　　　　４．８３本また、ｆ（ｉ
）＝１／２’　のときは、１）ランダム層割り当て方式
：　　　３．７５本２）単純配線方式７　　　　　　　
　４．６０本となる。1) Random layer allocation method: 3.83 lines 2) Simple wiring method: 4.83 lines Also, f(i
) = 1/2', 1) Random layer assignment method: 3.75 lines 2) Simple wiring method 7
4.60 pieces.

次に、大規模なデータに関するシミュレーション結果を
示す。シミュレーションにおいては、区間数を１．　Ｏ
　Ｏ　Ｏ　Ｏ、配線に用いる層の数を１０とする。また
、第１９図に示すグラフのように、既配線区間数が増大
するにつれて配線確率ｆ（ｉ）が滑らかに減少すると仮
定する。すなわち、配線確率ｆ（ｉ）が次式で表わされ
ると仮定する。Next, we will show simulation results regarding large-scale data. In the simulation, the number of sections is set to 1. O
O O O, the number of layers used for wiring is 10. Further, as shown in the graph shown in FIG. 19, it is assumed that the wiring probability f(i) decreases smoothly as the number of already wired sections increases. That is, it is assumed that the wiring probability f(i) is expressed by the following equation.

ｆ　（ｉ）＝ＥＸＰ（−Ａ（ｉ））／（ＥＸＰ（−Ａ（
ｊ　））＋ＥＸＰ（Ａ（ｉ）））ここで、Ａ（ｉ）＝（
ｉ　−Ｋｏ．ｓ）／（ｗ−ＫＯ．５）上式で、Ｋ　ｏ　
．　５はｆ　（Ｋｏ．ｓ）　＝　０　．　５を満たす区
間数である。また、Ｗは、配線確率の「立ち下がり」の
ゆるやかさを示す定数である。なお、第工９図のケース
ｌはＫＯ．５＝　０．６　５　ｍ　（区間数）／（層数
）．ｗ＝０．２としたときの曲線であり、ケース２はＫ
Ｏ．５　＝０．６５＋ｋ（区間数）／（Ｊ！数）、ｗ＝
０．３　３　３　３　　としたときの曲線である。f (i)=EXP(-A(i))/(EXP(-A(
j ))+EXP(A(i))) where A(i)=(
i-Ko. s)/(w-KO.5) In the above formula, K o
．． 5 is f (Ko.s) = 0. This is the number of sections that satisfies 5. Further, W is a constant indicating the gradualness of the "falling edge" of the wiring probability. In addition, case l in Figure 9 is KO. 5 = 0.6 5 m (number of sections)/(number of layers). This is the curve when w=0.2, and case 2 is K
O. 5 = 0.65 + k (number of sections) / (number of J!), w =
This is the curve when 0.3 3 3 3.

この仮定の下で、モンテカルロ・シミュレーションを行
なった結果を示す。ここで、モンテカルロ・シミュレー
ションとは、上述の配線確率に従って配線の或功および
失敗とをランダムに決定することにより多層配線処理を
模擬することを指す。The results of a Monte Carlo simulation based on this assumption are shown below. Here, Monte Carlo simulation refers to simulating multilayer wiring processing by randomly determining the success and failure of wiring according to the above-mentioned wiring probabilities.

該シミュレーションで模擬した多層配線方法は、ｌ）ラ
ンダム層割り当て方式、２）単純配線方式の２種類であ
る。さて、ケース１の配線確率にっいて３回のシミュレ
ーションを行なうことにより、次の結果を得た。数字は
、配線に或功した区間数の３回の平均値である。There are two types of multilayer wiring methods simulated in the simulation: 1) random layer assignment method, and 2) simple wiring method. Now, by conducting three simulations regarding the wiring probability of case 1, the following results were obtained. The number is the average value of the number of sections successfully wired three times.

１）ランダム層割り当て方式：　　７４１３本２）単純
配線方式．　　　　　　　９１７０本また、ケース２の
況線杭率について同様に３１川のシミュレーションを行
うことにより、次の結果を得た。1) Random layer allocation method: 7413 lines 2) Simple wiring method. 9170 In addition, the following results were obtained by similarly performing the simulation for 31 rivers regarding the situation line pile rate in Case 2.

１）ランダム層割り当て方弐：　　７４５９本２）単純
配線方式：　　　　　　　９９１３本このシミュレーシ
ョン結果は、単純配線方式の配線率がランダム層割り当
て方式の配線率よりも高いことを示す。発明者が上記の
条件以外に種々の条件で本シミュレーション行なった結
果によれば、層の数が多くなるほど本発明の優位性は顕
著となる。1) Random layer allocation method 2: 7459 lines 2) Simple wiring method: 9913 lines This simulation result shows that the wiring rate of the simple wiring method is higher than that of the random layer allocation method. According to the results of simulations conducted by the inventors under various conditions other than those described above, the superiority of the present invention becomes more pronounced as the number of layers increases.

これらの計算およびシミュレーション結果は単純配線方
式が高い配線能力を持つことを裏付ける。These calculation and simulation results confirm that the simple wiring method has high wiring ability.

〔実施例） （１）実施例 以下、本発明の一実施例を第６図から第１１図までの図
面を用いて説明する。[Example] (1) Example An example of the present invention will be described below with reference to the drawings from FIG. 6 to FIG. 11.

第６図は本発明の多層配線方法に係る配線パターン決定
システムの構成を示すブロック図、第７図は該配線パタ
ーン決定システム内に設けたコンピュータ６０１におけ
る多層配線プログラｌ１の構成を示すブロック図、第８
図は該多層配線プログラム内に設けた配線制御部７０１
の処理手順を示すフローチャート、第９図，第１０図，
第工１図は、それぞれ該配線制御部７０１の処理手順内
のｌステップである「層ペア順序の決定』，「線分探索
法による配線処理」，「迷路法による配線処理」の詳細
手順を示すフローチャートである。FIG. 6 is a block diagram showing the configuration of a wiring pattern determination system according to the multilayer wiring method of the present invention, and FIG. 7 is a block diagram showing the configuration of a multilayer wiring program l1 in a computer 601 provided in the wiring pattern determination system. 8th
The figure shows a wiring control section 701 provided in the multilayer wiring program.
Flowcharts showing the processing procedure of FIGS. 9 and 10,
Fig. 1 shows the detailed steps of ``determination of layer pair order'', ``wiring processing using line segment search method'', and ``wiring processing using maze method'', which are l steps in the processing procedure of the wiring control unit 701, respectively. FIG.

本実施例の多層配線方法の対象である多層プリント基板
は、半数の層が主としてＸ方向に配線する層（Ｘ層）で
あり、残りの層が主としてＹ方向に配線する層（Ｙ層）
である。経路探索は１つのＸ層と１つのＹｌとの対を単
位に行い、Ｘ層」二の配線パターンとＹ層上の配線パタ
ーンとの接続のためにビアホールを用いる。なお、工つ
のＸ層と１５− −１６ １つのＹ層との対を「層ペア」と呼ぶ。In the multilayer printed circuit board that is the target of the multilayer wiring method of this example, half of the layers are layers that are wired mainly in the X direction (X layer), and the remaining layers are layers that are wired mainly in the Y direction (Y layer).
It is. The route search is performed for each pair of one X layer and one Yl, and via holes are used to connect the wiring pattern on the X layer and the wiring pattern on the Y layer. Note that a pair of one X layer and one Y layer is called a "layer pair."

第６図において、コンピュータ６０１は、配線区間を格
納するネット情報ファイル６０２および配線パターン情
報を格納するパターン情報ファイル６０３から情報を読
み込んだ後、該情報に基づいて配線処理を行い、その結
果をリスト出力装置６０４に出力する。第７図で、配線
制御部７０１は、上記ネット情報ファイル６０２および
パターン情報ファイル６０３から情報を読み込む入力処
理部７０２と、層ペアに対して順序を与える層ペア順序
決定部７０３と、線分探索法により配線処理を行う線分
探索法配線処理部７０４と、迷路法により配線処理を行
う迷路法配線処理部７０５と、配線率等の統計情報を採
取する統計情報採取部７０６と、配線パターン情報およ
び統計情報を出力する出力処理部７０７とを起動する。In FIG. 6, a computer 601 reads information from a net information file 602 that stores wiring sections and a pattern information file 603 that stores wiring pattern information, performs wiring processing based on the information, and lists the results. Output to the output device 604. In FIG. 7, a wiring control unit 701 includes an input processing unit 702 that reads information from the net information file 602 and pattern information file 603, a layer pair order determining unit 703 that gives an order to layer pairs, and a line segment search unit 702. A line segment search method wiring processing section 704 performs wiring processing using the method, a maze method wiring processing section 705 performs wiring processing using the maze method, a statistical information collection section 706 collects statistical information such as wiring rate, and wiring pattern information. and the output processing unit 707 that outputs statistical information.

本実施例では、高速性に優れた配線手段（すなわち線分
探索法配線部）と結線性能に優れた配線手段（すなわち
迷路法配線処理部）とを備える。This embodiment includes a wiring means (namely, a line segment search method wiring section) excellent in high-speed performance and a wiring means (namely, a maze method wiring processing section) excellent in connection performance.

以下、第８図を用いて上記配線制御部７０１の処理手順
を説明する。第８図において、まず入力処理部７０２を
起動することにより入力処理を行ない（８０１）．次に
各層ペアに対して順序を与える（８　０　２）。ステッ
プ８０３では、上記順Ｊ裳に従って層ペアをｌつずつ取
り上げ、該層ペアにおいて、すべての未配線区間に対し
て線分探索法により経路探索を行う。線分探索法による
配線処理８０３が終了した時点で未配線の区間が残って
いない場合は配線処理を終了し、統計情報の採取処理（
８０７）へ進み、そうでない場合は、再び各層ペアに対
して順序を与え（８０５）、ついで迷路法による配線処
理を行う（８０６）。迷路法による配線処理では、ステ
ップ８０５で決定した順序に従って層ペアを１つずつ取
り上げ、該層ペアにおいてすべての未配線区間に対して
経路探索を行う（８０６）。以上の配線処理の後、統計
情報採取部７０６を起動して統剖情報の採取を行ない（
８０７）．最後に出力処理を行う（８０８）。Hereinafter, the processing procedure of the wiring control section 701 will be explained using FIG. 8. In FIG. 8, first, input processing is performed by activating the input processing unit 702 (801). Next, give an order to each layer pair (8 0 2). In step 803, layer pairs are picked up one by one according to the above order, and a route search is performed for all unwired sections in the layer pair using the line segment search method. If there are no unrouted sections remaining when the wiring process 803 using the line segment search method is finished, the wiring process is finished and the statistical information collection process (
If not, an order is given to each layer pair again (805), and then wiring processing is performed using the maze method (806). In the wiring process using the maze method, layer pairs are picked up one by one according to the order determined in step 805, and a route search is performed for all unwired sections in the layer pair (806). After the above wiring processing, the statistical information collection unit 706 is activated to collect anatomy information (
807). Finally, output processing is performed (808).

次に、第９図を用いて層ペア順序の決定処理（８０２お
よび８０５）の処理手順を説明する。Next, the processing procedure for determining the layer pair order (802 and 805) will be explained using FIG.

本実施例では、最も混雑した層ペアから経路探索を行う
よう、混雑度合いの大きい層ペアに対して若い順序を与
える。第９図において、まずステップ９０１で各層ペア
における配線格子使用率を計算する。ここで配線格子使
用率とは上記混雑度合いを示す指標であり、配線パター
ンとして使用した配線格子の長さの総和を、配線領域内
の配線格子の長さの総和で除した値として定義される５
ステップ９０１の後、配線格子使用率が大きい順に、層
ペアに対して若い順序を与える（９０２）。In this embodiment, a layer pair having a large degree of congestion is given a younger order so that the route search is performed starting from the layer pair that is most congested. In FIG. 9, first, in step 901, the wiring grid usage rate in each layer pair is calculated. Here, the wiring grid usage rate is an index indicating the degree of congestion mentioned above, and is defined as the value obtained by dividing the total length of the wiring grids used as the wiring pattern by the total length of the wiring grids within the wiring area. 5
After step 901, layer pairs are assigned a younger order in descending order of wiring grid usage rate (902).

次に、第１０図を用いて線分探索法による配線処理８０
３の処理手順を説明する。まず、順序ｉを１として（１
００１）、順序が１の層ペアにおいて線分探索法による
配線処理を行う（１　０　０　２〜１００９）。次に順
序ｉに１を加えて２とし（１０１０）、順序が２の層ペ
アにおいて配線処理を行う。以下，同様に順序ｉを１ず
つ増加させて、順序ｉの層ペアにおいて線分探索法によ
る配線処理を行う。各層ペアにおける線分探索法による
配線処理では、各区間に対して該区間が未配線であるか
どうかを調べ（１００３）．未配線でなければ次の区間
に対する処理へ進む。もし未配線であれば該区間に対し
て線分探索法による経路探索を行う。この結果、もし経
路が発見できれば該経路の折れ曲がり数を調べ（１００
６）．該折れ曲がり数が８以下であれば該経路を該区間
に対する配線パターンとして登録する（１　０　０　７
）。折れ曲がり数が８よりも太きければ該経路を配線パ
ターンとして登録せず、次の区間に対する処理へ進む。Next, using FIG. 10, wiring processing 80 by the line segment search method is performed.
The processing procedure of step 3 will be explained. First, let the order i be 1 (1
001), wiring processing is performed using the line segment search method in the layer pair whose order is 1 (1 0 0 2 to 1009). Next, 1 is added to the order i to make it 2 (1010), and wiring processing is performed in the layer pair having the order 2. Thereafter, the order i is similarly increased by 1, and wiring processing is performed using the line segment search method in the layer pair of the order i. In the wiring process using the line segment search method in each layer pair, it is checked for each section whether or not the section is unwired (1003). If it is not unwired, the process proceeds to the next section. If there is no wiring, a route search is performed for the section using the line segment search method. As a result, if a route is found, the number of bends in the route is checked (100
6). If the number of bends is 8 or less, the route is registered as a wiring pattern for the section (1 0 0 7
). If the number of bends is thicker than 8, the route is not registered as a wiring pattern and the process proceeds to the next section.

迷路法による配線処理の処理手順は第１１図に示すとお
りである。迷路法による配線処理では、上述の線分探索
法による配線処理と異なり配線経路の折れ曲がり数に上
限を設けない。すなわち、第１１図においては第１０図
のステップ１００６に対応する処理が存在しない。The processing procedure for wiring processing using the maze method is as shown in FIG. In the wiring process using the maze method, unlike the wiring process using the line segment search method described above, there is no upper limit on the number of bends in the wiring route. That is, in FIG. 11, there is no process corresponding to step 1006 in FIG. 10.

本実施例によれば、高速性に優れた配線手段と、結線性
能に優れた配線手段とをｆｆｉｔえているので、全体と
して高速に配線処理を行える、という効果がある。ここ
で、全体として高迷に配線処理を行ｉ，，　ー えるというのは、線分探索法の配線処理の後に残る未配
線区間の数、すなわち迷路法の配線処理が施される区間
の数が少ないためである。迷路法の配線処理は線分探索
法の配線処理に比べて非常に遅いため、全体のＣＰＵ時
間は迷路法の配線処理が施される区間の数に大きく依存
する。このため、全体のＣＰＵ時間は従来方法に比べて
小さくなる。According to this embodiment, since a wiring means excellent in high-speed performance and a wiring means excellent in connection performance are provided, there is an effect that wiring processing can be performed at high speed as a whole. Here, the number of unwired sections that remain after the wiring processing using the line segment search method, i.e., the number of sections that are subjected to the wiring processing using the maze method. This is because there are few Since the wiring processing of the maze method is much slower than the wiring processing of the line segment search method, the total CPU time largely depends on the number of sections on which the wiring processing of the maze method is performed. Therefore, the overall CPU time is reduced compared to the conventional method.

（２）第１の変形例 「線分探索法による配線処理」において、第１６図のス
テップ１６０６に示すように、発見した経路のビアホー
ル数が３以下である場合のみ該経路を配線パターンとし
て登録する。線分探索法が残した未配線区間は迷路法に
より配線する。このときビアホール数に上限を設けない
。(2) In the first modified example "wiring processing using the line segment search method", as shown in step 1606 in FIG. 16, only when the number of via holes in the discovered route is 3 or less, the route is registered as a wiring pattern. do. Unwired sections left by the line segment search method are routed using the maze method. At this time, no upper limit is set on the number of via holes.

本変形例によれば、ほとんどの区間を３以下のビアホー
ルで配線できるため、多くのビアホールを用いたパター
ンの発生頻度が小さいという効果がある。According to this modification, since most sections can be wired using three or less via holes, there is an effect that patterns using many via holes occur less frequently.

（３）第２の変形例 「線分探索法による配線処理』において、第２９）一 １７図のステップ１７０６に示すように、発見した経路
の迂回長（すなわち、経路長からマンハッタン長を減じ
た値）が１０格子を越えない場合のみ該経路を配線パタ
ーンとして登録する。線分探索他が残した未配線区間は
、上記第ｌの変形例と同様に迷路法により配線する。こ
のとき迂回長に上限を設けない。(3) In the second modified example "Wiring processing using the line segment search method", as shown in step 1706 in Figure 29-17, the detour length of the discovered route (i.e., the Manhattan length is subtracted from the route length). The route is registered as a wiring pattern only if the value (value) does not exceed 10 grids.The unwired section left by the line segment search etc. is routed by the maze method as in the first modification above.At this time, the detour length No upper limit is set.

本変形例によれば、ほとんどの区間を１０格子以下の迂
回長で配線できるため、大きく迂回するパターンの発生
頻度が小さいという効果がある。According to this modification, since most sections can be wired with a detour length of 10 grids or less, there is an effect that patterns with large detours occur less frequently.

（４）第３の変形例 折れ曲がりの多いパターンの発生は、工つの層ペアに登
録するパターンの数に対して上限を設けることによって
も抑止することができる。たとえば、ｒ線分探索法によ
る配線処理」において、第ｌ８図のステップ１８０３に
示すように、該当層ペアに登録するパターンの数が１．
２ｍ（区間数）／（層ペア数）を越えないよう制御する
。線分探索法が残した未配線区間は、上記第１の変形例
と同様に迷路法により配線する。このとき１つの層ペア
に登録するパターンの数に上限を設けない。(4) Third Modification The occurrence of patterns with many bends can also be suppressed by setting an upper limit on the number of patterns to be registered in a layer pair. For example, in "wiring processing using r-line segment search method", as shown in step 1803 in FIG. 18, the number of patterns registered in the corresponding layer pair is 1.
It is controlled so that it does not exceed 2m (number of sections)/(number of layer pairs). The unwired sections left by the line segment search method are routed by the maze method, as in the first modification. At this time, there is no upper limit to the number of patterns registered in one layer pair.

本変形例によれば、線分探索法による配線処理において
工つの層の組に登録される区間数が一定値を越えないよ
うにするため、折り曲がりの多いパターンの発生頻度が
小さいという効果がある。According to this modification, in order to prevent the number of sections registered in a set of construction layers from exceeding a certain value in wiring processing using the line segment search method, the effect of reducing the frequency of occurrence of patterns with many bends is achieved. be.

（５）第４の変形例 次に、第４の変形例を第１２図から第ｌ４図の図面を用
いて説明する。第１２図は本実施例に係る多層配線プロ
グラムの構成を示すブロック図、第１３図は該多層配線
プログラム内に設けた配線制御部の処理手順を示すフロ
ーチャート、第１４図および第１５図は、それぞれ該配
線制御部の処理手順内のｌステップであるｒ部分層割り
当て処理』，「線分探索法による配線処理Ｊの処理手順
を示すフローチャ−１・の処理手順を表わす。(5) Fourth Modification Next, a fourth modification will be explained with reference to FIGS. 12 to 14. FIG. 12 is a block diagram showing the configuration of the multilayer wiring program according to this embodiment, FIG. 13 is a flowchart showing the processing procedure of the wiring control section provided in the multilayer wiring program, and FIGS. 14 and 15 are: Flowchart 1 represents the processing procedure of "r partial layer allocation processing" and "routing processing J using the line segment search method, which are l steps in the processing procedure of the wiring control unit, respectively.

本変形例では、折れ曲がりの少ないパターンを高い配線
率で生或するための手段として「層割り当て処理の対象
を特定の層に限定する」という方式を用いる。該方式は
、層割り当て処理において、配線に使用できる全ての層
を用いるのではなく、その中の特定の層を用いる。In this modification, a method of "limiting the target of layer allocation processing to a specific layer" is used as a means for producing a pattern with few bends at a high wiring rate. This method does not use all the layers that can be used for wiring in the layer allocation process, but uses a specific layer among them.

本変形例に係る配線パターン決定システムの構成は、上
記実施例の配線パターン決定システムの構成（第６図）
と共通である。コンピュータ６０１に設けた多層配線プ
ログラムの構成を第上２１レ１に示す。上記実施例の多
層配線プログラムの構成（第７図）と本多層配線プログ
ラムの構戒との相違は、部分層割り当て部１２０３を設
けていることである。部分層割り当て部１２０３は、一
部の層に限定した層割り当てを行う。The configuration of the wiring pattern determination system according to this modification is the configuration of the wiring pattern determination system of the above embodiment (FIG. 6).
It is common to The structure of the multilayer wiring program provided in the computer 601 is shown in the top 21 layer 1. The difference between the structure of the multilayer wiring program of the above embodiment (FIG. 7) and the structure of this multilayer wiring program is that a partial layer allocation section 1203 is provided. The partial layer allocation unit 1203 performs layer allocation limited to some layers.

配線制御部工２０１の処理手順を第１３図に示す。上記
実施例における処理手順（第８図）と比較しての本処理
手順の相違点は、線分探索法による配線処理８０３の前
段に、部分層割り当て処理１３０２をＦ層ペア順序の決
定』の代わりに設けたことである。つまり、本変形例で
は線分探索法による配線処理に先立ち、上記「部分層割
り当て』を用いる。The processing procedure of the wiring control section 201 is shown in FIG. The difference in this processing procedure compared to the processing procedure in the above embodiment (FIG. 8) is that the partial layer allocation processing 1302 is performed before the wiring processing 803 using the line segment search method. It was set up instead. That is, in this modification, the above-mentioned "partial layer allocation" is used prior to wiring processing using the line segment search method.

部分層割り当て処理１３０２の処理手順を第１４図に示
す。本変形例では、層ペア数が２以−ヒ−２３− の場合は、層割り当てを行うべき層ペアを、第ｌ層ペア
から第Ｎ−１層までの層ペアとする（１４０２）。The processing procedure of partial layer allocation processing 1302 is shown in FIG. In this modification, when the number of layer pairs is 2 or more, the layer pairs to which layer allocation is to be performed are from the I-th layer pair to the N-1-th layer pair (1402).

一方、もし層ペア数が１であれば、該層ペアに対して層
割り当てを行うことにする（１　４　０　３）。On the other hand, if the number of layer pairs is 1, layer allocation is performed for the layer pair (1 4 0 3).

未配線区間の各々について、これらの層ペアの中から割
り当てる層ペアを１つ決定する。本変形例では、割り当
てる層ペアをステップ１４０６に示す計算式により決定
する。該計算式の中で、ｎｏｄ（ｘ，ｙ）は、Ｘをｙで
割ったときの余りを示す。For each unwired section, one layer pair to be assigned from among these layer pairs is determined. In this modification, the layer pairs to be allocated are determined by the formula shown in step 1406. In the calculation formula, nod(x, y) indicates the remainder when X is divided by y.

線分探索法による配線処理｛３０３の処理手順を第１５
図に示す。本変形例における「線分探索法による配線処
理」では、各層ペアにおいて、部分層ペア割り当て処理
１３０２により該層ペアへ割り当てられた区間に対して
のみ配線処理を行う。Wiring processing using the line segment search method {303 processing procedure is the 15th
As shown in the figure. In the "wiring processing using the line segment search method" in this modification, wiring processing is performed only for the section assigned to the layer pair by the partial layer pair assignment processing 1302 in each layer pair.

本変形例によれば、線分探索法による配線処理に要する
処理時間が少なく、かつ、従来のランダム層割り当て方
式（すなわち全ての層を層割り当ての対象とする）に比
べて配線能力が高いため、従来のランダム層割り当て方
式を採った場合に数本程度の未配線区間が残るデータに
ついて、ほぼ２４ １００％の配線率を短時間に達戊できる、という効果が
ある。According to this modification, the processing time required for wiring processing using the line segment search method is small, and the wiring capacity is higher than that of the conventional random layer allocation method (that is, all layers are targeted for layer allocation). This method has the effect that a wiring rate of approximately 24 to 100% can be achieved in a short time for data in which several unwired sections remain when the conventional random layer allocation method is adopted.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、処理手順が非常に単純であるから、コ
ンピュータ・プログラムあるいは装置として容易に実施
できるという効果がある。また、折れ曲がり数が上限値
を越えない配線経路のみを配線パターンとして登録する
ため、折れ巾１がり数の少ないパターンを生或するとい
う効果がある。According to the present invention, since the processing procedure is very simple, the present invention has the advantage that it can be easily implemented as a computer program or device. Furthermore, since only wiring routes in which the number of bends does not exceed the upper limit are registered as wiring patterns, there is an effect of producing a pattern with a small number of bends.

さらに、上の層（あるいは下の層）において多量の区線
区間を配線し、他の層を残っている未配線区間のために
確保しておくことができるので、高い配線率を達或でき
るという効果がある。Furthermore, it is possible to route a large number of line sections in the upper layer (or lower layer) and reserve other layers for the remaining unrouted sections, making it possible to achieve a high wiring rate. There is an effect.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の多層区線方法による配線処理の例を示
す図、第２図は多層プリン１・基板の模式的な例、およ
び該多層プリント基板上に定義した配線区間の模式的な
例を示す図、第３図は第２図に示す配線データを、従来
技術であるランダム層割り当て方式により配線した結果
を示す図、第４図は第２図に示す配線データを、従来技
術である交差最小層割り当て方式により配線した結果を
示す図、第５図は第２図に示す配線データを、本発明の
多層配線方法により配線した結果を示す図、第６図は本
発明のｌ実施例に係る配線パターン決定システムの構成
を示す図、第７図は第６図記載のコンピュータ６０１に
おける多層配線プログラムの構威を示すブロック図、第
８図は第７図記載の配線制御部７０１の処理手順を示す
フローチャート，第９図は第８図記載のｒ層ペア順序の
決定』８０２の処理手順を示すフローチャ−１・、第１
０図は第８図記載の「線分探索法による配線処理」８０
３の処理手順を示すフローチャート、第１１図は第８図
記載の「迷路法による配線処理」８０６の処理手順を示
すフローチャート、第ｌ２図は本発明の１実施例に対す
る第４の変形例に係る多層配線プログラムの構成を示す
ブロック図、第↓３図は第１２図記載の配線制御部１２
０１の処理手順を示すフローチャート、第１４図は第１
３図記載のｒ部分層割り当て処理Ｊ１’３０２の処理手
順を示すフローチャ−１・、第１５図は第ｌ３図記載の
「線分探索法による配線処理Ｊ　１３０３の処理手順を
示すフローチャ−１〜、第１６図は本発明の１実施例に
対する第１の変形例に係る「線分探索法による配線処理
」の処理手順を示すフローチャー１・、第１７図は本発
明の１実施例に対する第２の変形例に係るｒ線分探索法
による配線処理Ｊの処理手順を示すフローチャーＩ・、
第１８図は本発明のｌ実施例に対する第３の変形例に係
る「線分探索法による配線処理」の処理手順を示すフロ
ーチャ−１・、第工９図は本発明の効果を示すためのモ
ンテカルロ・シミュレーションで用いた配線確率を表わ
す図である。 Ａ・・多層プリント基板、Ｂ・・・配線パターン、Ｃ・
・ランド、Ｄ・・・スルーホール、Ｅ・・１己線領域、
Ｆ・・・配線格子、Ｌ１・・・第ｌ層、Ｌ２・・・第２
層、Ｌ　Ｎ（ａ） ４ 図 （＾） ５ 図 （ｂ）FIG. 1 is a diagram showing an example of wiring processing by the multilayer line dividing method of the present invention, and FIG. 2 is a schematic example of a multilayer printed circuit board 1 and a wiring section defined on the multilayer printed circuit board. Figure 3 is a diagram showing an example of how the wiring data shown in Figure 2 was routed using the conventional random layer allocation method, and Figure 4 is a diagram showing the wiring data shown in Figure 2 routed using the conventional technology. FIG. 5 is a diagram showing the results of wiring using a certain cross-minimum layer allocation method. FIG. 5 is a diagram showing the results of wiring the wiring data shown in FIG. 2 using the multilayer wiring method of the present invention. FIG. 7 is a block diagram showing the structure of the multilayer wiring program in the computer 601 shown in FIG. 6, and FIG. 8 is a diagram showing the configuration of the wiring pattern determination system according to the example. FIG. 9 is a flowchart showing the processing procedure of "Determination of R-layer pair order" 802 described in FIG.
Figure 0 is "Wiring processing using line segment search method" 80 described in Figure 8.
11 is a flowchart showing the processing procedure of "wiring process using maze method" 806 described in FIG. 8, and FIG. A block diagram showing the configuration of the multilayer wiring program, Figure 3 is the wiring control section 12 shown in Figure 12.
Flowchart showing the processing procedure of 01, FIG.
Flowchart 1 showing the processing procedure of the r-part layer allocation process J1' 302 shown in FIG. , FIG. 16 is a flowchart 1 showing the processing procedure of "wiring processing using line segment search method" according to a first modification of an embodiment of the present invention, and FIG. Flowchart I showing the processing procedure of the wiring process J by the r-line segment search method according to the modified example of No. 2.
FIG. 18 is a flowchart 1 showing the processing procedure of "wiring processing using the line segment search method" according to a third modification of the first embodiment of the present invention, and FIG. FIG. 3 is a diagram showing wiring probabilities used in Monte Carlo simulation. A...Multilayer printed circuit board, B...Wiring pattern, C...
・Land, D...Through hole, E...1 self line area,
F...Wiring grid, L1...l layer, L2...second
Layer, L N (a) 4 Figure (^) 5 Figure (b)

Claims (4)

【特許請求の範囲】[Claims] １．複数の配線層から成るプリント基板，集積回路等を
構成する層の組に対して順序を与え、該順序に従つて全
ての未配線の区間に対する経路探索を行う多層配線方法
において、 配線パターンの折れ曲がり数の上限値を予め定め、折り
曲がり数が該上限値を越えない経路のみを配線パターン
として登録することを特徴とする多層配線方法。1. A multilayer wiring method in which an order is given to a set of layers constituting a printed circuit board, integrated circuit, etc. consisting of multiple wiring layers, and routes are searched for all unwired sections according to the order. A multilayer wiring method characterized in that an upper limit value of the number of bends is determined in advance, and only routes whose number of bends does not exceed the upper limit value are registered as a wiring pattern. ２．複数の配線層から成るプリント基板等を構成する層
の組に対して順序を与え、該順序に従つて全ての未配線
の区間に対する経路探索を行う多層配線方法において、 配線パターンのビアホール数の上限値を予め定め、ビア
ホール数が該上限値を越えない経路のみを配線パターン
として登録することを特徴とする多層配線方法。2. In a multilayer wiring method in which an order is given to a set of layers constituting a printed circuit board, etc. consisting of multiple wiring layers, and routes are searched for all unwired sections according to the order, the upper limit of the number of via holes in a wiring pattern is determined. A multilayer wiring method characterized in that a value is predetermined and only routes in which the number of via holes does not exceed the upper limit are registered as wiring patterns. ３．複数の配線層から成るプリント基板等を構成する層
の組に対して順序を与え、該順序に従つて全ての未配線
の区間に対する経路探索を行う多層配線方法において、 配線パターンの迂回長（すなわち、配線パターン長から
区間のマンハツタン距離を減じた長さ）の上限値を予め
定め、迂回長が該上限値を越えない経路のみを配線パタ
ーンとして登録することを特徴とする多層配線方法。3. In a multilayer wiring method in which an order is given to a set of layers constituting a printed circuit board etc. consisting of a plurality of wiring layers, and routes are searched for all unwired sections according to the order, the detour length of the wiring pattern (i.e. , a length obtained by subtracting the Manhattan distance of a section from the wiring pattern length) is predetermined, and only routes whose detour lengths do not exceed the upper limit are registered as wiring patterns. ４．複数の配線層から成るプリント基板等を構成する層
の組に対して順序を与え、該順序に従つて全ての未配線
の区間に対する経路探索を行う多層配線方法において、 １つの層の組に登録する配線パターンの数の上限値を予
め定め、経路探索処理において当該層の組に登録する配
線パターンの数が該上限値を越えるときには、該層の組
での経路探索処理を終了し次の層の組へ移行するを特徴
とする多層配線方法。4. In a multilayer wiring method in which an order is given to a set of layers constituting a printed circuit board etc. consisting of multiple wiring layers, and routes are searched for all unwired sections according to the order, registration is made in one layer set. An upper limit value for the number of wiring patterns to be registered in the set of layers is determined in advance, and when the number of wiring patterns registered in the set of the layer in the route search process exceeds the upper limit value, the route search process in the set of the layer is terminated and the number of wiring patterns registered in the set of the layer is terminated. A multilayer wiring method characterized by transitioning to a set of