JPH03273767A - Noise reduction circuit - Google Patents
Noise reduction circuitInfo
- Publication number
- JPH03273767A JPH03273767A JP2072129A JP7212990A JPH03273767A JP H03273767 A JPH03273767 A JP H03273767A JP 2072129 A JP2072129 A JP 2072129A JP 7212990 A JP7212990 A JP 7212990A JP H03273767 A JPH03273767 A JP H03273767A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- noise reduction
- input
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 230000001934 delay Effects 0.000 abstract description 4
- 230000000593 degrading effect Effects 0.000 abstract 2
- 230000003111 delayed effect Effects 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000284 extract Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野〉
本発明はビデオ信号等に乗っている微小高域ノイズ等を
低減するノイズ低減回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a noise reduction circuit that reduces minute high-frequency noise and the like contained in a video signal and the like.
（従来の技術〉
従来この種のノイズ低減回路は第５図に示したような構
成を有している。即ち、入力映像信号１００をバイパス
フィルタ１に通し、このフィルタから得られる前記入力
映像信号１００の高域成分２００をリミッタ回路２に通
して所定レベル以内の高域雑音成分３００を抽出する。(Prior Art) Conventionally, this type of noise reduction circuit has a configuration as shown in FIG. 100 high frequency components 200 are passed through the limiter circuit 2 to extract high frequency noise components 300 within a predetermined level.
この抽出された雑音成分３００を減算器３にて、元の映
像信号１００から減算して、元の映像信号１００に乗っ
ていた高域雑音成分を除去し、前記減算器３からは雑音
成分の無い映像信号４００が出力される。This extracted noise component 300 is subtracted from the original video signal 100 in the subtracter 3 to remove the high-frequency noise component on the original video signal 100. A video signal 400 that does not exist is output.
しかし、上記のような従来のノイズ低減回路では以下に
述べるような問題点があった。例えば入力映像信号１０
０として第６図（Ａ＞に示すようなエツジ部イを含んだ
信号が第５図に示したような回路に入力されたとする。However, the conventional noise reduction circuit as described above has the following problems. For example, input video signal 10
Assume that a signal containing an edge portion A as shown in FIG. 6 (A>) is input to a circuit as shown in FIG.
この様な場合、バイパスフィルタｌの出力信号２００は
第６図（Ｂ）の如くなり、入力映像信号１００のエツジ
部イではバイパスフィルタ１の出力信号レベルが大きく
なっている。従って、第６図（Ｂ）に示すような高域成
分２００がリミッタ回路２に入力されると、その出力信
号３００は第６図（Ｃ）の如く成り、イ部分で有効な高
域雑音成分が抽出できなくなってしまう。従って、減算
器３にて、第６図（Ａ＞に示すような入力映像信号１０
０から第６図（Ｃ）に示すような雑音成分３００を減算
すると、第６図（Ｄ）で示すような出力信号が得られ、
エツジ部イの部分ではノイズが含まれたままとなってし
まう問題点があった。In such a case, the output signal 200 of the bypass filter 1 becomes as shown in FIG. 6(B), and the output signal level of the bypass filter 1 is high at the edge part A of the input video signal 100. Therefore, when a high-frequency component 200 as shown in FIG. 6(B) is input to the limiter circuit 2, the output signal 300 becomes as shown in FIG. 6(C), and the effective high-frequency noise component is cannot be extracted. Therefore, in the subtracter 3, the input video signal 10 as shown in FIG.
When a noise component 300 as shown in FIG. 6(C) is subtracted from 0, an output signal as shown in FIG. 6(D) is obtained,
There was a problem in that noise was still included in the edge part A.
第７図は上記問題を回避すべくライン相関を利用して映
像信号からノイズを低減するノイズ低減回路の従来例を
示した図である。入力映像信号１００は減算器４と減算
器５に入力される。減算器５のもう一方の入力には減算
器４から出力されるノイズの低減された出力映像信号４
００がＬＨ遅延回路６にて上水平走査期間（ＩＨ〉に相
当する時間だけ遅延されて入力される。従って、この減
算器５では入力映像信号１００から１Ｈ遅延された出力
映像信号４００が減算されて、ライン差信号ｅがリミッ
タ回路７に入力される。このライン差信号ｅは雑音成分
及び相関の無い映像信号部分から成っており、これがリ
ミッタ回路７を通ることによって映像成分のレベルより
小さいレベルの雑音成分ｅＮだけとなる。このリミッタ
回路７から出力される雑音成分ｅＮは減算器４のもう一
方の入力に出力されるため、減算器４では入力映像信号
１００から雑音成分ｅＮが減算され、雑音成分が低減さ
れた映像信号４００が出力される。FIG. 7 is a diagram showing a conventional example of a noise reduction circuit that uses line correlation to reduce noise from a video signal in order to avoid the above problem. The input video signal 100 is input to a subtracter 4 and a subtracter 5. The other input of the subtracter 5 receives the noise-reduced output video signal 4 output from the subtracter 4.
00 is input to the LH delay circuit 6 after being delayed by a time corresponding to the upper horizontal scanning period (IH).Therefore, in this subtracter 5, the output video signal 400 delayed by 1H is subtracted from the input video signal 100. Then, the line difference signal e is input to the limiter circuit 7. This line difference signal e consists of a noise component and an uncorrelated video signal part, and by passing through the limiter circuit 7, the line difference signal e is reduced to a level lower than the level of the video component. The noise component eN output from the limiter circuit 7 is output to the other input of the subtracter 4, so the subtracter 4 subtracts the noise component eN from the input video signal 100. A video signal 400 with reduced noise components is output.
この第７図に示すようなノイズ低減回路は上記の如くラ
イン相関を利用するため、前後のラインに相関があると
きは問題がないが、相関が無くなる場合は、減算器４に
て入力映像信号１００から雑音以外の映像信号部分を引
いてしまうことがあり、画質を劣化させるという問題点
があった。Since the noise reduction circuit shown in FIG. 7 uses line correlation as described above, there is no problem when there is a correlation between the preceding and succeeding lines, but if there is no correlation, the input video signal is reduced by the subtracter 4. There is a problem that video signal parts other than noise may be subtracted from 100, resulting in deterioration of image quality.
（発明が解決しようとする課題〉
上記の如く、第５図に示したような従来のノイズ低減回
路では、入力映像信号のエツジ部分の雑音を除去するこ
とができないという欠点があり、また第７図に示すよう
なノイズ低減回路は入力映像信号のエツジ部分のノイズ
を低減することはできるが、映像信号にライン相関が無
い場合は、画質劣化を生じてしまうという欠点があった
。(Problems to be Solved by the Invention) As described above, the conventional noise reduction circuit as shown in FIG. Although the noise reduction circuit shown in the figure can reduce the noise in the edge portions of the input video signal, it has the disadvantage of causing image quality deterioration if the video signal has no line correlation.
そこで本発明は上記の欠点を除去するもので、入力映像
信号のエツジ部分の雑音を画質を劣化させることなく除
去することができるノイズ低減回路を提供することを目
的としている
〔発明の構成〕
（課題を解決するための手段〉
本発明は第１の入力信号からの高域信号成分を抽出し、
この抽出された前記高域信号成分の中の所定レベル以下
の信号成分を前記第工の入力信号から減算することによ
り、前記入力信号のノイズ成分を低減する第１のノイズ
低減手段と、前記第１のノイズ低減手段の出力信号を遅
延して前記第２の入力信号とする遅延手段と、第２の入
力信号からライン相関を利用して抽出された所定レベル
以下のライン差信号を前記第２の入力信号から減算する
ことにより、前記第２の入力信号のノイズ成分を低減す
る第２のノイズ低減手段と、前記第工の入力信号から抽
出された高域信号成分の中の所定レベル以上の信号成分
のライン相関部分を検出する検出手段と、この検出手段
により前記ライン相関部分が検出されている期間は前記
第２のノイズ低減手段を動作させてこの手段の出力信号
を最終的なノイズ低減信号とし、前記ライン相関部分が
検出されていない期間は前記遅延手段の出力信号を最終
的なノイズ低減信号とするように切り替える切替手段と
を具備した構成を有する。Therefore, the present invention aims to eliminate the above-mentioned drawbacks, and aims to provide a noise reduction circuit that can remove noise in the edge portion of an input video signal without deteriorating the image quality. Means for Solving the Problems> The present invention extracts a high frequency signal component from a first input signal,
a first noise reduction means for reducing the noise component of the input signal by subtracting a signal component below a predetermined level among the extracted high-frequency signal components from the first input signal; delay means for delaying the output signal of the first noise reduction means to obtain the second input signal; and delay means for delaying the output signal of the first noise reduction means to obtain the second input signal; a second noise reduction means for reducing the noise component of the second input signal by subtracting it from the input signal of the first step; a detection means for detecting a line correlation portion of a signal component; and a period when the line correlation portion is detected by the detection means, the second noise reduction means is operated to perform final noise reduction on the output signal of this means. and switching means for switching the output signal of the delay means to be the final noise reduction signal during a period in which the line correlation portion is not detected.
（作用）
本発明のノイズ低減回路において、遅延手段は第工のノ
イズ低減手段の出力信号を遅延して前記第２の入力信号
とする。検出手段は前記第１の入力信号から抽出された
高域信号成分の中の所定レベル以上の信号成分のライン
相関部分を検出する。切替手段は前記検出手段により前
記ライン相関部分が検出されている期間は前記第２のノ
イズ低減手段を動作させてこの手段の出力信号を最終的
なノイズ低減信号とし、前記ライン相関部分が検出され
ていない期間は前記遅延手段の出力信号を最終的なノイ
ズ低減信号とするように切り替える。(Function) In the noise reduction circuit of the present invention, the delay means delays the output signal of the first noise reduction means and uses it as the second input signal. The detection means detects a line correlation portion of a signal component of a predetermined level or higher among the high frequency signal components extracted from the first input signal. The switching means operates the second noise reduction means during the period when the line correlation portion is detected by the detection means, and uses the output signal of this means as the final noise reduction signal, and the switching means operates the second noise reduction means during the period when the line correlation portion is detected by the detection means. During the period when the noise reduction signal is not set, the output signal of the delay means is switched to be the final noise reduction signal.
（実施例）
以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明のノイズ低減回路の一実施例を示したブロ
ック図である。１１は入力映像信号１００から高域成分
を抽出するバイパスフィルタ、１２は設定レベル以上の
入力信号をカットして前記設定レベル以内の入力信号の
みを出力するリミッタ回路、↑３は入力映像信号１００
からリミッタ回ｆｉ４１３の出力信号を減算する減算器
、１４は減算器↑３の出力信号を後段の回路の動作に対
して時間合わせを行うべく一定時間遅延する遅延回路、
工５は遅延回路１４の出力信号からスイッチ回ｆｆ！１
９を介して入力される信号を減算して雑音成分が低減さ
れた映像信号を出力する減算器、１６は遅延回路１４か
ら出力される信号からＬＨ遅延回路１７により１Ｈ遅延
された遅延信号を減算してライン差信号ｅを出力する減
算器、１７は減算器１５から出力される映像信号を１Ｈ
遅延する１Ｈ遅延回路、１８は前記ライン差信号ｅの中
の所定レベル以内の信号成分を抽出するリミッタ回路、
工９はリミッタ回路上８の出力信号ｅＮ１を減算器１５
の一方の入力に入切するスイッチ回路、２０はバイパス
フィル１１から出力される信号２００のレベルが予め決
められた設定値を越えると、ハイレベルの信号を出力す
る相関検出用信号生成回路、２１は相関検出用信号生成
回路２０の出力信号６００からバイパスフィルタ１１の
出力信号２００で相関がある部分を検出する相関検出回
路である。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the noise reduction circuit of the present invention. 11 is a bypass filter that extracts high-frequency components from the input video signal 100; 12 is a limiter circuit that cuts input signals above a set level and outputs only input signals that are within the set level; ↑3 is an input video signal 100
14 is a delay circuit that delays the output signal of the subtracter ↑3 for a certain period of time in order to time-align the operation of the subsequent circuit;
The switch ff! 1
A subtracter 16 subtracts the signal inputted through 9 to output a video signal with reduced noise components; 16 subtracts the delayed signal delayed by 1H by the LH delay circuit 17 from the signal output from the delay circuit 14; A subtracter 17 outputs a line difference signal e by converting the video signal output from the subtracter 15 into 1H.
a 1H delay circuit that delays; 18 a limiter circuit that extracts signal components within a predetermined level from the line difference signal e;
Step 9 subtracts the output signal eN1 of limiter circuit 8 from subtracter 15.
20 is a correlation detection signal generation circuit that outputs a high level signal when the level of the signal 200 output from the bypass filter 11 exceeds a predetermined setting value; 21 is a correlation detection circuit that detects a correlated portion of the output signal 200 of the bypass filter 11 from the output signal 600 of the correlation detection signal generation circuit 20.
こにて゛、バイパスフィルす１１、リミッタ回路１２及
び減算罷工３は第１のノイズ低減手段を、減算罷工５．
１６．１Ｈ遅延回路１７及びリミッタ回ＦＩ！１１８は
第２のノイズ低減手段を構成し、遅延回Ｂ１４は遅延手
段を、相関検出用信号生成回路２０、相関検出回路２↑
は検出手段を、スイッチ回路１９は切替手段を構成して
いる。Here, the bypass filter 11, the limiter circuit 12, and the subtraction block 3 function as the first noise reduction means, and the subtraction block 5.
16.1H delay circuit 17 and limiter times FI! 118 constitutes a second noise reduction means, a delay circuit B14 constitutes a delay means, a correlation detection signal generation circuit 20, a correlation detection circuit 2↑
constitutes a detection means, and the switch circuit 19 constitutes a switching means.
次に本実施例の動作について説明する。ます入力映像信
号〈ここでは輝度信号〉１００はバイパスフィルタ１１
及び減算器１３に入力される。バイパスフィルター１は
入力映像信号１００から高域信号成分２００を抽出して
、これをリミッタ回路１２に出力する。リミッタ回路１
２は入力される高域信号成分２００の中で、予め設定さ
れているリミッタレベルＬ１より小さいレベルの信号３
００を抽出して、これを減算器１３の一方の入力に出力
する。この減算器１３の他方の入力には前述の如く入力
映像信号１００が入力されるため、ここで、入力映像信
号１００からリミッタ回路１２の出力信号３００が減算
され、得られた出力信号は遅延回路１４に入力される。Next, the operation of this embodiment will be explained. The input video signal (luminance signal here) 100 is the bypass filter 11
and is input to the subtracter 13. The bypass filter 1 extracts a high frequency signal component 200 from the input video signal 100 and outputs it to the limiter circuit 12. Limiter circuit 1
2 is a signal 3 whose level is lower than the preset limiter level L1 among the input high frequency signal components 200.
00 is extracted and outputted to one input of the subtracter 13. Since the input video signal 100 is input to the other input of this subtracter 13 as described above, the output signal 300 of the limiter circuit 12 is subtracted from the input video signal 100, and the obtained output signal is sent to the delay circuit. 14.
遅延回路１４にて所定時間遅延された遅延信号５００は
減算器１５及び減算器１６に入力される。但し、この遅
延信号５００はそのエツジ部分を除いて高域ノイズ成分
が低減されている。A delayed signal 500 delayed by a predetermined time in the delay circuit 14 is input to a subtracter 15 and a subtracter 16 . However, the high-frequency noise components of this delayed signal 500 are reduced except for its edge portions.
この減算器１６の他方の入力には、減算器↑５の出力信
号４００がＩＨ遅延回路１７によりＬＨ遅延されて入力
されるため、ここで、遅延信号５００からＬＨ遅延回路
１７から出力される信号が減算され、その結果であるラ
イン差信号ｅ１をリミッタ回８１８に出力する。リミッ
タ回路１８は入力信号の中でレベルＬ１以内の信号ｅＮ
１をスイッチ回路１９へ出力する。Since the output signal 400 of the subtracter ↑5 is delayed by LH by the IH delay circuit 17 and input to the other input of the subtracter 16, here, the signal output from the LH delay circuit 17 is input from the delayed signal 500. is subtracted, and the resulting line difference signal e1 is output to the limiter circuit 818. The limiter circuit 18 outputs a signal eN within level L1 among the input signals.
1 is output to the switch circuit 19.
ここで、バイパスフィルタ１１から出力された高域成分
２００は相関検出用信号生成回Ｆ＃Ｉ２０に入力される
。この相関検出用信号生成回路２０は前記入力信号２０
０が予め設定されている基準レベルＬ２を越えると、ハ
イレベルの信号を相関検出回路２１に出力し、越えてい
ないときはローレベルの信号を相関検出回路２１に出力
する。尚、０
基準レベルＬ２はリミッタ回路１８のリミッタレベルＬ
１と同じか、或いはこのリミッタレベルＬ１より小さく
設定される。Here, the high frequency component 200 output from the bypass filter 11 is input to the correlation detection signal generation circuit F#I20. This correlation detection signal generation circuit 20 uses the input signal 20
When 0 exceeds a preset reference level L2, a high level signal is output to the correlation detection circuit 21, and when it does not exceed it, a low level signal is output to the correlation detection circuit 21. Note that the 0 reference level L2 is the limiter level L of the limiter circuit 18.
1 or set lower than this limiter level L1.
この相関検出用信号生成回路２０にてハイレベルの信号
が生成される過程を第２図を参照して更に詳細に説明す
る。入力映像信号１００が第２図（Ａ＞に示すような波
形を有していると、バイパスフィルタ１１の出力信号は
第２図（Ｂ）に示す如くなり、このような波形の信号が
相関検出用信号生成回路２０に入力されることになる。The process of generating a high level signal in the correlation detection signal generation circuit 20 will be explained in more detail with reference to FIG. When the input video signal 100 has a waveform as shown in FIG. 2 (A>), the output signal of the bypass filter 11 becomes as shown in FIG. 2 (B), and a signal with such a waveform is used for correlation detection. This signal is input to the signal generation circuit 20 for use.
従って、相関検出用信号検出回路２０は前記第２図（Ｂ
）に示した信号２００がレベルＬ２を越えた区間で第２
図（Ｄ＞に示す如くハイレベルの信号６００を生成して
、これを相関検出回路２１に出力する。Therefore, the signal detection circuit 20 for correlation detection is as shown in FIG.
) in the section where the signal 200 exceeds the level L2.
A high-level signal 600 is generated as shown in FIG.
尚、この場合の減算器１３からの出力信号は第２図（Ｃ
）に示すような波形となり、エツジ部イではノイズ成分
が低減されていないことがわかる。Note that the output signal from the subtractor 13 in this case is shown in Fig. 2 (C
), and it can be seen that the noise component is not reduced at edge part A.
一方、相関検出回路２１は第３図に示す如く、ＬＨ遅延
回路２０１とアンド回路２０２から戒っている。このた
め、相関検出用信号検出回路２０１
から入力される第４図（Ａ＞で示したような信号６００
はＩＨ遅延回路２０１とアンド回路２０２の一方の入力
に入力される。アンド回路２０２の他方の入力には１Ｈ
遅延回路２０１にてＬＨ遅延された信号６００が入力さ
れるため、例えばこのＬＨ遅延された信号６００が第４
図（Ｂ）に示したようなものであれば、これら信号の相
関がある期間中、アンド回路２０２のアンド条件が成立
して第４図（Ｃ）に示すようなハイレベルの制御信号Ｍ
がアンド回路２０２からスイッチ回路１つに出力される
。ところで、スイッチ回路１９は入力される制御信号Ｍ
がローレベルの間は開路しており、ハイレベルの期間は
閉路するように動作する。On the other hand, the correlation detection circuit 21 is connected to an LH delay circuit 201 and an AND circuit 202, as shown in FIG. Therefore, the signal 600 as shown in FIG.
is input to one input of the IH delay circuit 201 and the AND circuit 202. The other input of the AND circuit 202 is 1H.
Since the LH-delayed signal 600 is input to the delay circuit 201, for example, this LH-delayed signal 600 is
If it is as shown in FIG. 4(B), during the period when these signals are correlated, the AND condition of the AND circuit 202 is satisfied and the high level control signal M as shown in FIG. 4(C) is generated.
is output from the AND circuit 202 to one switch circuit. By the way, the switch circuit 19 receives the input control signal M
The circuit is open while the signal is at a low level, and the circuit is closed while the signal is at a high level.
従って、バイパスフィルタ１１の出力信号２００に相関
がある期間、即ち第２図のイで示した入力映像信号のエ
ツジ部分では、スイッチ回路１つは閉路されるため、リ
ミッタ回路１８から出力される雑音成分ｅＮ１がスイッ
チ回路１つを介して減算器１５の他方の入力に出力され
る。Therefore, during a period in which the output signal 200 of the bypass filter 11 has a correlation, that is, at the edge portion of the input video signal shown in FIG. Component eN1 is output to the other input of subtracter 15 via one switch circuit.
従って、前記映像信号１００のエツジ部分では２
遅延回路１４から出力された遅延信号５００からエツジ
部分の雑音成分ｅＮ１が減算され、エツジ部分の雑音も
低減された映像信号４００がこの減算器１５から出力さ
れる。しかも、入力映像信号１００のエツジ部であって
もライン相関が無い場合、或いは前記エツジ部以外の信
号部分では、スイッチ回路１９が開路しているため、減
算器１５は遅延信号５００から何も減算しないで、この
遅延信号５００をそのまま映像信号４００として出力す
ることになる。Therefore, at the edge portion of the video signal 100, the noise component eN1 at the edge portion is subtracted from the delayed signal 500 output from the delay circuit 14, and the video signal 400 with the noise at the edge portion also reduced is output from the subtracter 15. be done. Furthermore, if there is no line correlation even at the edge portion of the input video signal 100, or in a signal portion other than the edge portion, the switch circuit 19 is open, so the subtracter 15 subtracts nothing from the delayed signal 500. Instead, this delayed signal 500 is output as is as the video signal 400.
本実施例によれば、入力映像信号１００に載っているノ
イズ成分の大部分はバイパスフィルタ１１、リミッタ回
路１２、減算器１３から成る第１のノイズ低減手段にて
取り除き、入力映像信号のエツジ部で相関がある場合の
み、減算器１５゜１６．１Ｈ遅延回路１７、リミッタ回
路１８から戒るライン相関を利用した第２のノイズ低減
手段を働かせて、前段のノイズ低減手段では取り切れな
かった入力映像信号のエツジ部に残っているノイズ成分
を取り除くため、入力映像信号１００に３
乗っている全ての雑音成分を低減することができると共
に、後段のライン相関を利用したノイズ低減手段は、入
力映像信号のエツジ部で且つライン相関がある場合のみ
働くため、入力映像信号１００の低レベル部分における
映像信号のデイティールの除去を防止し、画質の劣化を
防止することができる。According to this embodiment, most of the noise components included in the input video signal 100 are removed by the first noise reduction means consisting of the bypass filter 11, the limiter circuit 12, and the subtracter 13, and the edge portions of the input video signal are removed. Only when there is a correlation, the second noise reduction means using the line correlation detected by the subtracter 15° 16.1H delay circuit 17 and limiter circuit 18 is activated, and the input that could not be removed by the previous noise reduction means is activated. In order to remove noise components remaining at the edge portions of the video signal, all the noise components superimposed on the input video signal 100 can be reduced. Since it works only at the edge portion of the signal and when there is a line correlation, it is possible to prevent details of the video signal from being removed in the low level portion of the input video signal 100 and to prevent deterioration of image quality.
以上記述した如く本発明のノイズ低減回路によれば、入
力映像信号のエツジ部分の雑音を画質を劣化させること
なく除去することができる。As described above, according to the noise reduction circuit of the present invention, it is possible to remove the noise in the edge portion of the input video signal without deteriorating the image quality.
第１図は本発明のノイズ低減回路の一実施例を示したブ
ロック図、第２図は第１図に示した相関検出用信号生成
回路の信号生成過程を説明する波形図、第３図は第１図
に示した相関検出回路の詳細例を示した図、第４図は第
１図及び第３図に示した相関検出回路の動作を説明する
波形図、第５図は従来のノイズ低減回路の一例を示した
ブロック図、第６図は第５図に示した回路の動作を説４
明する波形図、第７図は従来のノイズ低減回路の他の例
を示したブロック図である。
工１・・・バイパスフィルタ
１２・・・リミッタ回路
１３．１６・・・減算器
１４・・・遅延回路
１７・・・ＬＨ遅延回路
１８・・・リミッタ回路
工９・・・スイッチ回路
２０・・・相関検出用信号生成回路
２１・・・相関検出回路FIG. 1 is a block diagram showing an embodiment of the noise reduction circuit of the present invention, FIG. 2 is a waveform diagram explaining the signal generation process of the correlation detection signal generation circuit shown in FIG. 1, and FIG. Figure 4 is a diagram showing a detailed example of the correlation detection circuit shown in Figure 1, Figure 4 is a waveform diagram explaining the operation of the correlation detection circuit shown in Figures 1 and 3, and Figure 5 is a conventional noise reduction method. A block diagram showing an example of the circuit, FIG. 6 is a waveform diagram explaining the operation of the circuit shown in FIG. 5, and FIG. 7 is a block diagram showing another example of the conventional noise reduction circuit. . Engineering 1...Bypass filter 12...Limiter circuit 13.16...Subtractor 14...Delay circuit 17...LH delay circuit 18...Limiter circuit Engineering 9...Switch circuit 20...・Correlation detection signal generation circuit 21...Correlation detection circuit
Claims (1)
された前記高域信号成分の中の所定レベル以下の信号成
分を前記第１の入力信号から減算することにより、前記
入力信号のノイズ成分を低減する第１のノイズ低減手段
と、前記第１のノイズ低減手段の出力信号を遅延して前
記第２の入力信号とする遅延手段と、第２の入力信号か
らライン相関を利用して抽出された所定レベル以下のラ
イン差信号を前記第２の入力信号から減算することによ
り、前記第２の入力信号のノイズ成分を低減する第２の
ノイズ低減手段と、前記第一の入力信号から抽出された
高域信号成分の中の所定レベル以上の信号成分のライン
相関部分を検出する検出手段と、この検出手段により前
記ライン相関部分が検出されている期間は前記第２のノ
イズ低減手段を動作させてこの手段の出力信号を最終的
なノイズ低減信号とし、前記ライン相関部分が検出され
ていない期間は前記遅延手段の出力信号を最終的なノイ
ズ低減信号とするように切り替える切替手段とを具備し
たことを特徴とするノイズ低減回路。By extracting a high-frequency signal component from a first input signal and subtracting a signal component below a predetermined level from the extracted high-frequency signal component, a first noise reduction means for reducing noise components; a delay means for delaying the output signal of the first noise reduction means to obtain the second input signal; and a line correlation from the second input signal. a second noise reduction means for reducing a noise component of the second input signal by subtracting a line difference signal below a predetermined level extracted from the second input signal; a detection means for detecting a line correlation portion of a signal component having a predetermined level or higher among the high frequency signal components extracted from the high frequency signal component; and a period during which the line correlation portion is detected by the detection means, the second noise reduction means. switching means for switching to operate the output signal of the means to make the output signal of the means a final noise reduction signal, and to use the output signal of the delay means as the final noise reduction signal during a period in which the line correlation portion is not detected; A noise reduction circuit characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072129A JPH03273767A (en) | 1990-03-23 | 1990-03-23 | Noise reduction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072129A JPH03273767A (en) | 1990-03-23 | 1990-03-23 | Noise reduction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03273767A true JPH03273767A (en) | 1991-12-04 |
Family
ID=13480389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072129A Pending JPH03273767A (en) | 1990-03-23 | 1990-03-23 | Noise reduction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03273767A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135269A (en) * | 1981-10-15 | 1983-08-11 | ヨ−ゼフ・ガルトナ−・アンド・カンパニ− | Method of installing curtain wall and wall element used therein |
-
1990
- 1990-03-23 JP JP2072129A patent/JPH03273767A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135269A (en) * | 1981-10-15 | 1983-08-11 | ヨ−ゼフ・ガルトナ−・アンド・カンパニ− | Method of installing curtain wall and wall element used therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63121371A (en) | Video signal processor | |
| JPH04101579A (en) | Television signal processor | |
| JPH03273767A (en) | Noise reduction circuit | |
| JPH05207504A (en) | Video signal processor | |
| JPH07131676A (en) | Movement detecting circuit | |
| JPH05103231A (en) | Noise reduction circuit | |
| JPS595794A (en) | Dot disturbance removing device | |
| JP2548136B2 (en) | Noise eliminator | |
| JP2761353B2 (en) | Luminance signal color signal separation circuit | |
| JP3081266B2 (en) | Motion detection circuit | |
| JPH06326892A (en) | Vertical detail emphasis circuit | |
| JPH02211778A (en) | Adaptive type noise suppressor | |
| KR0155756B1 (en) | Digital noise depreciation method and circuit of magnetic recording/reproducing apparatus | |
| JPS62151077A (en) | Noise reduction device | |
| JPH0420182A (en) | Noise removing circuit | |
| JP2755840B2 (en) | Chroma signal processing circuit | |
| KR0139781B1 (en) | Contour correction and noise cancelling circuit of a video signal | |
| KR920005172B1 (en) | Enhancing method in horizontal outlines | |
| KR950004907A (en) | Noise Reduction Device Using Horizontal / Vertical Correlations | |
| JPH07322285A (en) | Motion detection circuit | |
| JPH08168021A (en) | Noise reducing device | |
| KR920020974A (en) | Luminance and Color Signal Separation Circuit | |
| JPH0382287A (en) | Noise canceller circuit | |
| JPH07184233A (en) | Video signal processor | |
| JPH02181590A (en) | Chroma noise reduction circuit |