JPH03262232A - Isdn packet switchboard - Google Patents
Isdn packet switchboardInfo
- Publication number
- JPH03262232A JPH03262232A JP2060058A JP6005890A JPH03262232A JP H03262232 A JPH03262232 A JP H03262232A JP 2060058 A JP2060058 A JP 2060058A JP 6005890 A JP6005890 A JP 6005890A JP H03262232 A JPH03262232 A JP H03262232A
- Authority
- JP
- Japan
- Prior art keywords
- buffer area
- channel
- section
- ratio
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 168
- 238000004891 communication Methods 0.000 claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims abstract description 37
- 238000012545 processing Methods 0.000 abstract description 22
- 238000000034 method Methods 0.000 description 23
- 238000012546 transfer Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
本発明はＩＳＤＮ（７）Ｄチャネルパケットのパケット
交換を行うパケット交換機に関するものである。The present invention relates to a packet switch that performs packet switching of ISDN (7) D channel packets.
従来、ＩＳＤＮのＤチャネルパケットのパケット交換を
行なうパケット交換機の構成を第１１図に示す。
第１１図において、４０１はパケット交換機、４０６は
ＩＳＤＮ交換網、４０７はＤチャネルパケット通信が可
能なＩＳＤＮ端末である。
パケット交換機４０１において、４０２はＤチャネルパ
ケットの交換を行なうＤチャネルパケット交換部、４０
３はＩＳＤＮと接続するための回線Ｉ／Ｆ部、４０４は
Ｄチャネルパケット通信可能なＩＳＤＮ端末を収容でき
る内線Ｉ／Ｆ部、４０５は各Ｉ／Ｆ部がＤチャネルパケ
ット交換部と通信を行なうための通信制御バスである。
以上の構成において、回線Ｉ／Ｆ部４０３と内線Ｉ／Ｆ
部４０４には第１１図に示すＤチャネルパケット通信の
ためのバッファメモリ４１０がそれぞれ具備されている
。このバッファメモリ４１０は、第１２図に示すように
通信制御バス４０５を通してＤチャネルパケット交換部
４０２から受信するパケットを回線または内線に送出す
るまで一時蓄えるための送信バッファエリア４１１と、
回線または内線からのパケットを通信制御バス４０５を
通してＤチャネルパケット交換部４０２へ送出するまで
一時蓄えるための受信バッファエリア４１２に分割され
ている。
そして、この両バッファエリアの各比率は一般に固定的
なものであるが、なかにはこの両バッファの比率が変え
られるようなものもある。この比率を変えられる交換機
においては、回線１７Ｆ部４０３、内線Ｉ／Ｆ部４０４
において一方のバッファエリアが足りなくなったことを
検出したのち初めて分割の比率を変更していた。FIG. 11 shows the configuration of a conventional packet switch for switching ISDN D channel packets. In FIG. 11, 401 is a packet switch, 406 is an ISDN switching network, and 407 is an ISDN terminal capable of D channel packet communication. In the packet switch 401, 402 is a D channel packet switching section for exchanging D channel packets;
3 is a line I/F unit for connecting with ISDN, 404 is an extension I/F unit that can accommodate an ISDN terminal capable of D channel packet communication, and 405 is a line I/F unit for each I/F unit to communicate with the D channel packet exchange unit. It is a communication control bus for In the above configuration, the line I/F section 403 and the extension I/F
Each section 404 is provided with a buffer memory 410 for D channel packet communication shown in FIG. As shown in FIG. 12, this buffer memory 410 includes a transmission buffer area 411 for temporarily storing packets received from the D channel packet switching section 402 via the communication control bus 405 until they are sent out to the line or extension;
It is divided into a receive buffer area 412 for temporarily storing packets from the line or extension until they are sent to the D channel packet exchange unit 402 via the communication control bus 405. Although the ratio between these two buffer areas is generally fixed, there are some devices in which the ratio between these two buffer areas can be changed. In an exchange that can change this ratio, line 17F section 403, extension I/F section 404
The division ratio was only changed after detecting that one buffer area was running out.
しかしながら、上記従来例では、バッファメモリ４１０
において、送信バッファエリア４１１又は受信バッファ
エリア４１２が足りなくなったことを各Ｉ／Ｆ部４０３
，４０４において検出したのち、初めて分割の比率を変
更していたので、次のように欠点があった。
（１）Ｄチャネルパケット交換部において、各ＩｌＦ部
４０３，４０４の一方のバッファエリアの不足が予測可
能な状態であっても何もすることができず、実際にバッ
ファエリアの不足が発生し、不足が検出をしてから変更
しなければならないというムダな処理を各Ｉ／Ｆ部で行
なわなければならない。
（２）Ｄチャネルパケット交換部において、各Ｉ／Ｆ部
４０３，４０４の一方のバッファエリアの不足が予測可
能な状態であっても予めバッファエリアの分割が行なわ
れず、各Ｉ／Ｆ部４０３゜４０４でのバッファエリアの
不足の検出後に初めて分割比率を変更するため、この分
割比率の変更がすむまで、各Ｉ／Ｆ部４０３，４０４と
Ｄチャネルパケット交換部２間のパケットの転送を中断
しなくてはならず、また、その中断の処理のために各Ｉ
／Ｆ部４０３，４０４とＤチャネルパケット交換部４０
２間の制御データの送受が増大していた。However, in the above conventional example, the buffer memory 410
, each I/F unit 403 informs that the transmitting buffer area 411 or receiving buffer area 412 is insufficient.
, 404, the division ratio is changed for the first time, which has the following disadvantages. (1) In the D channel packet exchange unit, even if the shortage of buffer area of one of the IIF units 403 and 404 is predictable, nothing can be done, and the shortage of buffer area actually occurs; Each I/F unit must perform the wasteful process of detecting the shortage and then changing it. (2) In the D channel packet exchange unit, even if the shortage of buffer area in one of the I/F units 403 and 404 is predictable, the buffer area is not divided in advance, and each I/F unit 403° Since the division ratio is changed only after the buffer area shortage is detected in step 404, packet transfer between each I/F unit 403, 404 and the D channel packet exchange unit 2 is suspended until the division ratio change is completed. and each I
/F sections 403, 404 and D channel packet exchange section 40
The amount of control data sent and received between the two was increasing.
本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。
即ち、ＩＳＤＮのＤチャネルパケット交換を行なう交換
機において、送信バッファエリアと受信バッファエリア
を有しＤチャネルパケットを一時的に蓄える記憶手段と
、Ｄチャネルパケット通信のこれからの送受信量に対応
した比率で記憶手段の送信バッファエリアと受信バッフ
ァエリアへの分割の比率を変更する変更手段とを備える
。
また、変更手段はＤチャネルパケット通信のリンク状態
を検出して記憶手段の送信バッファエリアと受信バッフ
ァエリアの分割の比率を変更する。
さらに、変更手段は記憶手段の送信バッファエリアと受
信バッファエリアにおける過去の使用状態を測定して前
記記憶手段の送信バッファエリアと受信バッファエリア
への分割の比率を変更する。The present invention was made for the purpose of solving the above-mentioned problems, and includes the following configuration as one means for solving the above-mentioned problems. That is, in an exchange that performs ISDN D channel packet exchange, there is a storage means that has a sending buffer area and a receiving buffer area and temporarily stores D channel packets, and a storage means that stores D channel packets at a ratio corresponding to the future transmission and reception amount of D channel packet communication. The apparatus includes changing means for changing the division ratio of the means into a transmitting buffer area and a receiving buffer area. Further, the changing means detects the link state of D channel packet communication and changes the division ratio between the sending buffer area and the receiving buffer area of the storage means. Furthermore, the changing means measures the past usage status of the sending buffer area and the receiving buffer area of the storage means and changes the ratio of division of the storage means into the sending buffer area and the receiving buffer area.
以上の構成において、予めこれからの送受信量に対応し
た比率で記憶手段の送信バッファエリアと受信バッファ
エリアへの分割の比率を変更することにより、分割比率
の変更にあたっても、交換中のパケットの転送を中断し
なくてすみ、また、その中断の処理のための制御データ
の送受が増大することも防ぐことができる。
さらに、予めこれからの送受信量に対応した比率をリン
ク状態によって判断することにより、又は、過去のバッ
ファの使用状態にしたがって判断することにより、制御
データの増大を防ぎながら交換中のパケットの転送を中
断することなく、記憶手段の送信バッファエリアと受信
バッファエリアへの分割の比率を変更することができる
。In the above configuration, by changing the division ratio of the storage means into the transmission buffer area and the reception buffer area in advance at a ratio corresponding to the future transmission and reception amount, even when changing the division ratio, the transfer of the packet being exchanged is This eliminates the need for interruption, and also prevents an increase in the transmission and reception of control data for processing the interruption. Furthermore, by determining in advance the ratio corresponding to the future transmission and reception amount based on the link status or according to the past buffer usage status, the transfer of the packet being exchanged can be interrupted while preventing an increase in control data. The division ratio of the storage means into the transmission buffer area and the reception buffer area can be changed without having to do so.
以下、図面を参照して本発明に係る一実施例を詳細に説
明する。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
【第１実施例】
第１図は本発明に係る第１の一実施例のブロック図であ
り、同図において１はパケット交換機、１１はＩＳＤＮ
、１２．１３はＤチャネルパケット通信を行なうＩＳＤ
Ｎ端末である。
パケット交換機１において、２はパケット交換機１の全
体制御を司る中央制御部、３はＩＳＤＮの情報チャネル
であるＢチャネルデータの交換を行なうＢチャネル交換
部、４は制御チャネルであるＤチャネルパケットの交換
を行なうＤチャネルパケット交換部、５はＩＳＤＮ接続
するための回線Ｉ／Ｆ部、６，７はＤチャネルパケット
通信を行なうＩ ＳＤＮ端末１２．１３を収容するため
の内線Ｉ／Ｆ部である。
Ｄチャネルパケット交換部４において、４１はＤチャネ
ルパケット交換部４の全体制御を司る制御部、４２はＤ
チャネルパケットを一時蓄えるためのバッファメモリ、
４３は通信制御バス８，９を介して回線Ｉ／Ｆ部５、内
線Ｉ／Ｆ部６，７及び中央制御部２と通信するための通
信Ｉ／Ｆ部である。
また、回線Ｉ／Ｆ部５において、５１は回線Ｉ／Ｆ部５
の全体制御を司る制御部、５２ばＤチャネルパケットを
一時蓄えるためのバッファメモリ、５３は通信制御バス
８，９を介して中央制御部２またはＤチャネルパケット
交換部４と通信するだめの通信Ｉ／Ｆ部、５４はＩＳＤ
ＮＩＩとの通信制御を行なう回線制御部である。
更に、内線Ｉ／Ｆ部６，７において、６１゜７１は内線
Ｉ／Ｆ部６，７の全体制御を司る制御部、６２．７２は
Ｄチャネルパケットを一時蓄えるためのバッファメモリ
、６３．７３は通信制御バス８，９を介して中央制御部
２またはＤチャネルパケット交換部４と通信するための
通信Ｉ／Ｆ部、６４．７４はＩＳＤＮ端末１２．１３と
の通信制御を行なうための内線制御部である。
なお、８は各Ｉ／Ｆ部５，６．７及びＤチャネルパケッ
ト交換部４と中央制御部２が、制御データの送受を行な
うための通信制御バス、９は各Ｉ／Ｆ部５，６．７とＤ
チャネルパケット交換部４とがＤチャネルパケットや制
御データの送受を行なうための通信制御バス、１０はＢ
チャネルデータの送受のためのハイウェイである。
上記構成において、通常バッファメモリ５２゜６２．７
２は、上述した第１２図と同様に、通信制御バス９を通
してＤチャネルパケット交換部４から受信するパケット
を、回線または内線に送出するまでの間−時蓄える送信
バッファエリアと、回線または内線から受信するパケッ
トを、Ｄチャネルパケット交換部４に送出するまでの間
−時蓄える受信バッファエリアに分割されている。本実
施例においては、両バッファエリアの比率は固定ではな
く、後述するようにＤチャネルパケット通信のリンク状
態よりバッファエリアの不足状態が起きる虞れがあるか
否かを監視しており、必要に応じて両バッファの比率を
変更する。なお、初期状態時においては、係る両バッフ
ァの比率はそれぞれ１：１の比率に分割されている。
１
以上の構成を備える本実施例の通信制御を第２図〜第４
図のフローチャートを参照して以下に説明する。
第２図はＩＳＤＮＩＩとＩＳＤＮ端末（例えばＩＳＤＮ
端末１２）との間でＤチャネルパケットのリンクを構築
する処理を示すフローチャート、第３図はリンク構築後
のＤチャネルパケット交換部４における処理を示すフロ
ーチャート、第４図はリンク構築後の回線Ｉ／Ｆ部５に
おける処理を示すフローチャートである。
まず第２図のフローチャートを参照して、Ｉ ＳＤＮ端
末１２が発呼側である場合のＩＳＤＮ１１とＩＳＤＮ端
末１２との間でのＤチャネルパケットのリンクを構築す
る処理を説明する。
発呼側ＩＳＤＮ端末１２はステップＳ１で自端末の接続
内線Ｉ／Ｆ６にリンク構築を指示する。
２
この指示を受けた内線Ｉ／Ｆ６は、制御部６１の制御の
元に内線制御部６４との間でリンクがはられる。そして
、制御部６１はステップＳ３でそのリンク情報を通信Ｉ
／Ｆ部６３．４３を介してＤチャネルパケット交換部４
に伝送する。このリンク情報を受けたＤチャネルパケッ
ト交換部４は、ステップＳ４で制御部４１の制御で受信
リンク情報を通信Ｉ／Ｆ部４３を介して回線Ｉ／Ｆ部５
に転送する。通信Ｉ／Ｆ部５３を通してこのリンク情報
を受けた回線Ｉ／Ｆ５は、ステップＳ５で制御部５１の
制御の元に回線制御部５４とＩＳＤＮＩＩとの間でリン
クをはる。以上の処理により、ＩＳＤＮＩＩとＩＳＤＮ
端末１２との間のリンクが成立したため、以後ステップ
ＳＩＯでパケット交換処理を行なうことができる。Ｄチ
ャネルパケットが例えばＩＳＤＮ端末１２より送出され
る場合には、内線制御部６４を通ってバッファメモリ６
２の受信バッファエリアに一度蓄えられる。そして、通
信Ｉ／Ｆ部６３．４３を介して、バッファメモリ４２の
受信バッファメモリに転送され、さらに通信Ｉ／Ｆ部４
３．５３を介してバッファメモリ５２の送信バッファエ
リアに転送される。続いて、回線制御部５４の制御でこ
のパケットはＩＳＤＮ１１に送出される。逆の方向のパ
ケットの送受信の場合には、回線制御部５４を通ってバ
ッファメモリ５２の受信バッファエリアに一度蓄えられ
る。そして、通信Ｉ／Ｆ部５３．４３を介して、バッフ
ァメモリ４２の送信バッファメモリに転送され、さらに
通信Ｉ／Ｆ部４３．６３を介してバッファメモリ６２の
送信バッファエリアに転送される。続いて、内線制御部
６４の制御でこのパケットはＩＳＤＮ端末１２に送出さ
れる。
このようにしたパケット交換処理が終了するとステップ
Ｓｌｌに進み、リンク開放処理を実行する。このリンク
開放処理は先のステップ８１〜ステツプＳ５のリンク構
築処理と同様の手順で行なわれ、順次リンク開放情報を
転送してゆくことにより達成される。
上記の処理により、ＴＳＤＮｌｌとＩＳＤＮ端末１２と
の間でＤチャネルパケットのリンクが構築されている状
態時に、新たにＩＳＤＮ端末１３よりＩＳＤＮＩＩへの
発呼要求が発生した場合のＤチャネルパケット交換部４
における処理及び回線Ｉ／Ｆ部５における処理を第３図
、第４図のフローチャートにしたがって詳細に説明する
。
Ｄチャネルパケット交換部４の通信Ｉ／Ｆ部４３ば、ス
テップ５２０２で常時リンク情報があ５
るか否かを監視しており、Ｉ ＳＤＮ端末１３がＩＳＤ
ＮＩＩとＤチャネルパケットの送受を行なうために、第
２図のステップ８１〜ステツプＳ３と同様にして内線Ｉ
／Ｆ部７とリンクをはり、内線Ｉ／Ｆ６よりＤチャネル
パケット交換部４にリンク情報が送られてくると、ステ
ップ５２０２よりステップ５２０３の処理に進み、ステ
ップＳ４と同様にして制御部４１の制御で受信リンク情
報に基づいて、前記のようにリンク処理を行ない、リン
ク情報を通信Ｉ／Ｆ部４３を介して回線Ｉ／Ｆ部５に転
送する処理を行なう。そしてステップ５２０４でリンク
状態に変化が生じたかどうかを判断する。リンク状態に
変化が生じていない場合には、そのまま処理を終了する
。（ステップ２０７）。
一方、リンク状態に変化が生じている場合には６
ステップ５２０６に進み、バッファメモリの送信バッフ
ァと受信バッファとのバッファエリアの比率の変更情報
を他の各Ｉ／Ｆ部に通知して処理を終了する。
この場合には、第５図に示すリンク状態より第６図に示
すリンク状態に変化し、回線Ｉ／Ｆ部５が２つのＤチャ
ネルパケットのリンクを制御するようになるため、ステ
ップ８２０６において回線Ｉ／Ｆ部５に対して、バッフ
ァメモリ５２の送信バッファのエリアと受信バッファの
エリアの比率を、例えば第７図に示すように、２対１の
比率にに変更する旨の制御データを、通信Ｉ ／ Ｆ部
４３を介して回線Ｉ／Ｆ部５に送出する。
回線Ｉ／Ｆ部５は第４図ステップ５３０２に示す様に、
常時バッファエリア変更通知制御データが通信Ｉ／Ｆ部
５を介して受信されるが否かを監視しており、この制御
データを受信するとステップ５３０２よりステップ３３
０３の処理に移行し、受信バッファエリア変更通知制御
データに従って、例えば第７図のようにバッファエリア
比率の変更を行なう。
このように、リンク状態の変更があるごとに、リンク状
態を判断し、各Ｉ／Ｆ部が処理するリンク数がｎとする
ならば、そのＩ／Ｆ部のバッファメモリの送信バッファ
エリアと受信バッファエリアの比率をｎ：１にするよう
に変更していく。
以上の様に制御することにより、リンク状態によって記
憶手段の送信バッファエリアと受信バッファエリアへの
分割の比率を変更することができる。このため、予め最
適の分割比率とすることができるとともに、分割比率の
変更にあたっても交換中のパケットの転送を中断しなく
てすみ、また、その中断の処理のための制御データの送
受が増大することも防ぐことができる。
なお、以上の説明においては、ＩＳＤＮＩＩとのインタ
フェースを司る回線Ｉ／Ｆ部が１つ備えられ、また接続
ＩＳＤＮ端末が２台で内線Ｉ／Ｆ部も２つである場合を
例に説明したが、これは説明の便のためであり、それら
の数に制限がな（、い（つであってもかまわないことは
勿論である。
また、以上の説明においては、各Ｉ／Ｆ部が処理するリ
ンク数がｎとするならば、そのＩ／Ｆ部のバッファメモ
リの送信バッファエリアと受信バッファエリアの比率を
ｎ：１になるように変更する例について説明したが、本
発明は以上の例に限定されるものではなく、この比率の
値はリンク数に基づいた比率であれば任意の割り合いと
することができる。
９
以上説明したように第１実施例によれば、各Ｉ／Ｆ部に
あるバッファメモリにおいて、送信バッファエリアと受
信バッファエリアの比率を各Ｉ／Ｆ部のリンク状態によ
って変更することにより以下の効果が得られる。
（１）リンク状態によって、あらかじめ送受信バッファ
エリアの比率の変更が行なわれるので、バッファエリア
の不足の検出をしてから変更る必要が少なく、各Ｉ／Ｆ
部の処理の負荷が軽（なる。
（２）リンク状態によってあらかじめ送受信バッファエ
リアの比率の変更が行なわれるので、バッファ不足によ
るパケット転送中の比率の変更の処理が少ないので、パ
ケット転送の中断が少ない。
また、その中断による制御データの送受が少なくなるの
で、処理の効率が上がる。[First Embodiment] FIG. 1 is a block diagram of a first embodiment according to the present invention, in which 1 is a packet switch and 11 is an ISDN.
, 12.13 is an ISD that performs D channel packet communication.
This is the N terminal. In the packet switch 1, 2 is a central control unit that controls the entire packet switch 1, 3 is a B channel exchange unit that exchanges B channel data, which is an ISDN information channel, and 4 is a control channel, which is a D channel packet exchange. 5 is a line I/F unit for ISDN connection, and 6 and 7 are extension I/F units for accommodating ISDN terminals 12 and 13 that perform D channel packet communication. In the D channel packet switching unit 4, 41 is a control unit that controls the entire D channel packet switching unit 4, and 42 is a control unit that controls the entire D channel packet switching unit 4.
Buffer memory for temporarily storing channel packets,
A communication I/F section 43 communicates with the line I/F section 5, the extension I/F sections 6 and 7, and the central control section 2 via the communication control buses 8 and 9. Further, in the line I/F section 5, 51 is the line I/F section 5.
52 is a buffer memory for temporarily storing D channel packets, and 53 is a communication I for communicating with the central control section 2 or the D channel packet exchange section 4 via communication control buses 8 and 9. /F section, 54 is ISD
This is a line control unit that controls communication with NII. Furthermore, in the extension I/F units 6 and 7, 61.71 is a control unit that controls the entire extension I/F units 6 and 7, 62.72 is a buffer memory for temporarily storing D channel packets, and 63.73 64.74 is a communication I/F unit for communicating with the central control unit 2 or the D channel packet exchange unit 4 via the communication control buses 8 and 9, and 64.74 is an extension line for controlling communication with the ISDN terminal 12.13. This is the control section. In addition, 8 is a communication control bus for each I/F unit 5, 6.7, D channel packet exchange unit 4, and central control unit 2 to transmit and receive control data, and 9 is each I/F unit 5, 6. .7 and D
A communication control bus 10 is used for transmitting and receiving D channel packets and control data to and from the channel packet exchange unit 4.
It is a highway for transmitting and receiving channel data. In the above configuration, the normal buffer memory is 52°62.7
2 includes a transmission buffer area for storing packets received from the D channel packet switching unit 4 through the communication control bus 9 until they are sent to the line or extension, and a buffer area 2 for storing packets received from the D channel packet switching unit 4 through the communication control bus 9, as shown in FIG. It is divided into a receive buffer area for storing received packets until they are sent to the D channel packet exchange section 4. In this embodiment, the ratio of both buffer areas is not fixed, and as will be described later, the link status of D channel packet communication is monitored to see if there is a risk of buffer area shortage. Change the ratio of both buffers accordingly. Note that in the initial state, the ratio of both buffers is 1:1. 1 The communication control of this embodiment having the above configuration is shown in FIGS. 2 to 4.
This will be explained below with reference to the flowchart shown in the figure. Figure 2 shows ISDN II and ISDN terminals (e.g. ISDN
FIG. 3 is a flowchart showing the processing in the D channel packet switching unit 4 after link construction, and FIG. 5 is a flowchart showing processing in the /F unit 5. FIG. First, with reference to the flowchart in FIG. 2, the process of establishing a D channel packet link between the ISDN 11 and the ISDN terminal 12 when the ISDN terminal 12 is the calling side will be described. In step S1, the calling ISDN terminal 12 instructs the connecting extension I/F 6 of its own terminal to establish a link. 2 Upon receiving this instruction, the extension I/F 6 establishes a link with the extension control unit 64 under the control of the control unit 61. Then, the control unit 61 transfers the link information to the communication I in step S3.
D channel packet exchange unit 4 via /F unit 63.43
to be transmitted. The D channel packet switching unit 4 that has received this link information transfers the received link information to the line I/F unit 5 via the communication I/F unit 43 under the control of the control unit 41 in step S4.
Transfer to. The line I/F 5, which has received this link information through the communication I/F section 53, establishes a link between the line control section 54 and the ISDN II under the control of the control section 51 in step S5. By the above processing, ISDNII and ISDN
Since the link with the terminal 12 has been established, packet exchange processing can be performed in step SIO thereafter. For example, when a D channel packet is sent from the ISDN terminal 12, it passes through the extension control unit 64 and is stored in the buffer memory 6.
It is stored once in the reception buffer area of 2. Then, it is transferred to the reception buffer memory of the buffer memory 42 via the communication I/F section 63.43, and further transferred to the reception buffer memory of the buffer memory 42.
3.53 to the transmission buffer area of the buffer memory 52. Subsequently, this packet is sent to the ISDN 11 under the control of the line control section 54. When transmitting and receiving packets in the opposite direction, the packets are stored once in the reception buffer area of the buffer memory 52 through the line control unit 54. The data is then transferred to the transmission buffer memory of the buffer memory 42 via the communication I/F section 53.43, and further transferred to the transmission buffer area of the buffer memory 62 via the communication I/F section 43.63. Subsequently, this packet is sent to the ISDN terminal 12 under the control of the extension control section 64. When the packet exchange processing as described above is completed, the process proceeds to step Sll, and link release processing is executed. This link release process is performed in the same manner as the link construction process from step 81 to step S5, and is achieved by sequentially transferring link release information. Through the above processing, when a D channel packet link has been established between TSDN 11 and ISDN terminal 12, D channel packet switching unit 4 when a new call request is generated from ISDN terminal 13 to ISDN II
The processing in and the processing in the line I/F section 5 will be explained in detail according to the flowcharts of FIGS. 3 and 4. The communication I/F section 43 of the D channel packet exchange section 4 constantly monitors whether there is link information 5 in step 5202, and the ISDN terminal 13
In order to send and receive D channel packets to and from the NII, the extension I
When a link is established with the /F unit 7 and link information is sent from the extension I/F 6 to the D channel packet exchange unit 4, the process proceeds from step 5202 to step 5203, and the control unit 41 is activated in the same manner as step S4. Based on the received link information, the link processing is performed as described above under control, and the link information is transferred to the line I/F section 5 via the communication I/F section 43. Then, in step 5204, it is determined whether a change has occurred in the link status. If there is no change in the link status, the process ends immediately. (Step 207). On the other hand, if there has been a change in the link status, the process proceeds to step 5206, where information on changing the buffer area ratio between the sending buffer and the receiving buffer in the buffer memory is notified to each other I/F unit and processing is performed. finish. In this case, the link state shown in FIG. 5 changes to the link state shown in FIG. Control data is sent to the I/F unit 5 to change the ratio of the transmitting buffer area and receiving buffer area of the buffer memory 52 to a ratio of 2:1 as shown in FIG. 7, for example. It is sent to the line I/F section 5 via the communication I/F section 43. As shown in step 5302 in FIG. 4, the line I/F section 5
It constantly monitors whether or not buffer area change notification control data is received via the communication I/F section 5, and when this control data is received, the process proceeds from step 5302 to step 33.
03, the buffer area ratio is changed as shown in FIG. 7, for example, in accordance with the reception buffer area change notification control data. In this way, the link status is determined every time there is a change in the link status, and if the number of links processed by each I/F unit is n, then the transmit buffer area and the receive buffer area of the buffer memory of that I/F unit are Change the buffer area ratio to n:1. By controlling as described above, it is possible to change the division ratio of the storage means into the transmission buffer area and the reception buffer area depending on the link state. Therefore, it is possible to set the optimal division ratio in advance, and even when changing the division ratio, there is no need to interrupt the transfer of the packet being exchanged, and the transmission and reception of control data to handle the interruption increases. It can also be prevented. In addition, in the above explanation, the case where one line I/F unit that controls the interface with ISDN II is provided, and there are two connected ISDN terminals and two extension I/F units was explained as an example. , this is for convenience of explanation, and it goes without saying that there is no limit to the number of them. Also, in the above explanation, each I/F unit processes An example has been described in which, assuming that the number of links to be connected is n, the ratio of the sending buffer area and receiving buffer area of the buffer memory of the I/F section is changed to n:1. The value of this ratio can be any ratio as long as it is based on the number of links.9 As explained above, according to the first embodiment, each I/F The following effects can be obtained by changing the ratio of the sending buffer area and receiving buffer area in the buffer memory in the section depending on the link status of each I/F section. (1) The ratio of the sending and receiving buffer areas can be adjusted in advance depending on the link status. changes are made, so there is less need to detect the lack of buffer area and then make changes, and each I/F
(2) Since the ratio of transmitting and receiving buffer areas is changed in advance depending on the link status, there is less processing to change the ratio during packet transfer due to buffer shortage, so there is no interruption of packet transfer. In addition, the transmission and reception of control data due to interruptions is reduced, improving processing efficiency.
【第２実施例】
０
以上の説明は、リンク状態によって記憶手段の送信バッ
ファエリアと受信バッファエリアへの分割の比率を変更
する例について説明したが、送信バッファエリアと受信
バッファエリアへの分割の比率を変更するのはリンク状
態に基づく例に限定されるものではなく、過去の使用状
態に基づいて送信バッファエリアと受信バッファエリア
への分割の比率を変更してもよい。このように制御する
本発明に係る第２実施例を以下説明する。
第２実施例においても、パケット交換機ｌ、ＩＳＤＮＩ
Ｉ、Ｄチャネルパケット通信を行なうＩＳＤＮ端末１２
．１３等のシステム構成は第１実施例である第１図と同
様の構成であり、リンクの構築方法も第２図に示す第１
実施例と同様である。リンクはさまざまな組み合せて成
立し、パケットの送受信が各Ｉ／Ｆ部によって行なわれ
る。
従って、これらの説明は第１実施例と重複するため省略
する。
なお、第２実施例においても、第１実施例と同様にＩＳ
ＤＮＩＩとのインタフェースを司る回線Ｉ／Ｆ部が１つ
備えられ、また接続ＩＳＤＮ端末が２台で内線Ｉ／Ｆ部
も２つである場合に限定されるものではなく、それらの
数に制限がな（、いくつであってもかまわないことは勿
論である。
第２実施例においては、各Ｉ／Ｆ部の制御部には、単位
時間内での送信バッファエリアに蓄積されたＤチャンネ
ルパケット量がいちばん太き（なった時の値を設定する
単位時間内送信バッファ最大使用量レジスタ（ＴＭＡＸ
） 、及び単位時間内での受信バッファエリアに蓄積さ
れたＤチャンネルパケット量がいちばん大きくなった時
の値を設定する単位時間内受信バッファ最大使用量レジ
スタ（ＲＭＡＸ）を具備するとともに、単位時間を測定
するタイマを備えている。
本実施例においては、バッファメモリの送信バッファエ
リアと受信バッファエリアへの分割の比率を変更する処
理が第１実施例と大きく異なる。
ＴＭＡＸ、ＲＭＡＸ及びタイマを制御部に備える第２実
施例におけるバッファメモリの送信バッファエリアと受
信バッファエリアへの分割の比率を変更する処理を、回
線Ｉ／Ｆ部５の処理を示す第８図のフローチャートを参
照して以下に説明する。
まず、ステップ５１０２で単位時間内送信バッファ最大
使用量レジスタ（ＴＭＡＸ） 、単位時間内受信バッフ
ァ最大使用量レジスタ（ＲＭＡＸ）の値を°゛０°”に
初期化する。続いてステップ５１０３で単位時間を測定
するタイマを初期化して ３
以後単位時間が経過した時にタイムアウトが生じるよう
に設定する。
その後、ステップＳ４で送信バッファエリア、受信バッ
ファエリアのＤチャンネルパケットの蓄積された状態が
変化更新したか否かを判断する。
Ｄチャンネルパケットの蓄積された状態が変化更新して
いない場合にはステップ５１０９に進み、単位時間が経
過してタイマがタイムアウトを起こしているか否かを調
べる。タイムアウトを起こしていない場合にはステップ
５１０４に戻り、以後タイマがタイムアウトするまでス
テップ８１０４〜ステツプ５ｉｏｓの動作を繰り返す。
この状態時に送受信バッファエリアに送受信パケットが
格納され、送信バッファ千リア、受信バッファエリアの
Ｄチャンネルパケットの蓄積された状態が変化更新した
場合にはステップ５１０４４
よりステップ５１０５に進み、その送信バッファエリア
内に蓄積されているＤチャンネルパケット量（ＴＲＥＧ
）とＴＭＡＸの値を比較する。そして、ＴＲＥＧの値の
方が太き（ない場合にはステップ５１０７に進む。
ＴＲＥＧの値の方が大きい時にはステップ８１０６に進
み、ＴＭＡＸＯ値をＴＲＥＧの値に更新してステップ５
１０７に進む。
ステップ５１０７では受信バッファについても同様に、
その時の受信バッファエリア内に蓄積されているＤチャ
ンネルパケット量（ＲＲＥＧ）がＲＭＡＸの値より大き
いか否かを比較する。そして受信バッファエリア内に蓄
積されているＤチャンネルパケット量（ＲＲＥＧ）がＲ
ＭＡＸの値より大きくない場合にはステップ５１０９に
進む。
一方、受信バッファエリア内に蓄積されているＤチャン
ネルパケット量（ＲＲＥＧ）がＲＭＡＸＱ値より大きい
場合にはステップ８１０８に進み、ＲＭＡＸＯ値をＲＲ
ＥＧ値に更新してステップ５１０９に進む。
更に、以上の処理を繰り返す内にタイマがタイムアウト
した時にはステップ５１０９よりステップ５１１０に進
む。この時、ＴＭＡＸ、ＲＭＡＸはそれぞれ過去の単位
時間内の送信バッファ最大使用量、過去の単位時間内受
信バッファ最大使用量を示す値が格納されている。従っ
て、ステップ５ＬｉｏではこのＴＭＡＸの値及びＲＭＡ
Ｘの値の比率に応じてバッファメモリを送信バッファエ
リア、受信バッファエリアに分割する。ただし、ＴＭＡ
Ｘ＝０またはＲＭＡＸ＝Ｏの時には、一方のバッファエ
リアが無（なるように分割されてしまうので、このよう
な時には最小限のバッファエリアが確保されるように分
割する。
そしてステップ５１０２に戻り、次の単位時間内の送信
バッファ最大使用量を示す値と、過去の単位時間内受信
バッファ最大使用量を示す値の比率に応じてバッファメ
モリを送信バッファエリア、受信バッファエリアに分割
する処理を繰り返す。
例えば、この送信バッファエリア、受信バッファエリア
に分割する比率は以下の様にして決定することができる
。即ち、第９図に示すように、ＴＭＡＸ値とＲＭＡＸ値
の比率が１：３の時には、送信バッファエリアと受信バ
ッファエリアが１：３の比率になるように分割比率を更
新する。
上記の動作を繰り返すことにより、例えば、受信Ｄチャ
ンネルパケットの増大などにより、受信バッファエリア
の最大使用量が増大傾向にある時 ７
には、予めその増大傾向にしたがった受信バッファエリ
アが確保されていくことになる。
このため、バッファメモリを最も効率よく使用すること
ができる。
なお、以上の説明では、過去の単位時間内での送受信バ
ッファエリアの最大使用量を用いて、バッファメモリの
送受信バッファエリアの変更を行なっているが、これは
過去のバッファメモリの状態ならば他の情報でもよく、
たとえば過去の単位時間内でのバッファエリアの平均使
用量などでもよい。
更に、単位時間内での送受信バッファエリアの最大使用
量の比率によって送受信バッファエリアの分割の比率の
変更を行なう方法に替え、例えば第１０図に示すように
（ＴＭＡＸ値＋（Ｚ）： （ＲＭＡＸ値＋〇） ８
の比率に分割してもよい。
以上説明したように本実施例によれば、各Ｉ／Ｆ部にあ
るバッファメモリにおいて、送信バッファエリアと受信
バッファエリアの比率を過去のバッファ状態によって順
次変更することによって以下の効果を得ることができる
。
（１）過去のバッファの状態によって予め、送受信バッ
ファエリアの比率の変更が行なわれ、バッファエリアの
使用傾向に応じた的確な分割が行なわれるので、バッフ
ァエリアの不足を検出してからメモリバッファの分割の
変更をする必要が少なくなり、制御部の処理の負荷が軽
くなり、効率も上がる。
（２）過去のバッファ状態によってあらかじめ、送受信
バッファエリアの比率の変更が行なわれ、バッファ不足
によるパケット転送中の分割の変更の処理が少ないので
、パケット転送の中断が少なく、またその中断による制
御データの送受が少なくなるので処理の効率が上がる。[Second Embodiment] 0 The above explanation deals with an example in which the division ratio of the storage means into the transmission buffer area and the reception buffer area is changed depending on the link state. Changing the ratio is not limited to the example based on the link state, and the ratio of division into the transmission buffer area and the reception buffer area may be changed based on the past usage state. A second embodiment of the present invention that controls in this way will be described below. Also in the second embodiment, the packet switch l, the ISDNI
ISDN terminal 12 that performs I and D channel packet communication
．． The system configuration of 13 etc. is the same as that of the first embodiment shown in FIG. 1, and the link construction method is also the same as that of the first embodiment shown in FIG.
This is similar to the example. Links are established in various combinations, and packets are transmitted and received by each I/F unit. Therefore, since these explanations overlap with those of the first embodiment, they will be omitted. In addition, in the second embodiment, as well as in the first embodiment, the IS
It is not limited to the case where one line I/F unit that controls the interface with DNII is provided, and there are two connected ISDN terminals and two extension I/F units; there is no limit to the number of them. (Of course, it does not matter how many there are.) In the second embodiment, the control unit of each I/F unit stores the amount of D channel packets accumulated in the transmission buffer area within a unit time. is the thickest (TMAX
), and a receive buffer maximum usage amount register (RMAX) in a unit time, which sets the value when the amount of D channel packets accumulated in the receive buffer area within a unit time becomes the largest. Equipped with a timer for measurement. This embodiment differs greatly from the first embodiment in the process of changing the division ratio of the buffer memory into the transmission buffer area and the reception buffer area. The process of changing the division ratio of the buffer memory into the transmit buffer area and the receive buffer area in the second embodiment in which the control unit includes TMAX, RMAX, and a timer is shown in FIG. 8 showing the process of the line I/F unit 5. This will be explained below with reference to a flowchart. First, in step 5102, the values of the transmission buffer maximum usage amount register (TMAX) within a unit time and the reception buffer maximum usage amount register (RMAX) within a unit time are initialized to 0°.Subsequently, in step 5103, the values of the maximum usage amount register (TMAX) of a transmission buffer within a unit time and the maximum usage amount of a reception buffer within a unit time register (RMAX) are initialized to 0°. Initialize the timer that measures 3 and set it so that a timeout occurs when a unit of time has elapsed.After that, in step S4, check whether the accumulated status of D channel packets in the transmit buffer area and the receive buffer area has changed or updated. If the accumulated state of D channel packets has not changed and has not been updated, the process proceeds to step 5109, and it is checked whether the timer has timed out after the unit time has elapsed. If not, the process returns to step 5104, and the operations from step 8104 to step 5ios are repeated until the timer times out.In this state, the transmitted and received packets are stored in the transmitting and receiving buffer area, and the D channel packet in the transmitting buffer area and the receiving buffer area are stored. If the accumulated status of TREG has changed and has been updated, the process proceeds from step 51044 to step 5105, where the amount of D channel packets accumulated in the transmission buffer area (TREG
) and the value of TMAX. Then, the value of TREG is thicker (if not, proceed to step 5107. If the value of TREG is larger, proceed to step 8106, update the TMAXO value to the value of TREG, and proceed to step 5107.
Proceed to step 107. Similarly, in step 5107, for the reception buffer,
It is compared whether the amount of D channel packets (RREG) accumulated in the reception buffer area at that time is larger than the value of RMAX. Then, the amount of D channel packets (RREG) accumulated in the reception buffer area is R
If it is not larger than the value of MAX, the process advances to step 5109. On the other hand, if the amount of D channel packets (RREG) accumulated in the reception buffer area is larger than the RMAXQ value, the process advances to step 8108, and the RMAXO value is set to RR.
The value is updated to the EG value and the process proceeds to step 5109. Further, when the timer times out while repeating the above processing, the process advances from step 5109 to step 5110. At this time, TMAX and RMAX store values indicating the maximum usage of the transmission buffer within the past unit time and the maximum usage of the reception buffer within the past unit time, respectively. Therefore, in step 5Lio, this TMAX value and RMA
The buffer memory is divided into a transmission buffer area and a reception buffer area according to the ratio of the values of X. However, TMA
When X=0 or RMAX=O, one of the buffer areas is divided so that it is empty, so in such a case, the division is performed so that the minimum buffer area is secured.Then, the process returns to step 5102. Repeat the process of dividing the buffer memory into the sending buffer area and receiving buffer area according to the ratio of the value indicating the maximum usage of the sending buffer in the next unit time and the value showing the maximum usage of the receiving buffer in the past unit time. For example, the ratio of division into the transmitting buffer area and receiving buffer area can be determined as follows.In other words, as shown in Figure 9, when the ratio of the TMAX value and RMAX value is 1:3, , the division ratio is updated so that the transmission buffer area and the reception buffer area are at a ratio of 1:3.By repeating the above operation, for example, due to an increase in the number of received D channel packets, the maximum usage amount of the reception buffer area is When there is an increasing tendency 7 , a reception buffer area is secured in advance according to the increasing tendency. Therefore, the buffer memory can be used most efficiently. Note that in the above explanation, , the sending/receiving buffer area of the buffer memory is changed using the maximum usage of the sending/receiving buffer area within the past unit time, but this may be any other information as long as it is the past state of the buffer memory.
For example, it may be the average usage amount of the buffer area within a past unit time. Furthermore, instead of changing the division ratio of the transmitting and receiving buffer area according to the ratio of the maximum usage of the transmitting and receiving buffer area within a unit time, for example, as shown in FIG. 10, (TMAX value + (Z): (RMAX It may be divided into a ratio of 8).As explained above, according to this embodiment, in the buffer memory in each I/F section, the ratio of the transmitting buffer area to the receiving buffer area is calculated based on the ratio of the past buffer area. By sequentially changing the buffer area according to the status, the following effects can be obtained: (1) The ratio of the transmitting and receiving buffer area is changed in advance according to the past buffer status, and the buffer area can be divided accurately according to usage trends. This reduces the need to change the memory buffer division after detecting a lack of buffer area, which reduces the processing load on the control unit and improves efficiency. (2) Based on the past buffer status, The ratio of the sending and receiving buffer areas is changed, and there is less processing to change the division during packet transfer due to buffer shortage, so there are fewer interruptions in packet transfer, and the transmission and reception of control data due to interruptions is reduced, improving processing efficiency. Go up.
以上説明したように本発明によれば、予めこれからの送
受信量に対応した比率で記憶手段の送信バッファエリア
と受信バッファエリアへの分割の比率を変更することに
より、分割比率の変更にあたっても、交換中のパケット
の転送を中断しなくてすみ、また、その中断の処理のた
めの制御データの送受が増大することも防ぐことができ
る。As explained above, according to the present invention, by changing the division ratio of the storage means into the transmission buffer area and the reception buffer area in advance at a ratio corresponding to the future transmission and reception amount, even when changing the division ratio, the exchange This eliminates the need to interrupt the transfer of the packets in the packet, and also prevents an increase in the transmission and reception of control data to handle the interruption.
第１図は本発明に係る一実施例のブロック図、第２図は
本発明に係る一実施例のＩＳＤＮとＩＳＤＮ端末との間
でＤチャネルパケットのリンクを構築する処理を示すフ
ローチャート、第３図は本発明に係る第１実施例のリン
ク構築後のＤチャネルパケット交換部における処理を示
すフローチャート、
第４図は第１実施例のリンク構築後の回線Ｉ／Ｆ部にお
ける処理を示すフローチャート、第５図、第６図は第１
実施例におけるリンク状態の変化を説明するための図、
第７図は第１実施例の送受信バッファエリアの割当て比
率の変更例を示す図、
第８図は本発明に係る第２実施例の送受信バッファエリ
アへの分割の比率を変更する処理を示すフローチャート
、
第９図は第２実施例の送受信バッファエリアの割当て比
率の変更例を示す図、
第１Ｏ図は本発明に係る他の実施例の送受信バッファエ
リアの割当て比率の変更例を示す図、１
第１１図は従来例のＩＳＤＮ交換機システムのブロック
図、
第１２図はバッファメモリの構成を示す図である。
図中、１・・・パケット交換機、２・・・中央制御部、
３・・・Ｂチャネル交換部、４・・・Ｄチャネルパケッ
ト交換部、５・・・回線Ｉ／Ｆ部、６．７・・・内線Ｉ
／Ｆ部、８，９・・・通信制御バス、１０・・・ハイウ
ェイ、１１・・・ＩＳＤＮ、１２．１３・・・ＩＳＤＮ
端末、４１．５１，６１．７１・・・各部の制御部、４
２゜５２．６２．７２・・・各部のバッファメモリ、４
３．５３，６３．７３・・・各部の通信Ｉ／Ｆ部、５４
・・・回線Ｉ／Ｆ部、６３．７３・・・内線Ｉ／Ｆ部で
ある。
２
特開平
３
２６２２３２ （１２）
第９図
４１０
メｆす
９１FIG. 1 is a block diagram of an embodiment according to the present invention, FIG. 2 is a flowchart showing a process for establishing a D channel packet link between an ISDN and an ISDN terminal in an embodiment according to the present invention, and FIG. FIG. 4 is a flowchart showing processing in the D channel packet switching section after link construction in the first embodiment of the present invention; FIG. 4 is a flowchart showing processing in the line I/F section after link construction in the first embodiment; Figures 5 and 6 are the first
FIG. 7 is a diagram illustrating an example of changing the allocation ratio of transmission and reception buffer areas in the first embodiment; FIG. 8 is a diagram for explaining changes in link status in the embodiment; FIG. 8 is a diagram illustrating changes in the transmission and reception buffer area in the second embodiment of the present invention A flowchart showing a process for changing the ratio of division into buffer areas, FIG. 9 is a diagram showing an example of changing the allocation ratio of transmitting and receiving buffer areas in the second embodiment, and FIG. FIG. 11 is a block diagram of a conventional ISDN switching system, and FIG. 12 is a diagram showing the configuration of a buffer memory. In the figure, 1... packet switch, 2... central control unit,
3...B channel exchange section, 4...D channel packet exchange section, 5...Line I/F section, 6.7...Extension I
/F section, 8, 9...communication control bus, 10...highway, 11...ISDN, 12.13...ISDN
Terminal, 41.51, 61.71... Control unit of each part, 4
2゜52.62.72... Buffer memory of each part, 4
3.53, 63.73...Communication I/F section of each part, 54
. . . line I/F section, 63.73 . . . extension I/F section. 2 JP-A-3 262232 (12) Figure 9 410 Mef 91
Claims (3)
機において、 送信バッファエリアと受信バッファエリアを有しＤチャ
ネルパケットを一時的に蓄える記憶手段と、Ｄチャネル
パケット通信のこれからの送受信量に対応した比率で記
憶手段の送信バッファエリアと受信バッファエリアへの
分割の比率を変更する変更手段とを備えることを特徴と
するＩＳＤＮパケット交換機。(1) In an exchange that performs ISDN D-channel packet exchange, there is a storage means that has a transmitting buffer area and a receiving buffer area for temporarily storing D-channel packets, and a ratio that corresponds to the future transmission and reception amount of D-channel packet communication. An ISDN packet switch comprising: changing means for changing the division ratio of the storage means into a sending buffer area and a receiving buffer area.
を検出して前記記憶手段の送信バッファエリアと受信バ
ッファエリアの分割の比率を変更することを特徴とする
請求項第１項記載のＩＳＤＮパケット交換機。(2) The ISDN packet switch according to claim 1, wherein the changing means detects a link state of D channel packet communication and changes the division ratio of the sending buffer area and the receiving buffer area of the storage means. .
バッファエリアにおける過去の使用状態を測定して前記
記憶手段の送信バッファエリアと受信バッファエリアへ
の分割の比率を変更することを特徴とする請求項第１項
記載のＩＳＤＮパケット交換機。(3) A claim characterized in that the changing means measures the past usage status of the sending buffer area and the receiving buffer area of the storage means and changes the ratio of division of the storage means into the sending buffer area and the receiving buffer area. ISDN packet switch according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6005890A JP2812400B2 (en) | 1990-03-13 | 1990-03-13 | Switching system and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6005890A JP2812400B2 (en) | 1990-03-13 | 1990-03-13 | Switching system and control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262232A true JPH03262232A (en) | 1991-11-21 |
| JP2812400B2 JP2812400B2 (en) | 1998-10-22 |
Family
ID=13131105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6005890A Expired - Fee Related JP2812400B2 (en) | 1990-03-13 | 1990-03-13 | Switching system and control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812400B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137754A (en) * | 1980-03-28 | 1981-10-27 | Fujitsu Ltd | Control system of information transferring |
| JPS62171298A (en) * | 1986-01-22 | 1987-07-28 | Nec Corp | Layer 2 control system in isdn network |
| JPS63198449A (en) * | 1987-02-12 | 1988-08-17 | Nec Corp | Memory management system for communication processing in information processor |
| JPS63292747A (en) * | 1987-05-25 | 1988-11-30 | Hitachi Ltd | Buffer management system |
-
1990
- 1990-03-13 JP JP6005890A patent/JP2812400B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137754A (en) * | 1980-03-28 | 1981-10-27 | Fujitsu Ltd | Control system of information transferring |
| JPS62171298A (en) * | 1986-01-22 | 1987-07-28 | Nec Corp | Layer 2 control system in isdn network |
| JPS63198449A (en) * | 1987-02-12 | 1988-08-17 | Nec Corp | Memory management system for communication processing in information processor |
| JPS63292747A (en) * | 1987-05-25 | 1988-11-30 | Hitachi Ltd | Buffer management system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2812400B2 (en) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386412A (en) | Telecommunication system protocol for asynchronous data communication between multiport switch control processor and information support personal computer terminal | |
| US5014266A (en) | Circuit switching system for interconnecting logical links between packet switching networks | |
| US5636212A (en) | Burst bandwidth reservation method in asynchronous transfer mode (ATM) network | |
| US6996119B2 (en) | Adaptive polling method for router | |
| KR940011493B1 (en) | Flow control scheme for a switching network | |
| JPH07110010B2 (en) | Information transmission method | |
| US5642352A (en) | LAN connecting device and LAN connecting system | |
| JPH03262232A (en) | Isdn packet switchboard | |
| JPH0556057B2 (en) | ||
| EP0376543B1 (en) | Circuit switching system for interconnecting logical links between packet switching networks | |
| JPH0476256B2 (en) | ||
| JPH06120943A (en) | Optimum alternative route selecting system | |
| JPH03240338A (en) | Packet exchanger | |
| JP2611797B2 (en) | Communication control device | |
| JPH08163152A (en) | Selection device for communication line | |
| JP2768288B2 (en) | Throughput control method in packet communication | |
| JPH0865342A (en) | Connection device between local area networks | |
| JPS6291058A (en) | Common line signal controller | |
| JPH05292123A (en) | Packet exchange system | |
| JPS63305644A (en) | Isdn data transfer control system | |
| JP2004120047A (en) | Communication node apparatus | |
| JPH1013878A (en) | Key telephone set | |
| JPS6017190B2 (en) | Method for coupling multidrop lines to store-and-forward networks | |
| JPH0572784B2 (en) | ||
| JPH01128642A (en) | Packet switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |