JPH03262045A - ハードウエア設計言語からのテストデータ生成方式 - Google Patents
ハードウエア設計言語からのテストデータ生成方式Info
- Publication number
- JPH03262045A JPH03262045A JP2062389A JP6238990A JPH03262045A JP H03262045 A JPH03262045 A JP H03262045A JP 2062389 A JP2062389 A JP 2062389A JP 6238990 A JP6238990 A JP 6238990A JP H03262045 A JPH03262045 A JP H03262045A
- Authority
- JP
- Japan
- Prior art keywords
- test data
- resource
- hardware
- description
- internal resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 50
- 238000013461 design Methods 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 21
- 230000000644 propagated effect Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 230000001902 propagating effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハードウェアの動作を記述したハードウェア設
計言語を用いて、該ハードウェア設計言語で設計される
ハードウェアシステムをテストするテストデータを作成
するテストデータ生成方式％式％ 従来、この種のシステムとしては、ＮＴＴ、研究実用化
報告、第３６巻、第１０号（１９８７）、第１３３５〜
１３４１頁に開示きれたものがあった。
計言語を用いて、該ハードウェア設計言語で設計される
ハードウェアシステムをテストするテストデータを作成
するテストデータ生成方式％式％ 従来、この種のシステムとしては、ＮＴＴ、研究実用化
報告、第３６巻、第１０号（１９８７）、第１３３５〜
１３４１頁に開示きれたものがあった。
システムの入力となるハードウェア記述モデルは、命令
処理、外部装置制御等のハードウェアの機能を実現する
プロセス記述部２−１．２−２、他のハードウェアとプ
ロセスの間の情報交換となるインターフェース資源記述
部１とを具備する構成である。各プロセス記述部２−１
．２−２で実現する処理は、インターフェース資源記述
部１のデータを判断する動作、該判断結果にもとづいて
加工（演算）する動作、及び演算結果をインターフェー
ス資源記述部１に転送（出力）する動作として表わし、
各プロセス記述部間のデータ転送は各プロセス記述部の
呼び出しとして表わす、ハードウェア記述モデルを用い
てテストデータを生成している。
処理、外部装置制御等のハードウェアの機能を実現する
プロセス記述部２−１．２−２、他のハードウェアとプ
ロセスの間の情報交換となるインターフェース資源記述
部１とを具備する構成である。各プロセス記述部２−１
．２−２で実現する処理は、インターフェース資源記述
部１のデータを判断する動作、該判断結果にもとづいて
加工（演算）する動作、及び演算結果をインターフェー
ス資源記述部１に転送（出力）する動作として表わし、
各プロセス記述部間のデータ転送は各プロセス記述部の
呼び出しとして表わす、ハードウェア記述モデルを用い
てテストデータを生成している。
上記ハードウェア記述モデルにおいては、機能記述中に
表れるレジスタやフリップフロップ類は全てインターフ
ェース資源として外部との情報交換の媒体となり得るも
のとされている。しかしながら、レジスタやフリップフ
ロップ類には外部から直接観測できないものがあり、こ
れらのレジスタやフリップフロップ類がある場合、テス
トデータの生成が行なえない場合があるという問題があ
った。
表れるレジスタやフリップフロップ類は全てインターフ
ェース資源として外部との情報交換の媒体となり得るも
のとされている。しかしながら、レジスタやフリップフ
ロップ類には外部から直接観測できないものがあり、こ
れらのレジスタやフリップフロップ類がある場合、テス
トデータの生成が行なえない場合があるという問題があ
った。
本発明は上述の点に鑑みてなされたもので、外部から観
測できないレジスタやフリップフロップ等の資源（以下
１内部資源」と呼ぶ）を用いた機能記述に対してテスト
データを生成できないという問題点を除去するため、イ
ンターフェース資源記述部に合わせて内部資源記述部も
有するハードウェア記述モデルを設定し、このハードウ
ェア記述モデルに基づく記述言語からテストデータを自
動的に生成するハードウェア設計言語からのテストデー
タ生成方式を提供することにある。
測できないレジスタやフリップフロップ等の資源（以下
１内部資源」と呼ぶ）を用いた機能記述に対してテスト
データを生成できないという問題点を除去するため、イ
ンターフェース資源記述部に合わせて内部資源記述部も
有するハードウェア記述モデルを設定し、このハードウ
ェア記述モデルに基づく記述言語からテストデータを自
動的に生成するハードウェア設計言語からのテストデー
タ生成方式を提供することにある。
上記課題を解決するため本発明はハードウェア設計言語
からのテストデータ生成方式を、印加するテスト入力に
内部資源が含まれる場合、その内部資源にデータを転送
する伝搬手段と、印加するテスト入力に対する出力が内
部資源に対して生じる場合に、そのデータをインタフェ
ース資源に転送する伝搬手段を設けて構成した。
からのテストデータ生成方式を、印加するテスト入力に
内部資源が含まれる場合、その内部資源にデータを転送
する伝搬手段と、印加するテスト入力に対する出力が内
部資源に対して生じる場合に、そのデータをインタフェ
ース資源に転送する伝搬手段を設けて構成した。
設計言語からのテストデータ生成方式を上記の如く構成
することにより、ハードウェア記述モデルに外部から観
測できないレジスタやフリップフロップ等の内部資源記
述部を設け、このハードウェア記述モデルに基づく記述
言語からテストデータを自動的に生成するから、レジス
タやフリップフロップ類の外部から直接観測できな内部
資源がある場合でも、テストデータの生成が行なえる。
することにより、ハードウェア記述モデルに外部から観
測できないレジスタやフリップフロップ等の内部資源記
述部を設け、このハードウェア記述モデルに基づく記述
言語からテストデータを自動的に生成するから、レジス
タやフリップフロップ類の外部から直接観測できな内部
資源がある場合でも、テストデータの生成が行なえる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図はハードウェア設計言語からのテストデータ生成
方式に用いるハードウェア記述モデルを示す図である０
図示するように、プロセス記述部２−１．２−２、イン
ターフェース資源記述部１の他に内部資源記述部３が設
けられ、各プロセス記述部２−１．２−２で実現する処
理は、第２図の場合と同様インターフェース資源記述部
１のデータを判断する動作、該判断結果にもとづいて加
工（演算）する動作、及び演算結果をインターフェース
資源記述部１に転送（出力）する動作として表わし、各
プロセス記述部２−１．２−２と内部資源記述部３の間
ではデータの代入／参照で表わす。
方式に用いるハードウェア記述モデルを示す図である０
図示するように、プロセス記述部２−１．２−２、イン
ターフェース資源記述部１の他に内部資源記述部３が設
けられ、各プロセス記述部２−１．２−２で実現する処
理は、第２図の場合と同様インターフェース資源記述部
１のデータを判断する動作、該判断結果にもとづいて加
工（演算）する動作、及び演算結果をインターフェース
資源記述部１に転送（出力）する動作として表わし、各
プロセス記述部２−１．２−２と内部資源記述部３の間
ではデータの代入／参照で表わす。
第３図は本発明の実施例を示す機能ブロック図である。
１１はハードウェア記述を記録するハードウェア記述記
録部、１２は実行経路を抽出する実行経路抽出部、１３
は前記実行経路抽出部１２で抽出した実行経路を記録す
る実行経路記録部、１４は実行経路を選択する実行経路
選択部、１５はテストデータを生成するテスト生成部、
１６は実行経路をインクブリトする期待値生成部、１７
は前記テスト生成部１５で生成きれたテストデータ記録
部である。
録部、１２は実行経路を抽出する実行経路抽出部、１３
は前記実行経路抽出部１２で抽出した実行経路を記録す
る実行経路記録部、１４は実行経路を選択する実行経路
選択部、１５はテストデータを生成するテスト生成部、
１６は実行経路をインクブリトする期待値生成部、１７
は前記テスト生成部１５で生成きれたテストデータ記録
部である。
ハードウェア記述記録部１１には第１図のハードウェア
記述モデルに基づくハードウェア記述を記録する。
記述モデルに基づくハードウェア記述を記録する。
実行経路抽出部１２はハードウェア記述記録部１１に記
録されたハードウェア記述を基にハードウェアの動作記
述中の最初の記述から各分岐を経て終了点に達するか又
はループで最初に戻る実行経路（パス）を抽出すること
、及びそれぞれの実行経路における値（データ）の参照
、代入の情報及び実行経路が選択される為の分岐条件か
ら生じる入力端子やインタフェース資源や内部資源に対
する値の制約条件を抽出する。
録されたハードウェア記述を基にハードウェアの動作記
述中の最初の記述から各分岐を経て終了点に達するか又
はループで最初に戻る実行経路（パス）を抽出すること
、及びそれぞれの実行経路における値（データ）の参照
、代入の情報及び実行経路が選択される為の分岐条件か
ら生じる入力端子やインタフェース資源や内部資源に対
する値の制約条件を抽出する。
実行経路選択部１４はテスト生成の行なわれていない実
行経路を選択すること、及び実行経路抽出部１２で抽出
された実行経路における値の参照、代入の情報を共にイ
ンタフェース資源から内部資源へ値を伝搬させる際に活
性化すべき経路とその順序を整理すること、内部資源か
らインタフェース資源へ値を伝搬きせる際に活性化すべ
き経路とその順序を整理することを行なう。
行経路を選択すること、及び実行経路抽出部１２で抽出
された実行経路における値の参照、代入の情報を共にイ
ンタフェース資源から内部資源へ値を伝搬させる際に活
性化すべき経路とその順序を整理すること、内部資源か
らインタフェース資源へ値を伝搬きせる際に活性化すべ
き経路とその順序を整理することを行なう。
テスト生成部１５はインタフェース資源と内部資源の値
つまりハードウェアの状態を管理すること、及び前記実
行経路選択部１４で選択された未テストの実行経路の制
約条件とハードウェアの内部状態を比較し、制約条件に
違反する値を持つインタフェース資源がある時にはその
インタフェース資源に対して制約条件に適合する値を設
定すること、制約条件に違反する値を持つ内部資源があ
る時には実行経路選択部１４で生成されたインタフェー
ス資源から内部資源に値を伝搬きせる経路を選択するこ
と、及びインタフェース資源に対して内部資源の値が制
約条件に適合できる値を設定すること、先に選択された
未テストの実行経路において新たに値の変更されるイン
タフェース資源及び内部資源の値を期待値生成部１６に
おいて算出すること、新たに値の変更される内部資源が
ある場合には実行経路選択部１４で生成された内部資源
からインタフェース資源へ値を伝搬させる経路を選択す
ること、及び期待値生成部１６においてインタフェース
資源に伝搬きれた値とその伝搬される時刻を算出するこ
とを行なう。
つまりハードウェアの状態を管理すること、及び前記実
行経路選択部１４で選択された未テストの実行経路の制
約条件とハードウェアの内部状態を比較し、制約条件に
違反する値を持つインタフェース資源がある時にはその
インタフェース資源に対して制約条件に適合する値を設
定すること、制約条件に違反する値を持つ内部資源があ
る時には実行経路選択部１４で生成されたインタフェー
ス資源から内部資源に値を伝搬きせる経路を選択するこ
と、及びインタフェース資源に対して内部資源の値が制
約条件に適合できる値を設定すること、先に選択された
未テストの実行経路において新たに値の変更されるイン
タフェース資源及び内部資源の値を期待値生成部１６に
おいて算出すること、新たに値の変更される内部資源が
ある場合には実行経路選択部１４で生成された内部資源
からインタフェース資源へ値を伝搬させる経路を選択す
ること、及び期待値生成部１６においてインタフェース
資源に伝搬きれた値とその伝搬される時刻を算出するこ
とを行なう。
第９図は本発明のテストデータ生成処理フローを示す図
である。先ずステップ５ＴＩＯＩにおいて、実行経路記
録部１３の経路に記録されている全ての実行経路につい
てテストデータが生成されたか否かを判断し、ＹＥＳで
あったら処理を終了し、ＮＯであったら、次にステップ
５Ｔ１０２で実行経路選択部１４によりテストデータを
生成する実行経路を選択し、続くステップ５Ｔ１０３で
選択された実行経路か内部資源を参照する経路か否を判
断し、ＮＯであったら、直ちにテスト生成部１５でテス
トデータを生成しくステップ５ＴＩ０３）、ＹＥＳであ
ったら、次にステップ５ＴＩ０４でこの内部資源は経路
選択に影響するか否を判断し、Ｎｏであったら、直ちに
テスト生成部１５でテストデータを生成する（ステップ
ＳＴＩ ０３）。内部資源が経路選択に影響する場合は
、ステップ５Ｔ１０５でインターフェース資源から内部
資源へ値を伝搬きせ、ステップＳＴＩ Ｏ６でテストデ
ータを生成する。
である。先ずステップ５ＴＩＯＩにおいて、実行経路記
録部１３の経路に記録されている全ての実行経路につい
てテストデータが生成されたか否かを判断し、ＹＥＳで
あったら処理を終了し、ＮＯであったら、次にステップ
５Ｔ１０２で実行経路選択部１４によりテストデータを
生成する実行経路を選択し、続くステップ５Ｔ１０３で
選択された実行経路か内部資源を参照する経路か否を判
断し、ＮＯであったら、直ちにテスト生成部１５でテス
トデータを生成しくステップ５ＴＩ０３）、ＹＥＳであ
ったら、次にステップ５ＴＩ０４でこの内部資源は経路
選択に影響するか否を判断し、Ｎｏであったら、直ちに
テスト生成部１５でテストデータを生成する（ステップ
ＳＴＩ ０３）。内部資源が経路選択に影響する場合は
、ステップ５Ｔ１０５でインターフェース資源から内部
資源へ値を伝搬きせ、ステップＳＴＩ Ｏ６でテストデ
ータを生成する。
次に、ステップＳＴＩ ０７で出力が内部資源に対して
生じるものかを判断し、ＮＯであったら直ちに期待値生
成部１６で期待値を生成しくステップ５Ｔ１０９）、テ
ストデータ記録部１゛７に伝送する。ステップ５Ｔ１０
７で出力が内部資源に対して生じた場合、続くステップ
５Ｔ１０Ｂで内部資源からインタフェース資源への値を
伝搬させ、期待値生成部１６で期待値を生成しくステッ
プ５Ｔ１０９）、テストデータ記録部１７に伝送する。
生じるものかを判断し、ＮＯであったら直ちに期待値生
成部１６で期待値を生成しくステップ５Ｔ１０９）、テ
ストデータ記録部１゛７に伝送する。ステップ５Ｔ１０
７で出力が内部資源に対して生じた場合、続くステップ
５Ｔ１０Ｂで内部資源からインタフェース資源への値を
伝搬させ、期待値生成部１６で期待値を生成しくステッ
プ５Ｔ１０９）、テストデータ記録部１７に伝送する。
第４図（ａ）は簡単な設計言語記述例を示す図で、同図
（ｂ）その概念図（ハードウェア記述モデル）である。
（ｂ）その概念図（ハードウェア記述モデル）である。
第５図は第４図をグラフ表現した例を示す図であり、第
６図は第４図に従って４本の実行経路毎に制約条件とイ
ンタフェース資源及び内部？Ｒ源の制約条件と値の参照
と値の代入とをまとめた例を示す図である。
６図は第４図に従って４本の実行経路毎に制約条件とイ
ンタフェース資源及び内部？Ｒ源の制約条件と値の参照
と値の代入とをまとめた例を示す図である。
第７図は実行経路Ｐ４をテストするために生成きれた実
行経路で、図の右方向に時刻が進むことを示す図である
。実行経路Ｐ４の左側の実行経路Ｐ１は実行経路Ｐ４を
選択するために前に挿入された実行経路で、実行経路Ｐ
４の右側の実行経路Ｐｉ、Ｐ２は実行経路Ｐ４によって
変更された値をインタフェース資源へ伝搬するための実
行経路である。
行経路で、図の右方向に時刻が進むことを示す図である
。実行経路Ｐ４の左側の実行経路Ｐ１は実行経路Ｐ４を
選択するために前に挿入された実行経路で、実行経路Ｐ
４の右側の実行経路Ｐｉ、Ｐ２は実行経路Ｐ４によって
変更された値をインタフェース資源へ伝搬するための実
行経路である。
第８図は第７図のテストする際に生成された実行経路に
従って生成されたテスト入力と期待値を示す図である。
従って生成されたテスト入力と期待値を示す図である。
以上本発明によればハードウェア記述モデルに内部資源
記述部を設けると共に、インターフェース資源から内部
資源へデータを転送する伝搬手段と内部資源からインタ
ーフェース資源へデータを転送する伝搬手段を設けたの
で下記のような優れた効果が得られる。
記述部を設けると共に、インターフェース資源から内部
資源へデータを転送する伝搬手段と内部資源からインタ
ーフェース資源へデータを転送する伝搬手段を設けたの
で下記のような優れた効果が得られる。
（１）従来よりも低いレベルのハードウェア動作記述か
らテストデータの自動生成が可能となる。
らテストデータの自動生成が可能となる。
（２）より具体化きれたレベルからのテストデータの生
成であるので、生成されたテストデータの検出率の向上
が期待できる。
成であるので、生成されたテストデータの検出率の向上
が期待できる。
第１図はハードウェア設計言語からのテストデータ生成
方式に用いるハードウェア記述モデルを示す図、第２図
は従来のハードウェア記述モデルを示す図、第３図は本
発明の実施例を示す機能ブロック図、第４図（ａ）は簡
単な設計言語記述例を示す図、同図（ｂ）はその概念図
、第５図は第４図をグラフ表現した例を示す図、第６図
は第４図に従って実行経路毎に制約条件とインタフェー
ス資源及び内部資源の制約条件と値の参照と値の代入と
をまとめた例を示す図、第７図は実行経路Ｐ４をテスト
するために生成された実行経路を示す図、第８図は第７
図のテストする際に生成された実行経路に従って生成さ
れたテスト入力と期待値を示す図、第９図は本発明のテ
ストデータ生成処理フローを示す図である。 図中、１・・・・インタフェース資源、２−１．２−２
・・・・プロセス、３・・・・内部資源。
方式に用いるハードウェア記述モデルを示す図、第２図
は従来のハードウェア記述モデルを示す図、第３図は本
発明の実施例を示す機能ブロック図、第４図（ａ）は簡
単な設計言語記述例を示す図、同図（ｂ）はその概念図
、第５図は第４図をグラフ表現した例を示す図、第６図
は第４図に従って実行経路毎に制約条件とインタフェー
ス資源及び内部資源の制約条件と値の参照と値の代入と
をまとめた例を示す図、第７図は実行経路Ｐ４をテスト
するために生成された実行経路を示す図、第８図は第７
図のテストする際に生成された実行経路に従って生成さ
れたテスト入力と期待値を示す図、第９図は本発明のテ
ストデータ生成処理フローを示す図である。 図中、１・・・・インタフェース資源、２−１．２−２
・・・・プロセス、３・・・・内部資源。
Claims (1)
- 【特許請求の範囲】 命令処理、外部装置制御等のハードウェアの機能を実現
するプロセス記述部と、他のハードウェアとプロセスの
間の情報交換の媒体となるインターフェース資源記述部
とを具備すると共に、インターフェース資源からプロセ
スにデータを転送する伝搬手段とプロセスからインター
フェース資源へデータを転送する伝搬手段を具備し、ハ
ードウェア設計言語から自動的にテストデータを生成す
るテストデータ生成方式において、 内部資源記述部を設けると共に、インター フェース資源から内部資源へデータを転送する伝搬手段
と内部資源からインターフェース資源へデータを転送す
る伝搬手段を設けたことを特徴とするハードウェア設計
言語からのテストデータ生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062389A JP2916933B2 (ja) | 1990-03-12 | 1990-03-12 | ハードウエア設計言語からのテストデータ生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062389A JP2916933B2 (ja) | 1990-03-12 | 1990-03-12 | ハードウエア設計言語からのテストデータ生成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262045A true JPH03262045A (ja) | 1991-11-21 |
| JP2916933B2 JP2916933B2 (ja) | 1999-07-05 |
Family
ID=13198726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062389A Expired - Lifetime JP2916933B2 (ja) | 1990-03-12 | 1990-03-12 | ハードウエア設計言語からのテストデータ生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2916933B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009266160A (ja) * | 2008-04-30 | 2009-11-12 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| US8799866B2 (en) | 2011-05-31 | 2014-08-05 | International Business Machines Corporation | Automatic generation of user interfaces |
| US8954933B2 (en) | 2011-05-31 | 2015-02-10 | International Business Machines Corporation | Interactive semi-automatic test case maintenance |
-
1990
- 1990-03-12 JP JP2062389A patent/JP2916933B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009266160A (ja) * | 2008-04-30 | 2009-11-12 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| US8799866B2 (en) | 2011-05-31 | 2014-08-05 | International Business Machines Corporation | Automatic generation of user interfaces |
| US8954933B2 (en) | 2011-05-31 | 2015-02-10 | International Business Machines Corporation | Interactive semi-automatic test case maintenance |
| US8972946B2 (en) | 2011-05-31 | 2015-03-03 | International Business Machines Corporation | Interactive semi-automatic test case maintenance |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2916933B2 (ja) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7464016B2 (en) | Hot plug and hot pull system simulation | |
| Baeten et al. | Process algebra with timing | |
| Zhang et al. | Distributed supervisory control of discrete-event systems with communication delay | |
| JPH11184896A (ja) | 高位合成装置及び高位合成方法、並びに高位合成プログラムを記録した記録媒体 | |
| CN110134561B (zh) | 一种软硬件协同验证中调试信息的输出方法及装置 | |
| EP0454636A1 (en) | Method for carrying out a boolean operation between any two bits of any two registers | |
| WO2022193183A1 (zh) | 片上网络的仿真模型生成方法、装置、电子设备及计算机可读存储介质 | |
| US5913055A (en) | Data driven information processor for executing and debugging a data flow graph without revising the data flow graph | |
| JPH03262045A (ja) | ハードウエア設計言語からのテストデータ生成方式 | |
| Lutter et al. | Using VHDL for simulation of SDL specifications | |
| US5784591A (en) | Parallel simulator for semiconductor integrated circuit | |
| CN114741066A (zh) | 区块链应用的生成方法及生成*** | |
| Clark | PARLOG: the language and its applications | |
| JPH1131162A (ja) | 論理回路のシミュレーション装置及び論理検証方法 | |
| JP2002016662A (ja) | データ分析方法及び装置 | |
| Calder et al. | Automatic verification of any number of concurrent, communicating processes | |
| JP2007293761A (ja) | エージェントの配置プログラム、方法、および装置 | |
| Templemore-Finlayson et al. | A graphical representation and prototype editor for the formal description technique Estelle | |
| Wodey et al. | LOTOS code generation for model checking of STBus based SoC: the STBus interconnection | |
| JP2815073B2 (ja) | 並行プログラムに対する試験手順生成方法 | |
| JP3759007B2 (ja) | 非同期回路のタイミング検証装置とそのタイミング検証方法 | |
| JP3196985B2 (ja) | データパス表示装置 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPH0540721A (ja) | 計算機システム | |
| JP2024022527A (ja) | 半導体装置の設計方法、設計システムおよび記憶媒体 |