JPH03245727A - Snubber circuit - Google Patents
Snubber circuitInfo
- Publication number
- JPH03245727A JPH03245727A JP4158890A JP4158890A JPH03245727A JP H03245727 A JPH03245727 A JP H03245727A JP 4158890 A JP4158890 A JP 4158890A JP 4158890 A JP4158890 A JP 4158890A JP H03245727 A JPH03245727 A JP H03245727A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- voltage
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract 1
- 239000011888 foil Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタ、GTO,FET等のスイッ
チング素子のオフ時に発生する過電圧を抑制するスナバ
−回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a snubber circuit that suppresses overvoltage that occurs when switching elements such as transistors, GTOs, and FETs are turned off.
第10図は例えば文献 r E 1ectric Ma
chinesand Power Systems、
8 : 321−332 Jの第324ページに記載さ
れたこの種従来のスナバ−回路を設けたチョッパ回路を
示す回路図である。Figure 10 shows, for example, the literature
chinese and power systems,
8: 321-332 J, page 324, which shows a chopper circuit equipped with a conventional snubber circuit of this kind.
図において、(1)は直流電源、(2)は誘導性の負荷
、(3)は負荷(2)と直列となって直流電源(1)に
接続されたスイッチング素子としてのトランジスタ、(
4)および(5)は相互に直列となって負荷(2)と並
列に接続されたそれぞれフリーホイルダイオードおよび
リアクトルで、このリアクトル(5)はフリーホイルダ
イオード(4)のりカバリ−電流の時間変化率d i
/ d tを抑制するための小容量のもので、場合によ
っては配線の浮遊インダクタンスで代用される。<6)
、(7)および(8)はそれぞれダイオード、抵抗およ
びコンデンサで、相互に図に示すように結線されトラン
ジスタ(3)のコレクターエミッタ間に接続されており
、通常CRDスナバ−と呼ばれてトランジスタ(3)の
オフ時に発生する過電圧を抑えて電圧面からトランジス
タ(3)を保護する目的で設けられている。In the figure, (1) is a DC power supply, (2) is an inductive load, (3) is a transistor as a switching element connected to the DC power supply (1) in series with the load (2), (
4) and (5) are a freewheel diode and a reactor, respectively, which are connected in series with each other and in parallel with the load (2). rate d i
/d It is a small capacitance to suppress t, and in some cases, it is substituted by the stray inductance of the wiring. <6)
, (7) and (8) are diodes, resistors, and capacitors, respectively, which are wired together as shown in the figure and connected between the collector and emitter of the transistor (3), and are usually called a CRD snubber. The transistor (3) is provided for the purpose of suppressing the overvoltage that occurs when the transistor (3) is turned off and protecting the transistor (3) from a voltage standpoint.
次に動作、特にトランジスタ(3)のオフ時の動作につ
いて説明する。ここで、直流電源(1)の電圧をVB、
トランジスタ(3)のコレクターエミッタ間の電圧をV
CE、コンデンサ(8)の電圧をvc、負荷(2)に
流れる電流をIL、リアクトル(5)に流れる電流をi
Ls、トランジスタ(3)に流れる電流をIc、コンデ
ンサ(8)に流れる電流をtcとする。また、負荷(2
)は誘導性負荷であり、その電流■1は短かいスイッチ
ング時間においては変化しないものとする。Next, the operation, especially the operation when the transistor (3) is off, will be explained. Here, the voltage of the DC power supply (1) is VB,
The collector-emitter voltage of transistor (3) is V
CE, the voltage of the capacitor (8) is vc, the current flowing to the load (2) is IL, and the current flowing to the reactor (5) is i.
Ls, the current flowing through the transistor (3) is Ic, and the current flowing through the capacitor (8) is tc. Also, the load (2
) is an inductive load, and its current (1) does not change during a short switching time.
第11図は、一連の動作を時間領域の異なる3つのモー
ドに区分し、それぞれのモードにおける等価回路を示し
たもので、第12図は各電圧、電流の波形を示したもの
である。FIG. 11 divides a series of operations into three modes with different time domains and shows an equivalent circuit in each mode, and FIG. 12 shows the waveforms of each voltage and current.
時刻t<tOではトランジスタ(3)はオンの状態で電
流■C(=IL)は一定となっている。At time t<tO, the transistor (3) is on and the current ■C (=IL) is constant.
次に、時刻1=1.でトランジスタ(3)がオフ動作を
開始するとモード1の領域に入り、電流Ieは減少して
いき、この場合にも一定である電流It、どの差、即ち
(IL Ic )はコンデンサ(8)に充電々流とし
て流入する。トランジスタ(3)の電圧VCEが時刻t
= t oから立上り、次第に上昇して時刻1=1.
で電圧V CE = V Bとなるとフリーホイルダイ
オード(4)に順方向電圧が印加されて導通しモード2
の領域に入る。Next, time 1=1. When the transistor (3) starts to turn off, it enters the mode 1 region, and the current Ie decreases, and the current It, which is constant in this case as well, is the difference, that is, (IL Ic), which flows into the capacitor (8). It flows in as a current of charge. The voltage VCE of transistor (3) is at time t
= t Starts up from o and gradually rises until time 1=1.
When the voltage V CE = V B, a forward voltage is applied to the freewheel diode (4) and conduction mode 2 is established.
into the realm of.
ここでは、リアクトル(5)とコンデンサ(8)との直
列回路が形成された等価回路となり、コンデンサ(8)
の電圧Vc (ここではVc =V。。)が正弦波状
に上昇し、時刻1=1.で電圧■。Il:Vp (最
大値)となり、同時にリアクトル(5)の電流i4が電
流ILと等しくなってモード3の領域に入る。Here, the equivalent circuit is a series circuit of the reactor (5) and the capacitor (8), and the capacitor (8)
The voltage Vc (here, Vc = V..) rises in a sinusoidal manner, and at time 1 = 1. Voltage ■. Il:Vp (maximum value), and at the same time, the current i4 of the reactor (5) becomes equal to the current IL and enters the mode 3 region.
モード3(t>t2)では、コンデンサ(8)に充電さ
れた電圧Vpは抵抗(7)およびリアクトル(5)を通
して放電され、トランジスタ(3)の電圧VCEは振動
しながらやがて電圧VBとなり、リアクトル(5)の電
流iLsは振動しながらやがて負荷(2)のt流ILと
一致する。In mode 3 (t>t2), the voltage Vp charged in the capacitor (8) is discharged through the resistor (7) and the reactor (5), and the voltage VCE of the transistor (3) oscillates until it becomes the voltage VB, and the reactor The current iLs in (5) oscillates and eventually matches the t flow IL of the load (2).
以上のように、トランジスタ(3)の電圧■。0はCR
Dスナバ−回路により最大Vpに抑えられ、そして、こ
の電圧および電流の立上りはコンデンサ(8)の容量に
依存する。従って、この電圧値Vpがトランジスタ(3
)の定格値を越えることがないよう、コンデンサ(8)
の容量等が設定される訳である。As mentioned above, the voltage of transistor (3) ■. 0 is CR
The D snubber circuit suppresses the voltage to the maximum Vp, and the rise of this voltage and current depends on the capacitance of the capacitor (8). Therefore, this voltage value Vp is the transistor (3
) to ensure that the rated value of the capacitor (8) is not exceeded.
This means that the capacity, etc. of
従来のスナバ−回路は以上のように構成されているので
、トランジスタ(3)に発生する過電圧Vpはスナバ−
回路のコンデンサ(8)の容量に大きく依存し、この電
圧Vpを低く抑えるためには、コンデンサ(8)の容量
を増大する必要があり、これに伴い抵抗(7)で消費さ
れる電力損失も増大するという問題点があった。勿論、
コンデンサ(8)の容量が不十分であれば過電圧Vpが
増大するため定格電圧の高いトランジスタ(3)を採用
する必要があり、大幅なコスト高を招きオフ動作時のス
イッチング損失も増大して冷却面でも不利になる。Since the conventional snubber circuit is configured as described above, the overvoltage Vp generated in the transistor (3) is removed from the snubber circuit.
It depends largely on the capacitance of the capacitor (8) in the circuit, and in order to keep this voltage Vp low, it is necessary to increase the capacitance of the capacitor (8), and along with this, the power loss consumed by the resistor (7) also increases. There was a problem with the increase. Of course,
If the capacity of the capacitor (8) is insufficient, the overvoltage Vp will increase, making it necessary to use a transistor (3) with a higher rated voltage, which will significantly increase costs and increase switching loss during off-operation, which will require cooling. You will be at a disadvantage in terms of
この発明は以上のような問題点を解消するためになされ
たもので、コンデンサの容量を特に大きくすることなく
スイッチング素子のオフ時に発生する過電圧を電源電圧
以下に抑えることができるスナバ−回路を得ることを目
的とする。This invention was made to solve the above-mentioned problems, and provides a snubber circuit that can suppress the overvoltage that occurs when the switching element is turned off to below the power supply voltage without particularly increasing the capacitance of the capacitor. The purpose is to
〔課題を解決するための手段および作用〕この発明に係
るスナバ−回路は、ダイオードとコンデンサとの直列体
をフリーホイルダイオードと並列に接続し、更に抵抗を
上記ダイオードと並列に接続したものである。[Means and effects for solving the problem] The snubber circuit according to the present invention is one in which a series body of a diode and a capacitor is connected in parallel with a freewheel diode, and a resistor is further connected in parallel with the diode. .
スイッチング素子のオフ時点までに充電されていたコン
デンサは、スイッチング素子のオフと同時に放電を開始
し、その放電電流により、負荷電流を一定に保持する。The capacitor that has been charged before the switching element is turned off starts discharging at the same time as the switching element is turned off, and the discharge current keeps the load current constant.
しかし、スイッチング素子の電圧が電源電圧と等しくな
った時点で、負荷電流は上記コンデンサからフリーホイ
ルダイオードに転流するので、以後定常状態となり、ス
イッチング素子の電圧は電源電圧を越えることはない。However, as soon as the voltage of the switching element becomes equal to the power supply voltage, the load current is commutated from the capacitor to the freewheel diode, so that a steady state is established and the voltage of the switching element does not exceed the power supply voltage.
また、上記スナバ−回路のコンデンサと並列にダイオー
ドを追加接続した場合には、実際のスナバ−回路には存
在し得る浮遊インダクタンスとコンデンサとで形成され
る直列回路による高周波振動電流の発生が、この新たに
追加したダイオードで防止される。Additionally, if a diode is additionally connected in parallel with the capacitor in the snubber circuit, the generation of high-frequency oscillating current due to the series circuit formed by the stray inductance and capacitor, which may exist in an actual snubber circuit, is reduced. This is prevented by a newly added diode.
第1図はこの発明の一実施例によるスナバ−回路を設け
たチョッパ回路を示す回路図である。図において、(1
)ないしく5)は従来と同一のもので説明を省略する。FIG. 1 is a circuit diagram showing a chopper circuit provided with a snubber circuit according to an embodiment of the present invention. In the figure, (1
) to 5) are the same as conventional ones, and their explanation will be omitted.
この実施例ではダイオード(9)、抵抗(10)および
コンデンサ(11)からなるCRDスナバ−はフリーホ
イルダイオード(4)と並列に接続されている。In this embodiment a CRD snubber consisting of a diode (9), a resistor (10) and a capacitor (11) is connected in parallel with the freewheeling diode (4).
次に動作を第2図を参照して説明する。先ず、時刻1<
1.ではトランジスタ(3)はオンの状態で、コンデン
サ(11)は抵抗(10)を介して充電されている。Next, the operation will be explained with reference to FIG. First, time 1<
1. In this case, the transistor (3) is on and the capacitor (11) is charged via the resistor (10).
次に時刻t ” t oでトランジスタ(3)がオフの
動作を開始するとモード1の領域に入り、トランジスタ
(3)の電流Icは徐々に減少し、負荷(2)の電流I
Lとの差(I、−Ic)はコンデンサ(11)の放電電
流icとしてダイオード(9)およびリアクトル(5)
を介して流れる。Next, at time t''t o, when the transistor (3) starts to turn off, it enters the mode 1 region, the current Ic of the transistor (3) gradually decreases, and the current Ic of the load (2)
The difference (I, -Ic) from L is the discharge current ic of the capacitor (11) and the diode (9) and reactor (5).
flows through.
この放電に伴いコンデンサ(11)の電圧Vcはそれま
での直流型R(1)の電圧VBから次第に低下する。こ
の間、トランジスタ(3)の電圧V CEは、直流電源
(1)の電圧VBからコンデンサ(11)の電圧Vcを
差引いた値にリアクトル(5)での電圧Ls−di/d
tを加えた値となり、電圧Vcの低下とともに上昇する
。但し、Lsはりアクドル(5)のインダクタンスを示
す。With this discharge, the voltage Vc of the capacitor (11) gradually decreases from the voltage VB of the DC type R(1) up to that point. During this time, the voltage VCE of the transistor (3) is the voltage VB of the DC power supply (1) minus the voltage Vc of the capacitor (11), and the voltage Ls-di/d of the reactor (5).
t, and increases as the voltage Vc decreases. However, Ls indicates the inductance of the axle (5).
このコンデンサ(11〉の電圧Vcが時刻t=t!で零
になるとモード2の領域に入り、同時にフリーホイルダ
イオード(4)に順方向電圧が印加されてフリーホイル
ダイオード(4)が導通する。即ち、負荷(2)の電流
ILがコンデンサ(11)からフリーホイルダイオード
(4)に転流する。When the voltage Vc of this capacitor (11) becomes zero at time t=t!, it enters the mode 2 region, and at the same time, a forward voltage is applied to the freewheel diode (4) and the freewheel diode (4) becomes conductive. That is, the current IL of the load (2) is commutated from the capacitor (11) to the freewheel diode (4).
この転流が時刻1=12で完了するとモード3の領域と
なり、以後トランジスタ(3)オフの定常状態となる。When this commutation is completed at time 1=12, the region becomes mode 3, and thereafter the transistor (3) enters a steady state in which it is off.
従って、トランジスタ(3)の電圧VCEは最大直流電
源(1)の電圧V8の大きさに留まり、更にトランジス
タ(3)のオフ前にコンデンサ(11)に蓄えられてい
たエネルギーがトランジスタ(3)のオフ時に抵抗(1
0)で消費されることがない。Therefore, the voltage VCE of the transistor (3) remains at the maximum voltage V8 of the DC power supply (1), and furthermore, the energy stored in the capacitor (11) before the transistor (3) is turned off is transferred to the transistor (3). Resistance (1
0) is not consumed.
もっとも、トランジスタ(3)のオフ前でのコンデンサ
(11)の充電時にその充電電流が抵抗(10)に流れ
て損失を発生することになるが、この場合の充電電圧は
直流電源(1)の電圧VBに留まり、従来の場合のよう
な過電圧■ρを伴う充電にはならないので、上記損失も
従来に比較して大幅に減少する。However, when the capacitor (11) is charged before the transistor (3) is turned off, the charging current flows through the resistor (10) and causes a loss, but in this case the charging voltage is the same as that of the DC power supply (1). Since the voltage remains at VB and charging is not accompanied by an overvoltage ρ as in the conventional case, the above-mentioned loss is also significantly reduced compared to the conventional case.
ところで、第4図は本質的に第1図の回路と同一である
が、実際の配線回路として構成した場合に存在し得る浮
遊インダクタンスを考慮したものである。即ち、インダ
クタンス値Lxを有する浮遊インダクタンス(12)が
リアクトル(5)とダイオード(9)との間に存在して
いる場合を想定したものである。Incidentally, FIG. 4 is essentially the same as the circuit shown in FIG. 1, but takes into consideration stray inductance that may exist when configured as an actual wiring circuit. That is, it is assumed that a floating inductance (12) having an inductance value Lx exists between the reactor (5) and the diode (9).
この浮遊インダクタンス(12)の存在のため、第2(
2I第3図で示したモード2以降の現象に差が生じるこ
とになる。Due to the presence of this stray inductance (12), the second (
2I There will be a difference in the phenomena after mode 2 shown in FIG. 3.
以下、この場合の動作を第5図の等価回路および第6図
の波形図により説明する。時刻1=1Xでフリーホイル
ダイオード(4)に順方向電圧が印加され、負荷(2)
の電流ILがコンデンサ(11)からフリーホイルダイ
オード(4)に転流する。この時、コンデンサ(11)
は浮遊インダクタンスく12)の作用によりそれまでと
は逆方向の極性に充電される。従って、第6図に示すよ
うに、コンデンサ(11)の電流icが小さくなって零
になった時点1=1α以後は浮遊インダクタンス(12
)とコンデンサ(11)との直列回路による振動現象が
生じる。なお、コンデンサ(L、1)の電流tcの反転
はダイオード(9)のりカバリ−作用によるが、この振
動現象は抵抗(10)等におけるエネルギー損失で減衰
し時刻1=1.で定常状態に落着くことになる。この間
、コンデンサ(11)の電流icの振動に伴いフリ−ホ
イルダイオード(4)の電流iDも振動するまた、上記
振動の周波数fxは次式で表わされる。The operation in this case will be explained below with reference to the equivalent circuit shown in FIG. 5 and the waveform diagram shown in FIG. At time 1=1X, a forward voltage is applied to the freewheel diode (4), and the load (2)
A current IL is commutated from the capacitor (11) to the freewheel diode (4). At this time, capacitor (11)
is charged to the opposite polarity due to the action of the stray inductance 12). Therefore, as shown in FIG.
) and the capacitor (11), a vibration phenomenon occurs due to the series circuit. Note that the reversal of the current tc of the capacitor (L, 1) is due to the glue cover action of the diode (9), but this oscillation phenomenon is attenuated by energy loss in the resistor (10), etc., and the time 1 = 1. It will settle down to a steady state. During this time, the current iD of the freewheel diode (4) also oscillates as the current ic of the capacitor (11) oscillates, and the frequency fx of the oscillation is expressed by the following equation.
fx=1/2yr−rU”;薯7で−
但し、上式でCはコンデンサ(11)のキャパシタンス
である。fx=1/2yr-rU''; 7. However, in the above equation, C is the capacitance of the capacitor (11).
浮遊インダクタンス(12)のインダクタンスLxは非
常に小さいので、fxは極めて高い周波数となる。この
結果、トランジスタ(3)のオフ時にこの高周波の振動
電流が流れ、これが高周波雑音となって誘導障害を引き
起すことになる。Since the inductance Lx of the stray inductance (12) is very small, fx has an extremely high frequency. As a result, this high-frequency oscillating current flows when the transistor (3) is off, which becomes high-frequency noise and causes an induction disturbance.
第7図はこの点の対策を施したもので、第1図の実施例
と異なるのは、コンデンサ(11)と並列にダイオード
(13)が追加接続されている点である。The embodiment shown in FIG. 7 takes measures against this problem, and differs from the embodiment shown in FIG. 1 in that a diode (13) is additionally connected in parallel with the capacitor (11).
以下、このダイオードく13)を追加することによって
現象が異なることになるモード2以降の動作について説
明する。The operation in mode 2 and subsequent modes, in which the phenomenon differs by adding this diode 13), will be described below.
第8図は、このモード2 <tl<t<t2)における
等価回路、第9図はその時の各電圧、電流波形を示すも
のである0時刻1=14でフリーホイルダイオード(4
)に順方向電圧が印加されるとコンデンサ(11)の電
流icはフリーホイルダイオード(4)への転流を開始
する。しかし、この時、コンデンサ(11)と並列に接
続されたダイオード(13)にも順方向電圧がかかり、
このダイオード(13)が導通してコンデンサ(11)
の電流icは瞬時に零となる。Figure 8 shows the equivalent circuit in this mode 2 < tl < t < t2, and Figure 9 shows the respective voltage and current waveforms at that time.
), the current IC in the capacitor (11) starts commuting to the freewheel diode (4). However, at this time, a forward voltage is also applied to the diode (13) connected in parallel with the capacitor (11),
This diode (13) conducts and the capacitor (11)
The current IC instantly becomes zero.
即ち、浮遊インダクタンス(12)に流れる電流は、コ
ンデンサ(11)からダイオード(13)に即乾流し、
このダイオード(13)の電流i。That is, the current flowing through the floating inductance (12) immediately flows from the capacitor (11) to the diode (13),
The current i of this diode (13).
とフリーホイルダイオード(4)の電流iDとの和が負
荷(2)の電流ILと等しくなる。The sum of the current iD of the freewheel diode (4) and the current IL of the load (2) becomes equal to the current IL of the load (2).
コンデンサ(11)に蓄えられていたエネルギーは、ダ
イオード(13)が導通する時点でなくなっており、一
方、浮遊インダクタンス(12)に蓄えられていたエネ
ルギーは、ダイオード(9)およびダイオードく13)
のオン損失(順方向電圧降下分と電流との積)として消
費されている。The energy stored in the capacitor (11) is gone by the time the diode (13) conducts, while the energy stored in the stray inductance (12) is lost in the diode (9) and the diode (13).
is consumed as on-loss (product of forward voltage drop and current).
従って、第5図、第6図で示したようなコンデンサ(1
1)と浮遊インダクタンス(12)とによる振動現象は
発生しないことになる。そして、時刻1=12でダイオ
ード(13)の電流iyは零となり、フリーホイルダイ
オード(4)への転流が完了する。Therefore, a capacitor (1
1) and stray inductance (12) will not occur. Then, at time 1=12, the current iy of the diode (13) becomes zero, and the commutation to the freewheel diode (4) is completed.
このように、ダイオード(13)を設けることにより、
トランジスタ(3)のオフ時における高周波振動電流の
発生が防止されE M r (E 1ectr。In this way, by providing the diode (13),
Generation of high frequency oscillating current when the transistor (3) is off is prevented, resulting in E M r (E 1ectr).
Magnetic I nterference)対策
として極めて有効となる。This is extremely effective as a countermeasure against magnetic interference.
なお、以上の説明では各ダイオードの順方向電圧降下(
Vp )の大小については触れていないが、ダイオード
(9)、ダイオード(13)の電圧降下VFに比較して
フリーホイルダイオード(4)の電圧降下VFが高い場
合には、例えばダイオード(9)またはダイオード(1
3)を複数個の直列体で構成してその合成電圧降下をフ
リーホイルダイオードく4)のそれより高めることによ
り、フリーホイルダイオード(4)への転流時点をダイ
オード(13)へのそれより先になるようにすれば、ダ
イオード(9)やダイオード(13)の電流容量を比較
的低く抑えることができる。In addition, in the above explanation, the forward voltage drop of each diode (
Although the magnitude of Vp ) is not mentioned, if the voltage drop VF of the freewheel diode (4) is higher than the voltage drop VF of the diode (9) or diode (13), for example, the voltage drop VF of the diode (9) or Diode (1
By configuring 3) with a plurality of series bodies and making the combined voltage drop higher than that of the freewheel diode 4), the commutation point to the freewheel diode (4) can be made higher than that to the diode (13). By setting the current capacity of the diode (9) and the diode (13) to be relatively low.
また、上記各実施例ではスイッチング素子としてトラン
ジスタを使用した場合について示したが、GTOやFE
T等の他の種類のスイッチング素子であってもこの発明
は同様に適用することができ同等の効果を奏する。Furthermore, in each of the above embodiments, a case is shown in which a transistor is used as a switching element, but GTO, FE, etc.
The present invention can be similarly applied to other types of switching elements such as T, and the same effects can be obtained.
以上のように、この発明では、ダイオード、抵抗、コン
デンサからなる所定のスナバ−回路を負荷のフリーホイ
ルダイオードと並列に接続したので、スイッチング素子
のオフ時に発生する電圧が最大、電源電圧の範囲にとど
まり、そのスイッチング損失も低減する。また、オフ時
の上記コンデンサに係る振動電流による損失の発生もな
い。As described above, in this invention, a predetermined snubber circuit consisting of a diode, a resistor, and a capacitor is connected in parallel with the freewheel diode of the load. The switching loss is also reduced. Furthermore, no loss occurs due to oscillating current associated with the capacitor when it is off.
更に、上記スナバ−回路のコンデンサと並列にダイオー
ドを追加接続したものでは、実際のスナバ−回路には存
在し得る浮遊インダクタンスとコンデンサとによる高周
波振動電流の発生が防止され誘導障害等の弊害が解消さ
れる。Furthermore, when a diode is additionally connected in parallel with the capacitor in the snubber circuit described above, the generation of high-frequency oscillating current due to stray inductance and capacitor that may exist in an actual snubber circuit is prevented, and adverse effects such as inductive interference are eliminated. be done.
第1図はこの発明の一実施例によるスナバ−回路を設け
たチョッパ回路を示す回路図、第2図はその動作を説明
するための区分した各モード毎の等価回路図、第3図は
その電圧電流波形図、第4図は浮遊インダクタンスを考
慮した場合の回路図、第5図および第6図は第4図の回
路の動作を説明するためのそれぞれ等価回路図および電
圧電流波形図、第7図は他の実施例によるものを示す回
路図、第8図および第9図は第7図の回路の動作を説明
するためのそれぞれ等価回路図および電圧電流波形図、
第10図は従来のスナバ−回路を設けたチョッパ回路を
示す回路図、第11図は第10図に対応する各モード毎
の等価回路図、第12図はその電圧電流波形図である。
図において、く1)は直流電源、(2)は負荷、(3)
はスイッチング素子としてのトランジスタ、(4)はフ
リーホイルダイオード、(9)<13)はダイオード、
(10)は抵抗、(11)はコンデンサである。
なお、
各図中同一符号は同一または相当部分を示す。Fig. 1 is a circuit diagram showing a chopper circuit equipped with a snubber circuit according to an embodiment of the present invention, Fig. 2 is an equivalent circuit diagram for each divided mode to explain its operation, and Fig. 3 is its equivalent circuit diagram. Figure 4 is a circuit diagram when stray inductance is taken into account; Figures 5 and 6 are equivalent circuit diagrams and voltage and current waveform diagrams for explaining the operation of the circuit in Figure 4; 7 is a circuit diagram showing another embodiment; FIGS. 8 and 9 are an equivalent circuit diagram and a voltage/current waveform diagram for explaining the operation of the circuit in FIG. 7, respectively;
FIG. 10 is a circuit diagram showing a conventional chopper circuit provided with a snubber circuit, FIG. 11 is an equivalent circuit diagram for each mode corresponding to FIG. 10, and FIG. 12 is a voltage and current waveform diagram thereof. In the figure, 1) is the DC power supply, (2) is the load, and (3)
is a transistor as a switching element, (4) is a freewheel diode, (9)<13) is a diode,
(10) is a resistor, and (11) is a capacitor. Note that the same symbols in each figure indicate the same or equivalent parts.
Claims (2)
続し、更に上記負荷と並列にフリーホイルダイオードを
接続したチョッパ回路における上記スイッチング素子の
オフ時に発生する過電圧を抑制するものにおいて、 ダイオードとコンデンサとの直列体を上記フリーホイル
ダイオードと並列に接続し、更に抵抗を上記ダイオード
と並列に接続してなるスナバー回路。(1) In a chopper circuit in which a load and a switching element are connected in series to a power supply, and a freewheel diode is further connected in parallel with the load, overvoltage generated when the switching element is turned off is suppressed by the diode and the capacitor. and a series body connected in parallel with the freewheel diode, and a resistor connected in parallel with the diode.
にダイオードを追加接続したことを特徴とするスナバー
回路。(2) A snubber circuit characterized in that a diode is additionally connected in parallel with the capacitor of the snubber circuit according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4158890A JPH03245727A (en) | 1990-02-21 | 1990-02-21 | Snubber circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4158890A JPH03245727A (en) | 1990-02-21 | 1990-02-21 | Snubber circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03245727A true JPH03245727A (en) | 1991-11-01 |
Family
ID=12612584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4158890A Pending JPH03245727A (en) | 1990-02-21 | 1990-02-21 | Snubber circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03245727A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1028527A2 (en) * | 1999-02-12 | 2000-08-16 | GATE S.p.A. | A circuit for driving inductive loads |
US7626838B2 (en) | 2006-01-13 | 2009-12-01 | Omron Corporation | Inverter circuit with switching deadtime synchronized sample and hold current detection |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188373A (en) * | 1983-04-06 | 1984-10-25 | Hitachi Ltd | Snubber circuit of self-extinguishing type semiconductor element |
JPS62221865A (en) * | 1986-03-24 | 1987-09-29 | Meidensha Electric Mfg Co Ltd | Energy reduction circuit |
JPH01283066A (en) * | 1988-05-02 | 1989-11-14 | Mitsubishi Electric Corp | Snubber circuit for gto inverter |
JPH01311870A (en) * | 1988-06-08 | 1989-12-15 | Fuji Electric Co Ltd | High frequency inverter circuit |
-
1990
- 1990-02-21 JP JP4158890A patent/JPH03245727A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188373A (en) * | 1983-04-06 | 1984-10-25 | Hitachi Ltd | Snubber circuit of self-extinguishing type semiconductor element |
JPS62221865A (en) * | 1986-03-24 | 1987-09-29 | Meidensha Electric Mfg Co Ltd | Energy reduction circuit |
JPH01283066A (en) * | 1988-05-02 | 1989-11-14 | Mitsubishi Electric Corp | Snubber circuit for gto inverter |
JPH01311870A (en) * | 1988-06-08 | 1989-12-15 | Fuji Electric Co Ltd | High frequency inverter circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1028527A2 (en) * | 1999-02-12 | 2000-08-16 | GATE S.p.A. | A circuit for driving inductive loads |
EP1028527A3 (en) * | 1999-02-12 | 2004-05-12 | GATE S.p.A. | A circuit for driving inductive loads |
US7626838B2 (en) | 2006-01-13 | 2009-12-01 | Omron Corporation | Inverter circuit with switching deadtime synchronized sample and hold current detection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2711315B2 (en) | Switching power supply | |
JP4651824B2 (en) | Method and apparatus for converting DC voltage to AC voltage | |
JPS63148864A (en) | Series resonance converter | |
EP0588635B1 (en) | Gate power supply circuit | |
US5625549A (en) | Boost-buck rectifier bridge circuit topology with diode decoupled boost stage | |
US5258902A (en) | Snubber circuit located between an output line and low impedance potential | |
JPH03245727A (en) | Snubber circuit | |
JP5482211B2 (en) | Snubber circuit for power converter | |
US20020000923A1 (en) | Switching power supply circuit | |
JP2861169B2 (en) | Snubber circuit of power converter | |
JPH0368633B2 (en) | ||
JPH02155470A (en) | Switching circuit | |
JPH07337022A (en) | Power converter employing auxiliary resonance commutation circuit | |
JPH078143B2 (en) | Inverter device | |
WO1995032544A1 (en) | Series-resonant converter | |
JPH05300753A (en) | Snubber circuit of switching circuit | |
JPH08251914A (en) | Step-up power supply | |
JPH01160375A (en) | Inverter device | |
JPH0132637B2 (en) | ||
JPH02241360A (en) | Switching regulator | |
JPS6127111Y2 (en) | ||
JPH02155468A (en) | Switching circuit | |
JPH0564448A (en) | Switching power unit | |
JPH0548069B2 (en) | ||
JPH0556638A (en) | Switching power supply |