JPH03242934A - 半導体成膜方法 - Google Patents

半導体成膜方法

Info

Publication number
JPH03242934A
JPH03242934A JP3847790A JP3847790A JPH03242934A JP H03242934 A JPH03242934 A JP H03242934A JP 3847790 A JP3847790 A JP 3847790A JP 3847790 A JP3847790 A JP 3847790A JP H03242934 A JPH03242934 A JP H03242934A
Authority
JP
Japan
Prior art keywords
gas
film
wafer
chamber
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3847790A
Other languages
English (en)
Inventor
Akihiro Washitani
鷲谷 明宏
Masashi Omori
大森 雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3847790A priority Critical patent/JPH03242934A/ja
Publication of JPH03242934A publication Critical patent/JPH03242934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体成膜方法、特に、化学気相成長方法
によって、半導体ウェハのウエノ\主面に薄膜を形成す
る半導体成膜方法に関するものである。
[従来の技術] 第2図及び第3図は、例えば第4図に示すような半導体
の薄膜を形成するための従来の化学気相成長装置の縦断
面図であり、第2図は減圧下で行なわれるものの、また
、第3図は常圧下で行なわれるものである。
第2図において、符号(1)はウェハ載置ボード(2)
上に載置されている半導体ウェハ、(3)はそれらを封
入している炉室管、(4)は蓋、(5)はヒタ、(6)
は排気口、(7)はガス導入口である。
次に動作について述べると、まず、炉室管(3)内のウ
ェハ載置ボード(2)上に50枚〜150枚の範囲で半
導体ウェハ(1)を載置して収納した後、蓋(4)を閉
じて炉室管(3)を密閉し、次いで、図示されていない
排気装置により排気口(6)より排気を行なって、炉室
管(3)内を減圧にする。
次いで、ヒータ(5)により加熱する。
このようにして準備が終ると、ガス導入口(7)より、
0.ガス及び有機3iL系のガスであるテトラエトキシ
シラン(以下、TE01という)を供給することによっ
て、半導体ウェハ(1)の表面には、熱化学反応により
、高温熱酸化膜(以下、HTO膜という)か形成される
第4図に示した成膜状態図で、(8)は上記HTO膜で
あり、半導体ウェハ(1)のウェハ主面上に先に形成さ
れている配線膜(9)上に形成させている。
次に、第3図に示す常圧の化学気相成長装置において、
符号(10)は反応ガスか供給されるガスヘッド、(1
1)は半導体(1)を載置して移動するウェハステージ
、(12)は半導体ウェハ(1)を加熱するヒータ、(
13)はガスを排気する排気口である。
次に動作について説明すると、上記ガスヘッド(lO)
の下で、順次移動するように構成されているウェハステ
ージ(11)に載置されている先にHTO膜が形成され
ている半導体ウェハ(1)はヒータ(12)により加熱
される。
その状態において、装置の排気口(13)より、排気を
行ないながら、ガスヘッド(10)より02ガス、及び
、SIH&ガスに少量のP I(、ガス、BtHaガス
を加えた混合ガスを供給することにより、半導体ウェハ
(1)のウェハ主面上にP、Bを含んたSin、膜(以
下BPSG膜という)を形成する。これが第4図に示し
たBPSG膜(14)であり、IITO膜(8)の上に
形成される。
[発明が解決しようとする課題] 上記したように、半導体ウェハ(1)上に設けられた配
線膜(9)上の絶縁膜は、HTO膜(8)及びBPSG
膜(14)の2層により形成されているが、これは、成
膜成長速度が遅く、しかも、配線膜(9)の凹凸に対す
る段差被覆性(以下、ステップカバレージという)が悪
いが、絶縁性が良いHTO膜(8)と、絶縁性は悪いが
、成膜成長速度が早く、後工程でリフロー(800°C
〜900℃で加熱)を行なうことにより、良好なステッ
プカバレージが得られるBPSG膜(14)の互いの長
所を用いるためである。
そのために、所望の絶縁膜を形成するためには、上記減
圧下での化学気相成長装置の常圧下の化学気相成長装置
の2種類の装置により、2種類の処理工程が必要てあり
、それぞれの装置での処理や、両装置間の搬送に時間か
かかり、しかも、両装置間の搬送及びバッチ処理のため
に、半導体ウェハ間での成膜精度は、各バッチ間でバラ
ツキが生じていた。
この発明は、上記のような問題点を解決することを課題
とするもので、バッチ間のバラツキが低減し、所要時間
も短縮され、しかも、ステップカバレージや絶縁性の良
い膜を成膜し得る半導体成膜方法を得ることを目的とす
る。
[課題を解決するための手段] この発明に係る半導体成膜方法は、ウェハ主面が露出し
ているチャンバ内の上記ウェハ主面に向けて反応ガスを
減圧状態で注入して化学気相成長方法により成膜する第
1工程と、上記チャンバ内のガスを排気した後、不活性
ガスをパージする第2工程と、上記不活性ガスを大気圧
近くにした後、反応ガスをウェハ主面に向けて注入して
化学気相成長方法により成膜する第3工程とを有してい
るものである。
[作 用] この発明は、上記のように構成されているので、第1工
程においてもウエノ\主面に向けて多量の反応ガスが供
給され、従って、減圧下での成膜速度も速く、また、同
一チャンバ内にて減圧下と常圧下との両方の化学気相成
長方法による成膜が行なえるので、短時間に性能にバラ
ツキが少なく絶縁性も良く、しかもステップカバレージ
の良い成膜を形成することができる。
[実施例] 以下、この発明をその一実施要領を実現し得る化学気相
成長装置を示す図に基づいて説明する。
なお、この装置はいわゆるポストミックスタイプを示し
ている。
第1図において、符号(21)は半導体ウェハ(1)ヲ
下面に支持するウェハステージで、このウェハステージ
(21)の下面には、半導体ウェハ(1)が下向きに(
フェースダウン)載置されており、半導体ウェハ(1)
の成膜しない裏面を、ウニハスダウンージ(21)内に
内蔵しているヒータ(22)により加熱して、半導体ウ
ェハ(1)のウェハ主面すなわち下面も同時に加熱する
(23)は半導体ウェハ(1)をウェハステージ(21
)に密着固定させる押えつめであって、押えづめ(23
)は上下棒(24)に固定されており、この上下棒(2
4)は気密軸受(25)を介して、外部に引き出されて
おり、半導体ウェハ(1)の取出1人時に、図示されて
いない駆動装置により、矢印(26)のごとく上下に移
動可動に構成されている。
また、(27)はチャンバであって、チャンバ(27)
内は減圧に耐える気密性を有しており、このチャンバ(
27)内に半導体ウェハ(1)のウェハ主面が露出する
ように、ウェハステージ(21)が気密に取り付けられ
る。
次に、(28)は反応ガス等を導入するガス供給口を有
するガスヘッドであって、このガス供給口がウェハステ
ージ(21)に取り付けられている半導体ウェハ(1)
のウェハ主面に対向するようにチャンバ(27)に気密
に取り付けられており、上記ガス供給口からは、TEO
Sガス(29)、PH,ガス(30)、BtH−ガス(
31)、SiH4ガス(32)及び0.ガス(33)が
それぞれの切換バルブ(29a)(30a)(81a)
(32a)(33a)を介して導入され供給される。た
だし、内部は各ガスがそれぞれ混合しないように構成さ
れている。
なお、各切換バルブ(29a)(30a)(31a)(
32a)(33a)は、処理シーケンスに従って開閉さ
れる。
(34)は真空排気ユニットで、チャンバ(27)内を
切換バルブ(34a)を介して排気減圧する。
また、(35)はN2ガス、Arガス等の不活性ガスで
、その切換バルブ(35a)を介して、チャンバ(27
)内に供給される。更に、(36)はチャンバ(27)
内のガスをその切換バルブ(i16a)を介して大気に
開放する排出口で、大気圧よりわずかに負圧になってい
るダクl−(37)に常圧下での反応ガスを排出する。
なお、切換バルブ(34a) (35a) (36a)
もそれぞれ処理シーケンスに従って開閉される。
次に上記装置によって、この発明方法を成膜処理工程に
従って説明する。
まず、全切換バルブ(29a)〜(36a)を閉じた状
態? で、切換バルブ(34a)を開き、真空排気ユニット(
34)を駆動して、チャンバ(27)内を10−3〜1
O−5Torrに真空引きし、前処理における残ガスを
排出した後、切換バルブ(34a)を閉じると共に、切
換バルブ(29a)及び(33a)を開いて、ガスヘッ
ド(28)内にTEOSガスヘッド(29)及び0.ガ
ス(33)を導入する。この導入によって、チャンバ(
27)内の圧力は1 = 10−’Torr程度の減圧
状態にされる。
ここで、予めウェハステージ(21)に載置されている
半導体ウェハ(1)は、ヒータ(22)により、600
〜6800Cに加熱されており、従って、半導体ウェハ
(1)のウェハ主面は熱化学反応によりIITO膜(8
)が形成される。以上が第1工程である。
次に切換バルブ(29a)〜(33a)を閉じ、切換バ
ルブ(34a)を開にして、再びチャンバ(27)内を
真空排気ユニット(34)により10−、” 〜1O−
5Torrに排気して真空引きし、残ガスを排気した後
、切換バルブ(35a)を開にして、N、ガス、Arガ
ス等の不活性ガス(35)をチャンバ(27)内に導入
し、チャンバ(27)内を大気よりわずかに高い圧力に
する。これが第2工程である。
次いで、切換バルブ(35a)を閉じると共に切換バル
ブ(36a)を開にして、チャンバ(27)内を大気圧
に戻した後、切換バルブ(30a) (31a) (3
2a) (33a)を開にして、PH3ガス(30)、
B211.ガス(31)、SiH。
ガス(32)、0.ガス(33)をチャンバ(27)内
に導入し、゛上記第1工程において減圧下で成膜を完了
したHTO膜(8)の上にBPSG膜(14)を熱化学
反応により形成させる。この工程に入る前に半導体ウェ
ハ(1)の温度は350℃〜400°Cの範囲に加熱さ
れている。
以上が第3工程である。
以上の処理工程を繰り返して、第4図に示した構造の成
膜が形成される。
なお、上記実施例では、常圧下でのBPSG膜生戊を生
成ン系のガスで説明したが、有機シラン系ソスであるT
EOS(Si(OCtHs)4)、TMP(P(OCI
(a)、l。
TMB (B(OCL) 3+ を用いても良いことは
当然である。
また、上記実施例では、ポストミックスタイプの装置に
ついて説明したが、TEOSガス(29)、O,ガス(
33)又はPH,ガス(30)、B、H,ガス(31)
、S+H4カ0 ス(32)、02ガス(33)をガスヘッド(28)内
で混合して半導体ウェハ(1)へ供給するプリミックス
タイプのものであっても良い。
更に、上記実施例で示したウェハステージ(21)の加
熱方式、ガスヘット、排気系統の形状、構成は上記実施
例に限定されるものではなく、いかなる形式のものでも
よい。
[発明の効果] 以上のように、この発明によれば、同一チャンバ内で減
圧状態下及び常圧状態下での化学気相成長方法による成
膜をそれぞれ第1及び第3工程により、反応ガスをウェ
ハ主面に向けて供給することにより行ない、その間に不
活性ガスを入れて相互に影響を排除する第2このを挿入
して構成しているので、双方の特徴を生かした成膜を連
続的に行なうことができ、従って、成膜に際して生ずバ
ラツキも少なく、かつ、短時間に、しかも、絶縁性及び
ステップカバレージの良い膜を形成することができる半
導体成膜方法が得られる効果を有している。
【図面の簡単な説明】
第1図はこの発明方法の一実施要領を実施するための化
学気相成長装置の一例を示す縦断面図、第2図は従来の
減圧状態下での化学気相成長装置の一例を示す縦断面図
、第3図は従来の常圧状態下での化学気相成長装置の一
例を示す縦断面図、第4図は半導体ウェハの一例のII
TO膜、BPSG膜の形成状態を模式的に示した部分拡
大断面図である。 (1)・・半導体ウェハ、(21)・・ウエハステジ、
(22)・・ヒータ、(27)・・チャンバ、(28)
・・ガスヘッド、(29)・・TEOSガス、(aO)
・・PH3ガス、(31) −・B、)16ガス、(3
2) ・・5ill、ガス、(33)−−0、ガス、(
34)・・真空排気ユニット、(35)・・不活性ガス
、(36)・・排出口、(37)・・ダクト。 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. ウェハステージに載置されている半導体ウェハを加熱し
    つつ、半導体ウェハのウェハ主面に反応ガスを供給して
    化学気相成長方法により、半導体ウェハのウェハ主面に
    所望の薄膜を形成する半導体成膜方法において、上記ウ
    ェハ主面が露出しているチャンバ内のウェハ主面に向け
    て反応ガスを減圧状態で注入して化学気相成長方法によ
    り成膜する第1工程と、上記チャンバ内のガスを排気し
    た後、不活性ガスをパージする第2工程と、上記不活性
    ガスを大気圧に近い状態にした後反応ガスをウェハ主面
    に向け注入して化学気相成長方法により成膜をする第3
    工程とを有していることを特徴とする半導体成膜方法。
JP3847790A 1990-02-21 1990-02-21 半導体成膜方法 Pending JPH03242934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3847790A JPH03242934A (ja) 1990-02-21 1990-02-21 半導体成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3847790A JPH03242934A (ja) 1990-02-21 1990-02-21 半導体成膜方法

Publications (1)

Publication Number Publication Date
JPH03242934A true JPH03242934A (ja) 1991-10-29

Family

ID=12526338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3847790A Pending JPH03242934A (ja) 1990-02-21 1990-02-21 半導体成膜方法

Country Status (1)

Country Link
JP (1) JPH03242934A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153784A (ja) * 1994-11-28 1996-06-11 Nec Corp 半導体装置の製造方法
JP2006041307A (ja) * 2004-07-29 2006-02-09 Fuji Electric Holdings Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
US7309891B2 (en) 2004-08-23 2007-12-18 Kabushiki Kaisha Toshiba Non-volatile and memory semiconductor integrated circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153784A (ja) * 1994-11-28 1996-06-11 Nec Corp 半導体装置の製造方法
JP2006041307A (ja) * 2004-07-29 2006-02-09 Fuji Electric Holdings Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法
US7309891B2 (en) 2004-08-23 2007-12-18 Kabushiki Kaisha Toshiba Non-volatile and memory semiconductor integrated circuit
US7687346B2 (en) 2004-08-23 2010-03-30 Kabushiki Kaisha Toshiba Method of manufacturing a non-volatile NAND memory semiconductor integrated circuit
US7977728B2 (en) 2004-08-23 2011-07-12 Kabushiki Kaisha Toshiba Non-volatile NAND memory semiconductor integrated circuit
US8330204B2 (en) 2004-08-23 2012-12-11 Kabushiki Kaisha Toshiba Non-volatile NAND memory semiconductor integrated circuit
US8354705B2 (en) 2004-08-23 2013-01-15 Kabushiki Kaisha Toshiba Non-volatile NAND memory semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US8227346B2 (en) Method of producing semiconductor device
US4098923A (en) Pyrolytic deposition of silicon dioxide on semiconductors using a shrouded boat
US7651730B2 (en) Method and apparatus for forming silicon oxide film
KR100870246B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
US20030068437A1 (en) Method and apparatus for forming insulating film containing silicon oxy-nitride
US5928428A (en) Apparatus and method for manufacturing a semiconductor device
TW201304009A (zh) 等離子氮化處理方法
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP2003332333A (ja) 絶縁膜の低温蒸着法
US20050136693A1 (en) Thermal processing unit and thermal processing method
KR20050004077A (ko) 실리콘 산화막의 형성 방법 및 장치
TW201843733A (zh) 蝕刻方法及蝕刻裝置
JP4069966B2 (ja) シリコン酸化膜の成膜方法および装置
US20220139705A1 (en) Method of forming oxide layer and semiconductor structure
JP2636817B2 (ja) 枚葉式薄膜形成法および薄膜形成装置
JPH03242934A (ja) 半導体成膜方法
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JP2022094904A (ja) 薄膜形成方法及び装置
JPH0693452B2 (ja) 枚葉式薄膜形成法および薄膜形成装置
JP2008075182A (ja) シリコン酸化膜の成膜方法および装置
JPH07153695A (ja) 成膜方法
JPH04188721A (ja) 縦型熱処理装置
KR20230158472A (ko) 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램
JPS6012726A (ja) Cvd装置
JPH01198034A (ja) 半導体装置の製造方法