JPH03238865A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH03238865A JPH03238865A JP3447890A JP3447890A JPH03238865A JP H03238865 A JPH03238865 A JP H03238865A JP 3447890 A JP3447890 A JP 3447890A JP 3447890 A JP3447890 A JP 3447890A JP H03238865 A JPH03238865 A JP H03238865A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- phosphorus
- plating
- electrode
- element base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 22
- 239000011574 phosphorus Substances 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 13
- 230000007797 corrosion Effects 0.000 abstract description 5
- 238000005260 corrosion Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 14
- 238000005219 brazing Methods 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、接続導体のろう付けのためにシリコン素体の
表面に金属電極を設けた半導体素子に関する。
表面に金属電極を設けた半導体素子に関する。
半導体素子においては、不純物拡散等によりＰＮ接合を
形成したＳｉウェーハあるいはＳｉチップなどのＳｉ素
体との電気的接続を行う必要がある。そのためには、従
来ＳｉウェーハにＮｉめっきをほどこして電極とし、ウ
ェーハのままあるいはチップに分割後、その電極に銅な
どからなる接続導体をはんだを用いてろう付けしていた
。電極の形成には、先ず、ＰＮ接合を形成したＳｉウェ
ーハの表面にめっきにより第−Ｎｉ層を被着する。 Ｎ
ｉの材質は燐含有量２〜５％の低燐タイプあるいは燐含
有量６〜９％の中燐タイプであり、Ｎｉ層の厚さ０．３
〜１．Ｏｎである０次に第−Ｎｉ層を被着したＳｉウェ
ーハを３００〜７５０℃の温度で約１時間熱処理し、第
−Ｎｉ層とＳｉウェーハの界面にＮｉとＳｉの合金層を
形成する。熱処理を終えたＳｉウェーへの第−Ｎｉ層の
上にめっきにより第二Ｎｉ層を被着し、はんだのぬれ性
の同上を図る。第二Ｎｉ層のＮｉの材質としては、硼素
含有量２〜３％の低ポロンタイプあるいは低燐タイプが
用いられ、Ｎｉ層の厚さは０．２〜１．０−である。
形成したＳｉウェーハあるいはＳｉチップなどのＳｉ素
体との電気的接続を行う必要がある。そのためには、従
来ＳｉウェーハにＮｉめっきをほどこして電極とし、ウ
ェーハのままあるいはチップに分割後、その電極に銅な
どからなる接続導体をはんだを用いてろう付けしていた
。電極の形成には、先ず、ＰＮ接合を形成したＳｉウェ
ーハの表面にめっきにより第−Ｎｉ層を被着する。 Ｎ
ｉの材質は燐含有量２〜５％の低燐タイプあるいは燐含
有量６〜９％の中燐タイプであり、Ｎｉ層の厚さ０．３
〜１．Ｏｎである０次に第−Ｎｉ層を被着したＳｉウェ
ーハを３００〜７５０℃の温度で約１時間熱処理し、第
−Ｎｉ層とＳｉウェーハの界面にＮｉとＳｉの合金層を
形成する。熱処理を終えたＳｉウェーへの第−Ｎｉ層の
上にめっきにより第二Ｎｉ層を被着し、はんだのぬれ性
の同上を図る。第二Ｎｉ層のＮｉの材質としては、硼素
含有量２〜３％の低ポロンタイプあるいは低燐タイプが
用いられ、Ｎｉ層の厚さは０．２〜１．０−である。
このあと、第一、第二Ｎｉ層を表面に有するＳｉウェー
ハを分割してチップにし、はんだ板あるいはクリームは
んだ等をろう材として接続導体とろう付けする。 ＰＮ
接合を形成したシリコン板を何枚も積重ねたスタックタ
イプの高圧ダイオードの場合は、両面にＮｉ層極を設け
たＳｉウェーハを、ろう材としてのはんだ板あるいはク
リームはんだ等を用いてろう付けして積層する。
ハを分割してチップにし、はんだ板あるいはクリームは
んだ等をろう材として接続導体とろう付けする。 ＰＮ
接合を形成したシリコン板を何枚も積重ねたスタックタ
イプの高圧ダイオードの場合は、両面にＮｉ層極を設け
たＳｉウェーハを、ろう材としてのはんだ板あるいはク
リームはんだ等を用いてろう付けして積層する。
しかし、従来の半導体素子では、第一にＮｉ電極に対す
るはんだのぬれ性が良好でないため、接続導体との均一
なろう付けができないこと、第二にＳｉウェーハにＮｉ
層から応力が加わり、Ｓｉウェーハの内部に歪みが生じ
、特性劣化ないしチンプが破壊に至ることの問題があっ
た。
るはんだのぬれ性が良好でないため、接続導体との均一
なろう付けができないこと、第二にＳｉウェーハにＮｉ
層から応力が加わり、Ｓｉウェーハの内部に歪みが生じ
、特性劣化ないしチンプが破壊に至ることの問題があっ
た。
本発明の目的は、以上二つの問題を解決し、Ｓｉ素体上
の電極と接続導体とのろう付けが均一に行われ、また電
極層からＳｉ素体に加わる応力が小さくて信頼性の高い
半導体素子を提供することにある。
の電極と接続導体とのろう付けが均一に行われ、また電
極層からＳｉ素体に加わる応力が小さくて信頼性の高い
半導体素子を提供することにある。
Ｃ課題を解決するための手段〕
上記の目的を遠戚するために、本発明は、シリコン素体
の表面に設けられた電極に接続導体がはんだ付けされる
半導体素子において、電極が素体側から燐含有量６〜９
％の中燐タイプ・ニッケルめっきにより形成された厚さ
０．２〜１．０μの第一ニッケル層と燐含有１２〜５％
の低燐タイプ・ニッケルめっきにより形成された厚さ０
．５〜１．５μｍの第二ニッケル層を積層してなるもの
とする。
の表面に設けられた電極に接続導体がはんだ付けされる
半導体素子において、電極が素体側から燐含有量６〜９
％の中燐タイプ・ニッケルめっきにより形成された厚さ
０．２〜１．０μの第一ニッケル層と燐含有１２〜５％
の低燐タイプ・ニッケルめっきにより形成された厚さ０
．５〜１．５μｍの第二ニッケル層を積層してなるもの
とする。
Ｓｉ素体に被着したＮｉめっき層から加わる応力は、め
っき層とＳｉとの熱膨張係数の差乙二基づく、シリコン
との熱膨張係数の差は、中燐タイプのＮｉめっき層、低
燐タイプのＮｉめっき層、低ボロンタイプのＮｉめっき
層の順に大きくなる。シリコン素体への応力は、特に素
体に接する層の熱膨張係数に支配される部分が大きいの
で、Ｓｉ素体側の第−Ｎｉ層に中燐タイプ・ニッケルめ
っきを適用してＳｉ素体への応力を少なくし、Ｓｉ素体
内の歪みを小さくする。しかし、めっき厚さが１．０ｆ
ｍを超えると応力が大きくなり、０，２μ以上であると
熱処理工程で形成されるＮｉとＳｔの合金が薄くなり、
Ｓｉ素体とＮｉ層との密着強度が低下する。さらに、第
−Ｎｉ層のみではＮｉの酸化がすすみ、はんだ付けが困
難であるため、第二Ｎｉ層を表面側に設ける。この第二
Ｎｉ層では、耐食性、はんだのぬれ性および温度変化に
よる耐久性が重要である。めっきの種類とこれらめっき
層の性質の優劣を第１表に示す０表中の番号は、番号の
若い方が優れていることを示す。
っき層とＳｉとの熱膨張係数の差乙二基づく、シリコン
との熱膨張係数の差は、中燐タイプのＮｉめっき層、低
燐タイプのＮｉめっき層、低ボロンタイプのＮｉめっき
層の順に大きくなる。シリコン素体への応力は、特に素
体に接する層の熱膨張係数に支配される部分が大きいの
で、Ｓｉ素体側の第−Ｎｉ層に中燐タイプ・ニッケルめ
っきを適用してＳｉ素体への応力を少なくし、Ｓｉ素体
内の歪みを小さくする。しかし、めっき厚さが１．０ｆ
ｍを超えると応力が大きくなり、０，２μ以上であると
熱処理工程で形成されるＮｉとＳｔの合金が薄くなり、
Ｓｉ素体とＮｉ層との密着強度が低下する。さらに、第
−Ｎｉ層のみではＮｉの酸化がすすみ、はんだ付けが困
難であるため、第二Ｎｉ層を表面側に設ける。この第二
Ｎｉ層では、耐食性、はんだのぬれ性および温度変化に
よる耐久性が重要である。めっきの種類とこれらめっき
層の性質の優劣を第１表に示す０表中の番号は、番号の
若い方が優れていることを示す。
第１表
第１表より分かるように、低燐タイプは耐食性。
はんだぬれ性、耐久性の点で中燐、低ボロンタイプより
優れている。しかし、第二Ｎｉ層の厚さが０．５μ以下
になると、中燐タイプの第−Ｎｉ層の燐の影響を受けて
以上の特性が劣化してくる。また、厚さが１．５ｎ以上
であると、Ｓｉ素体に与える応力が大きくなり、Ｓｉ素
体内部に歪みが生してくる。
優れている。しかし、第二Ｎｉ層の厚さが０．５μ以下
になると、中燐タイプの第−Ｎｉ層の燐の影響を受けて
以上の特性が劣化してくる。また、厚さが１．５ｎ以上
であると、Ｓｉ素体に与える応力が大きくなり、Ｓｉ素
体内部に歪みが生してくる。
第１図（ａ）〜（イ）は本発明の実施例の半導体素子製
造工程の一部を示す、既に不純物拡散工程により内部６
二ＰＮ接合に形成されたＳｉウェーハ１に燐含有量６〜
９％の中燐タイプのＮｉ無電解めっきを施して厚さ０．
２〜１．Ｏμｍの範囲内で第−Ｎｉ層２を形成し、次い
で燐含有量２〜５％の低燐タイプのＮｉ無電解めっきを
施し、厚さ０．５〜１．５ｓの範囲内で第二Ｎ３層３を
形成する０次に、はんだ板あるいはクリームはんだを用
いてはんだ層４により第二Ｎ３層３とリード線５の頭部
５１とのはんだ付けを行う。
造工程の一部を示す、既に不純物拡散工程により内部６
二ＰＮ接合に形成されたＳｉウェーハ１に燐含有量６〜
９％の中燐タイプのＮｉ無電解めっきを施して厚さ０．
２〜１．Ｏμｍの範囲内で第−Ｎｉ層２を形成し、次い
で燐含有量２〜５％の低燐タイプのＮｉ無電解めっきを
施し、厚さ０．５〜１．５ｓの範囲内で第二Ｎ３層３を
形成する０次に、はんだ板あるいはクリームはんだを用
いてはんだ層４により第二Ｎ３層３とリード線５の頭部
５１とのはんだ付けを行う。
リード線５は銀めっき銅線で、ヘッダ加工により頭部５
１を形成したものである。実際の工程ではリード線ろう
何部にＳｉウェーハを切断して小さい寸法のＳｉチップ
にしておく、そして、図示しないがＳｉチップのリード
線５をろう付した側と反対側の面にも第一、第二Ｎｉ層
を設けておき、その面を容器底板に固着し、Ｓｉチップ
を気密封止して半導体素子を完成する。
１を形成したものである。実際の工程ではリード線ろう
何部にＳｉウェーハを切断して小さい寸法のＳｉチップ
にしておく、そして、図示しないがＳｉチップのリード
線５をろう付した側と反対側の面にも第一、第二Ｎｉ層
を設けておき、その面を容器底板に固着し、Ｓｉチップ
を気密封止して半導体素子を完成する。
このようにして製造された半導体素子のＳｉ素体には、
歪み、耐食性、耐久性およびリード線との接続部につい
て問題が発生しなかった。
歪み、耐食性、耐久性およびリード線との接続部につい
て問題が発生しなかった。
本発明によれば、シリコン素体表面の接続導体がはんだ
付けされる電極を、中燐タイプＮｉのめっきによる第−
Ｎｉ層と低燐タイプＮｉのめっきによる第二Ｎｉ層との
厚さを適正にした積層により形成することにより、第−
Ｎｉ層よりＳｉ素体に加わる応力を小さくして素体内部
の歪みの発生を抑えると共に、第二Ｎｉ層により電極表
面の耐食性、耐久性。
付けされる電極を、中燐タイプＮｉのめっきによる第−
Ｎｉ層と低燐タイプＮｉのめっきによる第二Ｎｉ層との
厚さを適正にした積層により形成することにより、第−
Ｎｉ層よりＳｉ素体に加わる応力を小さくして素体内部
の歪みの発生を抑えると共に、第二Ｎｉ層により電極表
面の耐食性、耐久性。
はんだ付性を確保して信頼性の高い半導体素子を得るこ
とができた。
とができた。
第１図は本発明の一実施例の半導体素子の製造工程の一
部の流れを示す断面図である。 １：Ｓｉウェーハ、２：第−Ｎｉ層、３：第二Ｎｉ層、
４：はんだ、５：リード線。 第１
部の流れを示す断面図である。 １：Ｓｉウェーハ、２：第−Ｎｉ層、３：第二Ｎｉ層、
４：はんだ、５：リード線。 第１
Claims (1)
- １）シリコン素体の表面に設けられた電極に接続導体が
はんだ付けされるものにおいて、電極が素子側から燐含
有量６〜９％の中燐タイプ・ニッケルめっきにより形成
された厚さ０．２〜１．０μｍの第一ニッケル層と燐含
有量２〜５％の低燐タイプ・ニッケルめっきにより形成
された厚さ０．５〜１．５μｍの第二ニッケル層を積層
してなることを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3447890A JPH03238865A (ja) | 1990-02-15 | 1990-02-15 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3447890A JPH03238865A (ja) | 1990-02-15 | 1990-02-15 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03238865A true JPH03238865A (ja) | 1991-10-24 |
Family
ID=12415360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3447890A Pending JPH03238865A (ja) | 1990-02-15 | 1990-02-15 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03238865A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190866A (ja) * | 2007-01-31 | 2008-08-21 | Nippon Liniax Kk | 圧力センサ |
| JP2010174322A (ja) * | 2009-01-29 | 2010-08-12 | Alps Electric Co Ltd | 弾性接点及びその製造方法、ならびに、接点基板及びその製造方法 |
| CN111354626A (zh) * | 2018-12-21 | 2020-06-30 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
-
1990
- 1990-02-15 JP JP3447890A patent/JPH03238865A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190866A (ja) * | 2007-01-31 | 2008-08-21 | Nippon Liniax Kk | 圧力センサ |
| JP2010174322A (ja) * | 2009-01-29 | 2010-08-12 | Alps Electric Co Ltd | 弾性接点及びその製造方法、ならびに、接点基板及びその製造方法 |
| CN111354626A (zh) * | 2018-12-21 | 2020-06-30 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN111354626B (zh) * | 2018-12-21 | 2023-09-01 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4005454A (en) | Semiconductor device having a solderable contacting coating on its opposite surfaces | |
| US7626262B2 (en) | Electrically conductive connection, electronic component and method for their production | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JPS61176142A (ja) | 基板構造体 | |
| US3387191A (en) | Strain relieving transition member for contacting semiconductor devices | |
| US11972997B2 (en) | Semiconductor device | |
| US2989578A (en) | Electrical terminals for semiconductor devices | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JP2000164780A (ja) | パワ―電子部品 | |
| US3273029A (en) | Method of attaching leads to a semiconductor body and the article formed thereby | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| WO2017006916A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03238865A (ja) | 半導体素子 | |
| JP2003347487A (ja) | 半導体装置 | |
| WO2018164206A1 (ja) | 絶縁回路基板用端子および絶縁回路基板複合体および半導体装置複合体 | |
| TWI820690B (zh) | 功率模組及其製造方法 | |
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| WO2022196123A1 (ja) | 半導体装置 | |
| JPH01118435A (ja) | アルミニュウムとモリブデンの複合材料及びその製造方法 | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JPH0645485A (ja) | 高放熱性集積回路パッケージ | |
| JPS60107845A (ja) | 半導体用回路基板 |