JPH0323808Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、バツクアツプ電圧遮断回路に係り、
特にバツクアツプ電圧が所定の電圧値以下になる
と強制的にバツクアツプ電圧を零にするバツクア
ツプ電圧遮断回路に関する。[Detailed description of the invention] Industrial application field The invention relates to a backup voltage cutoff circuit.
In particular, the present invention relates to a backup voltage cutoff circuit that forcibly reduces the backup voltage to zero when the backup voltage falls below a predetermined voltage value.

従来の技術 近年の電子機器においては、その動作制御用に
コンピユータ回路を内蔵している場合が多い。こ
の場合、停電時においてもプログラムを揮発性メ
モリに保持するために、電源電圧とは別個の電源
（例えばバツクアツプ電圧供給用コンデンサ等）
からバツクアツプ電圧を印加している。2. Description of the Related Art In recent years, electronic devices often include a built-in computer circuit for controlling their operations. In this case, in order to retain the program in volatile memory even in the event of a power outage, a power source separate from the power supply voltage (for example, a capacitor for supplying backup voltage) is used.
Backup voltage is applied from

考案が解決しようとする問題点 しかるに、上記コンピユータ回路内の中央処理
装置（CPU；例えば型式μPD7810G）の動作は、
所定の電圧範囲（例えば5V〜3.2V）に限定され
ており、また上記電子機器が電源オンになつたと
いう判断は約1V以下のところから電圧が立ち上
がつた場合に限定されている。従つて、例えばバ
ツクアツプ電圧が通常の5Vから減衰し、例えば
3.2V〜1Vの範囲となつた状態において電源がオ
ンされると、上記電子機器は電源オンになつたと
いう判断ができず、上記CPU内部のリセツト回
路（CPUを初期状態に戻すための回路）が正常
に動作せず、プログラムが暴走することがあつ
た。この対策として、例えば停電時間が長くなり
（例えば15秒を超えると）、バツクアツプ電圧が所
定の電圧範囲以下になつた時、その時のバツクア
ツプ電圧を検出して、コンピユータ回路に印加さ
れているバツクアツプ電圧を瞬時に零にする回路
が必要であつた。Problems to be solved by the invention However, the operation of the central processing unit (CPU; for example, model μPD7810G) in the computer circuit is as follows.
It is limited to a predetermined voltage range (for example, 5V to 3.2V), and the determination that the electronic device is turned on is limited to when the voltage rises from about 1V or less. Therefore, for example, the backup voltage is attenuated from the normal 5V, e.g.
If the power is turned on while the voltage is in the range of 3.2V to 1V, the electronic device cannot determine that the power has been turned on, and the reset circuit (circuit for returning the CPU to its initial state) inside the CPU is activated. It did not work properly and the program sometimes went out of control. As a countermeasure for this, for example, when the power outage becomes long (e.g. exceeds 15 seconds) and the backup voltage falls below a predetermined voltage range, the backup voltage at that time is detected and the backup voltage applied to the computer circuit is adjusted. A circuit was needed to instantly reduce the value to zero.

ところが、停電中は上記バツクアツプ電圧供給
用コンデンサ以外に電源がなく、従つて上記回路
にはバツクアツプ時間を減少させないために低消
費電力で、かつ、ロスが少ないこと及び低価格で
あることが要求され、実現困難であつた。また、
温度特性及びリーク特性上、上記のような低い電
圧（ここでは、3.2V以下）を高精度に検出する
ことができない等の問題点があつた。 However, during a power outage, there is no power source other than the backup voltage supply capacitor, so the circuit is required to have low power consumption, low loss, and low cost in order to not reduce the backup time. , which was difficult to realize. Also,
Due to temperature characteristics and leak characteristics, there were problems such as the inability to detect low voltages (here, 3.2 V or less) with high accuracy as described above.

そこで、本考案は、停電時バツクアツプ電圧が
所定値以下になるときバツクアツプ電圧を強制的
に零にすることにより、上記問題点を解決したバ
ツクアツプ電圧遮断回路を提供することを目的と
する。 SUMMARY OF THE INVENTION An object of the present invention is to provide a backup voltage cutoff circuit that solves the above problems by forcibly reducing the backup voltage to zero when the backup voltage drops below a predetermined value during a power outage.

問題点を解決するための手段 本考案になるバツクアツプ電圧遮断回路は、第
１の抵抗を介して電源端子に接続された第１のコ
ンデンサと、電源端子に直列に接続された第２及
び第３の抵抗により電源電圧を所定の分圧比で分
圧して得た第１の電圧を出力する手段と、第１の
電圧出力手段より第１の電圧が供給されて基準電
圧を発生する基準電圧発生手段と、出力端子に出
力される電圧を上記の分圧比より小なる所定の分
圧比で抵抗分圧して得た第２の電圧を出力する手
段と、基準電圧がベースに供給される第１のトラ
ンジスタと、第２の電圧がベースに供給され、第
１のトランジスタのエミツタと共にそのエミツタ
が共通の抵抗を介して接地された第２のトランジ
スタと、そのベースが第２のトランジスタのコレ
クタに接続されると共に、そのコレクタと出力端
子との接続点が第１のトランジスタのコレクタに
接続された第３のトランジスタとより構成され
る。Means for Solving the Problems The backup voltage cutoff circuit according to the present invention includes a first capacitor connected to a power supply terminal via a first resistor, and second and third capacitors connected in series to the power supply terminal. means for outputting a first voltage obtained by dividing the power supply voltage at a predetermined voltage division ratio by the resistors; and reference voltage generation means for generating a reference voltage by receiving the first voltage from the first voltage output means. a means for outputting a second voltage obtained by dividing the voltage output to the output terminal with a resistor at a predetermined voltage division ratio smaller than the above-mentioned voltage division ratio; and a first transistor whose base is supplied with the reference voltage. and a second transistor whose base is supplied with a second voltage and whose emitter is grounded together with the emitter of the first transistor through a common resistor, and whose base is connected to the collector of the second transistor. In addition, the third transistor is connected to the collector of the first transistor at the connection point between the collector and the output terminal.

作 用 電源投入期間及び第２の電圧が基準電圧よりも
大なる停電期間中は第２及び第３のトランジスタ
をオンとして第１のコンデンサの端子電圧を第３
のトランジスタのエミツタ・コレクタを通して出
力端子へ出力し、停電により第２の電圧が基準電
圧よりも小となつた時に第１のトランジスタをオ
ンとして、第３のトランジスタのコレクタ出力を
強制的に遮断する。Operation During the power-on period and the power outage period when the second voltage is higher than the reference voltage, the second and third transistors are turned on and the terminal voltage of the first capacitor is changed to the third voltage.
output to the output terminal through the emitter and collector of the transistor, and when the second voltage becomes lower than the reference voltage due to a power outage, the first transistor is turned on and the collector output of the third transistor is forcibly cut off. .

実施例 図は本考案になるバツクアツプ電圧遮断回路の
一実施例の回路図を示す。図中、電源電圧入力端
子１は、逆流防止用ダイオードD₁、抵抗R₁及び
バツクアツプ電圧供給用コンデンサC₁を直列に
介して接地される一方、抵抗R₂，R₃を直列に介
して接地されている。上記抵抗R₂（例えば2.7kΩ）
とR₃（例えば3.3KΩ）の接続点は逆流防止用ダイ
オードD₂及び抵抗R₄（例えば18kΩ）を直列に介
して差動増幅器を構成するNPNトランジスタ
Q₁，Q₂のうちトランジスタQ₁のベースに接続さ
れる。上記ダイオードD₂のカソードと抵抗R₄の
接続点は基準電圧供給用コンデンサC₂及び抵抗
R₅（例えば4.4MΩ）からなる並列回路を介して接
地されている。また、上記トランジスタQ₁，Q₂
の夫々のエミツタは抵抗R₆（例えば、18kΩ）を
共通に介して接地されている。Embodiment The figure shows a circuit diagram of an embodiment of the backup voltage cutoff circuit according to the present invention. In the figure, the power supply voltage input terminal 1 is grounded through a backflow prevention diode D ₁ , a resistor R ₁ and a backup voltage supply capacitor C ₁ in series, and is also grounded through resistors R ₂ and R ₃ in series. has been done. The above resistance R ₂ (e.g. 2.7kΩ)
and R ₃ (e.g. 3.3KΩ) are connected to an NPN transistor that constitutes a differential amplifier via a backflow prevention diode D ₂ and a resistor R ₄ (e.g. 18kΩ) in series.
Of Q ₁ and Q ₂ , it is connected to the base of transistor Q ₁ . The connection point between the cathode of the diode D ₂ and the resistor R ₄ is the reference voltage supply capacitor C ₂ and the resistor.
Grounded via a parallel circuit consisting of R ₅ (e.g. 4.4 MΩ). In addition, the above transistors Q ₁ and Q ₂
The emitters of each are commonly grounded through a resistor R ₆ (for example, 18 kΩ).

一方、上記入力端子１は逆流防止用ダイオード
D₃を介して出力端子２に接続されており、出力
端子２は抵抗R₇（例えば22kΩ），R₈（例えば
100kΩ）を介して接地されている。この抵抗R₇
とR₈の接続点は温度補償用ダイオードD₄を順方
向に介して上記トランジスタQ₂のベースに接続
され、またダイオードD₄のカソードは抵抗R₉（例
えば1MΩ）を介して接地されている。他方、前
記ダイオードD₁のカソードはPNPトランジスタ
Q₃のエミツタ・コレクタ間を介して出力端子２
に接続されており、また上記トランジスタQ₃の
コレクタはトランジスタQ₁のコレクタに接続さ
れ、さらにQ₃のベースはトランジスタQ₂のコレ
クタに接続されている。 On the other hand, the above input terminal 1 is a reverse current prevention diode.
It is connected to output terminal 2 via D ₃ , and output terminal 2 is connected to resistors R ₇ (e.g. 22kΩ) and R ₈ (e.g.
100kΩ). This resistance R ₇
The connection point of and _R8 is connected to the base of the above transistor _Q2 through a temperature compensation diode _D4 in the forward direction, and the cathode of the diode _D4 is grounded through a resistor _R9 (for example, 1MΩ). . On the other hand, the cathode of the diode _D1 is a PNP transistor
Output terminal 2 via the emitter and collector of Q ₃
The collector of the transistor _Q3 is connected to the collector of the transistor _Q1 , and the base of _Q3 is connected to the collector of the transistor _Q2 .

上記構成において、電子機器が動作してしない
初期状態においては、トランジスタQ₁〜Q₃は共
にオフ状態であり、またコンデンサC₁及びC₂に
は共に電荷が充電されていない。この初期状態に
おいて、電子機器に設置された図示されない電源
スイツチがオンされると、入力端子１に電源電圧
＋Ｖ（例えば5V）が印加される。このため、ダイ
オードD₃を介して電流が流れ、出力端子２に電
圧＋Ｖが出力されると共に、ダイオードD₁及び
抵抗R₁を介してコンデンサC₁に電圧＋Ｖが印加
され、これを充電し始める。一方、上記電源電圧
＋Ｖを抵抗R₂及びR₃で分圧して得た電圧V₁（＝Ｖ
×R₃／（R₂＋R₃）、例えば2.75V程度）がコンデ
ンサC₂に印加され、これを充電し始め、通電中
にコンデンサC₂の端子電圧は所定の基準電圧V₁
に達する。他方、上記電圧＋Ｖを抵抗R₇及びR₈
で分圧して得た電圧V₂（＝Ｖ×R₈／（R₇＋R₈））
がトランジスタQ₂のベースに印加される。なお、
ダイオードD₂，D₃の順方向降下電圧は無視して
ある。 In the above configuration, in an initial state in which the electronic device is not operating, transistors Q ₁ to _{Q 3} are both off, and capacitors C ₁ and C ₂ are not charged. In this initial state, when a power switch (not shown) installed in the electronic device is turned on, a power supply voltage +V (for example, 5V) is applied to the input terminal 1. Therefore, current flows through diode D ₃ and voltage +V is output to output terminal 2, and at the same time, voltage +V is applied to capacitor C ₁ through diode D ₁ and resistor R ₁ , and it begins to charge. . On the other _hand , _{the voltage V 1 (} =V
×R ₃ /(R ₂ + R ₃ ), for example, about 2.75V) is applied to capacitor C ₂ and begins to charge it, and while the current is flowing, the terminal voltage of capacitor C ₂ is equal to the predetermined reference voltage V ₁
reach. On the other hand, the above voltage +V is connected to resistors R ₇ and R ₈
The voltage obtained by dividing the voltage V ₂ (= V × R ₈ / (R ₇ + R ₈ ))
is applied to the base of transistor _Q2 . In addition,
The forward voltage drop of diodes D ₂ and D ₃ is ignored.

上記分圧比の大小関係は（R₈／（R₇＋R₈））＞
（R₃／（R₂＋R₃））となるよう設定されているた
め、上記電圧V₁，V₂の関係はV₂＞V₁となる。従
つて前記差動増幅器を構成するトランジスタQ₁，
Q₂のうちトランジスタQ₂はオンとなり、Q₁はオ
フ状態となる。このため、トランジスタQ₃もオ
ンとなり、入力端子１よりダイオードD₁及びト
ランジスタQ₃のエミツタ・コレクタ間を介して
電流が流れ、出力端子２に電圧＋Ｖが出力され
る。 The magnitude relationship of the above partial pressure ratio is (R ₈ / (R ₇ + R ₈ ))>
Since it is set to be (R ₃ /(R ₂ +R ₃ )), the relationship between the voltages V ₁ and V ₂ is V ₂ >V ₁ . Therefore, the transistor Q ₁ constituting the differential amplifier,
Of _Q2 , transistor _Q2 is turned on, and _Q1 is turned off. Therefore, the transistor Q ₃ is also turned on, and a current flows from the input terminal 1 through the diode D ₁ and the emitter-collector of the transistor Q ₃ , and a voltage +V is output to the output terminal 2.

ダイオードD₃は電源起動時のみ動作し、上記
トランジスタQ₃がオンされた後は、上記の如く、
ダイオードD₁及びトランジスタQ₃のエミツタ・
コレクタ間を介して出力端子２に電圧＋Ｖが出力
される。また、コンデンサC₁の端子電圧は充電
により約＋Ｖとなる。 Diode _D3 operates only when the power is turned on, and after the transistor _Q3 is turned on, as described above,
Emitters of diode D ₁ and transistor Q ₃
A voltage +V is output to the output terminal 2 via the collector. Furthermore, the terminal voltage of the capacitor _C1 becomes approximately +V due to charging.

かかる状態において、停電等が発生し、入力端
子１に印加される電圧が零になると、コンデンサ
C₁の電圧＋Ｖに略等しい値の端子電圧V′が抵抗
R₁及びトランジスタQ₃のエミツタ・コレクタ間
を介してバツクアツプ電圧として出力端子２に出
力される。また、上記電圧V′は抵抗R₇，R₈によ
り分圧されて前記電圧V₂に略等しい値の電圧
V₂′としてトランジスタQ₂のベース・エミツタ間
に印加されるため、トランジスタQ₂及びQ₃は電
源電圧が零になつてもオンし続ける。 In such a state, if a power outage etc. occurs and the voltage applied to input terminal 1 becomes zero, the capacitor
The terminal voltage V′, which is approximately equal to the voltage of C ₁ +V, is the resistance
It is output to the output terminal 2 as a backup voltage via _R1 and the emitter-collector of the transistor _Q3 . Further, the voltage V' is divided by resistors R ₇ and R ₈ to a voltage approximately equal to the voltage V ₂ .
Since V ₂ ' is applied between the base and emitter of transistor Q ₂ , transistors Q ₂ and Q ₃ continue to be turned on even when the power supply voltage becomes zero.

また、前記コンデンサC₂は抵抗R₅の値（例え
ば、4.4MΩ）が極めて大で、かつ、トランジス
タQ₁がオフであるから、電源電圧が零になつて
も殆ど放電せず、トランジスタQ₁のベースに基
準電圧V₁を印加し続ける。なお、コンデンサC₂
の静電容量は上記コンデンサC₁の静電容量に比
べてかなり小さく（例えばC₁は0.1F程度、C₂は
1000μF程度）設定されている。また、抵抗R₅も
かなり大きく設定されているため、コンデンサ
C₂の電荷が抵抗R₅を介して接地側に放電される
量は無視できる程小さいため、トランジスタQ₁
がオフ状態の間は上記基準電圧V₁は略一定に保
たれる。 Furthermore, since the value of the resistor R ₅ (for example, 4.4 MΩ) of the capacitor C ₂ is extremely large and the transistor Q ₁ is off, it is hardly discharged even when the power supply voltage becomes zero, and the transistor Q ₁ Continue to apply the reference voltage V ₁ to the base of . In addition, capacitor C ₂
The capacitance of is much smaller than that of capacitor C ₁ (for example, C ₁ is about 0.1F, C 2 is about 0.1F, C ₂ is
1000μF) is set. Also, resistor _R5 is also set quite large, so the capacitor
Since the amount of charge on C ₂ discharged to ground through resistor R ₅ is negligible, transistor Q ₁
The reference voltage V ₁ is kept substantially constant while the switch is in the off state.

一方、上記バツクアツプ電圧V′は時定数C₁R₁
に応じて徐々に減衰し、従つてバツクアツプ電圧
V′は分圧して得られる上記電圧V₂′も徐々に減衰
する。その後、上記電圧V₂′＜V₁となると、周知
の差動増幅器の動作により、トランジスタQ₁が
オンされ、トランジスタQ₂はオフ状態となる。
このため、トランジスタQ₃もオフ状態となり、
出力端子２に出力されるバツクアツプ電圧はトラ
ンジスタQ₁のオンによつて強制的に略零ボルト
となる。 On the other hand, the above backup voltage V′ has a time constant C ₁ R ₁
is gradually attenuated depending on the backup voltage.
The voltage V ₂ ' obtained by dividing V' also gradually attenuates. Thereafter, when the voltage V ₂ '<V ₁ , the transistor Q ₁ is turned on and the transistor Q ₂ is turned off by the operation of a well-known differential amplifier.
Therefore, transistor _Q3 is also turned off,
The backup voltage output to the output terminal 2 is forced to approximately zero volts by turning on the transistor _Q1 .

このようにして、停電後バツクアツプ電圧
V′が所定の電圧値以下になると、強制的に出力
端子２に出力されるバツクアツプ電圧を略零と
し、よつて図示されない前記コンピユータ回路へ
のバツクアツプ電圧供給を停止する。 In this way, the backup voltage after a power outage
When V' becomes below a predetermined voltage value, the backup voltage outputted to the output terminal 2 is forcibly reduced to approximately zero, thereby stopping the backup voltage supply to the computer circuit (not shown).

次に、上記停電終了後再び電源スイツチがオン
されて入力端子１に電源電圧＋Ｖが印加される
と、前記の如く、ダイオードD₃を介して電流が
流れ、出力端子２に電圧＋Ｖが出力されると共
に、コンデンサC₁，C₂が充電される。また、ト
ランジスタQ₂のベース・エミツタ間に前記電圧
V₂が印加されるため、V₂＞V₁の関係により、ト
ランジスタQ₁はオフ状態となり、一方トランジ
スタQ₂，Q₃はオンされる。これにより安定した
電圧が出力端子２に出力される。 Next, when the power switch is turned on again after the above power outage ends and power supply voltage +V is applied to input terminal 1, current flows through diode _D3 as described above, and voltage +V is output to output terminal 2. At the same time, capacitors C ₁ and C ₂ are charged. In addition, the above voltage is applied between the base and emitter of transistor _Q2 .
Since V ₂ is applied, transistor Q ₁ is turned off due to the relationship of V ₂ >V ₁ , while transistors Q ₂ and Q ₃ are turned on. As a result, a stable voltage is output to the output terminal 2.

考案の効果 上述如く、本考案によれば、停電時バツクアツ
プ電圧が通電中にコンデンサに蓄えておいた基準
電圧よりも低くなると、出力端子に出力されるバ
ツクアツプ電圧を強制的に略零とすることがで
き、これにより前記CPU内部のリセツト回路の
誤動作を防止することができ、また低消費電力
で、かつ、ロスが少なく、遮断特性が良く、さら
に安価な構成で、温度特性の良好なバツクアツプ
電圧遮断回路を提供することができる等の特長を
有する。Effects of the invention As described above, according to the invention, when the backup voltage during a power outage becomes lower than the reference voltage stored in the capacitor while the power is on, the backup voltage output to the output terminal is forcibly reduced to approximately zero. This makes it possible to prevent the reset circuit inside the CPU from malfunctioning, and also provides a backup voltage with low power consumption, low loss, good cut-off characteristics, and an inexpensive configuration with good temperature characteristics. It has features such as being able to provide a cut-off circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案になるバツクアツプ電圧遮断回路の
一実施例を示す回路図である。 １……電源電圧入力端子、２……出力端子、
C₁……バツクアツプ電圧供給用コンデンサ、C₂
……基準電圧供給用コンデンサ、D₁〜D₃……逆
流防止用ダイオード、D₄……温度補償用ダイオ
ード、Q₁〜Q₃……トランジスタ、R₁〜R₉……抵
抗。 The figure is a circuit diagram showing an embodiment of the backup voltage cutoff circuit according to the present invention. 1...Power supply voltage input terminal, 2...Output terminal,
C ₁ ……Backup voltage supply capacitor, C ₂
... Capacitor for supplying reference voltage, D ₁ - D ₃ ... Diode for backflow prevention, D ₄ ... Diode for temperature compensation, Q ₁ - _{Q 3} ... Transistor, R ₁ - _{R 9} ... Resistor.

Claims (1)

【実用新案登録請求の範囲】 (1) 第１の抵抗を介して電源端子に接続された第
１のコンデンサと、該電源端子に直列に接続さ
れた第２及び第３の抵抗により電源電圧を所定
の分圧比で分圧して得た第１の電圧を出力する
手段と、該第１の電圧出力手段より該第１の電
圧が供給されて基準電圧を発生する基準電圧発
生手段と、出力端子に出力される電圧を上記の
分圧比より小なる所定の分圧比で抵抗分圧して
得た第２の電圧を出力する手段と、該基準電圧
がベースに供給される第１のトランジスタと、
該第２の電圧がベースに供給され、該第１のト
ランジスタのエミツタと共にそのエミツタが共
通の抵抗を介して接地された第２のトランジス
タと、そのベースが該第２のトランジスタのコ
レクタに接続されると共に、そのコレクタと該
出力端子との接続点が該第１のトランジスタの
コレクタに接続された第３のトランジスタとよ
りなり、電源投入期間及び該第２の電圧が該基
準電圧よりも大なる停電期間中は該第２及び第
３のトランジスタをオンとして該第１のコンデ
ンサの端子電圧を該第３のトランジスタのエミ
ツタ・コレクタを通して該出力端子へ出力し、
停電により該第２の電圧が該基準電圧よりも小
となつた時に該第１のトランジスタをオンとし
て、該第３のトランジスタのコレクタ出力を強
制的に遮断するよう構成したバツクアツプ電圧
遮断回路。 (2) 該基準電圧発生手段は、該第１の電圧により
通電期間中、充電される第２のコンデンサであ
り、該第２のコンデンサの端子電圧を該基準電
圧として発生出力するよう構成した実用新案登
録請求の範囲第１項記載のバツクアツプ電圧遮
断回路。[Claims for Utility Model Registration] (1) A power supply voltage is controlled by a first capacitor connected to a power supply terminal via a first resistor, and second and third resistors connected in series to the power supply terminal. means for outputting a first voltage obtained by dividing the voltage at a predetermined voltage division ratio; a reference voltage generating means for generating a reference voltage by receiving the first voltage from the first voltage outputting means; and an output terminal. means for outputting a second voltage obtained by dividing the voltage outputted by the resistor at a predetermined voltage division ratio smaller than the above-mentioned voltage division ratio; a first transistor whose base is supplied with the reference voltage;
a second transistor whose base is supplied with the second voltage and whose emitter is grounded together with the emitter of the first transistor through a common resistor; and whose base is connected to the collector of the second transistor. and a connection point between the collector and the output terminal is a third transistor connected to the collector of the first transistor, and the power-on period and the second voltage are higher than the reference voltage. During a power outage period, the second and third transistors are turned on to output the terminal voltage of the first capacitor to the output terminal through the emitter and collector of the third transistor;
A backup voltage cutoff circuit configured to turn on the first transistor and forcibly cut off the collector output of the third transistor when the second voltage becomes lower than the reference voltage due to a power outage. (2) The reference voltage generating means is a second capacitor that is charged with the first voltage during the energization period, and is configured to generate and output the terminal voltage of the second capacitor as the reference voltage. A backup voltage cut-off circuit according to claim 1 of the patent registration claim.