JPH03237692A - 不揮発性多値記憶装置 - Google Patents
不揮発性多値記憶装置Info
- Publication number
- JPH03237692A JPH03237692A JP2033438A JP3343890A JPH03237692A JP H03237692 A JPH03237692 A JP H03237692A JP 2033438 A JP2033438 A JP 2033438A JP 3343890 A JP3343890 A JP 3343890A JP H03237692 A JPH03237692 A JP H03237692A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- data
- selection signal
- write
- ternary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 49
- 238000013500 data storage Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術(第8図)
発明が解決しようとする課題
課題を解決するための手段(第1図)
作用
(i)第1の実施例の説明(第2〜第4図)(ii)第
2の実施例の説明(第5図)(ni)第3の実施例の説
明(第6図)(tv )第4の実施例の説明(第7図)
発明の効果 〔概 要〕 不揮発性多値記憶装置、特に電気的に情報の書換えが可
能で電源を切っても情報が消えない性質(不揮発性)を
有するE E P ROM (Electricall
y Erasabls Programmable
Read 0nly Memory )や磁
気記憶装置の記憶機能の拡張に関し、該EEPROM等
の記憶状態を2以下に設定することなく、書き込み/読
出機能を工夫して1ビツトに2値以上の記憶状態を持た
せ、データ記憶素子数の低減化を図ることを目的とし、
n値の外部入力データ及び書き込み/読出制御信号を入
力してレベル選択信号、書き込み/読出制御信号及び読
み出し選択信号を出力する制御手段と、前記レベル選択
信号及び書き込み/読出制御信号を人力して特定レベル
量を出力するレベル選択手段と、前記特定レベル量を素
子選択信号に基づいて格納する記憶手段と、前記素子選
択信号。
2の実施例の説明(第5図)(ni)第3の実施例の説
明(第6図)(tv )第4の実施例の説明(第7図)
発明の効果 〔概 要〕 不揮発性多値記憶装置、特に電気的に情報の書換えが可
能で電源を切っても情報が消えない性質(不揮発性)を
有するE E P ROM (Electricall
y Erasabls Programmable
Read 0nly Memory )や磁
気記憶装置の記憶機能の拡張に関し、該EEPROM等
の記憶状態を2以下に設定することなく、書き込み/読
出機能を工夫して1ビツトに2値以上の記憶状態を持た
せ、データ記憶素子数の低減化を図ることを目的とし、
n値の外部入力データ及び書き込み/読出制御信号を入
力してレベル選択信号、書き込み/読出制御信号及び読
み出し選択信号を出力する制御手段と、前記レベル選択
信号及び書き込み/読出制御信号を人力して特定レベル
量を出力するレベル選択手段と、前記特定レベル量を素
子選択信号に基づいて格納する記憶手段と、前記素子選
択信号。
レベル選択信号及び読み出し選択信号に基づいて読み出
された2値の出力データを判定してn(1の外部出力デ
ータに変換する出力値判定手段とを具備し、前記記憶手
段の一記憶素子が複数の量的記憶状態の内の一つの記憶
状態を保持することを含み構成する。
された2値の出力データを判定してn(1の外部出力デ
ータに変換する出力値判定手段とを具備し、前記記憶手
段の一記憶素子が複数の量的記憶状態の内の一つの記憶
状態を保持することを含み構成する。
本発明は、不揮発性多値記憶装置に関するものであり、
さらに詳しく言えば、電気的に情報の書換えが可能で電
源を切っても情報が消えない性質(不揮発性)を有する
EEPROMや磁気記憶装置の記憶機能の拡張に関する
ものである。
さらに詳しく言えば、電気的に情報の書換えが可能で電
源を切っても情報が消えない性質(不揮発性)を有する
EEPROMや磁気記憶装置の記憶機能の拡張に関する
ものである。
近年、データ処理装置の高機能・高性能化の要求に伴い
、該処理装置が取り扱うデータは膨大な量となり、その
データ記憶装置の記憶容量の増大化が余儀無くされてい
る。
、該処理装置が取り扱うデータは膨大な量となり、その
データ記憶装置の記憶容量の増大化が余儀無くされてい
る。
そこで、1ビツトに2値以上の記憶状態を持たせ、デー
タ記憶素子数の低減化を図ることができる記憶装置の要
望がある。
タ記憶素子数の低減化を図ることができる記憶装置の要
望がある。
第8図は、従来例に係る不揮発性2値記憶装置の構成図
である。
である。
図において、EEPROM等の不揮発性2値記憶装置は
、書き込み/読出制御回路lと記憶素子2及び書き込み
電圧発生回路3等から戒る。
、書き込み/読出制御回路lと記憶素子2及び書き込み
電圧発生回路3等から戒る。
書き込み/読出制御回路1は、2値の外部入力データD
inに基づいてアドレスADH,書き込み/読出制御信
号Sl及び消去信号S2を出力するものである。記憶素
子2は、破線円内図に示すように一つの記憶細胞がビッ
ト線BLに接続された選択トランジスタT1とフローテ
ィングゲート電極FCを持つメモリトランジスタT2か
ら成る。
inに基づいてアドレスADH,書き込み/読出制御信
号Sl及び消去信号S2を出力するものである。記憶素
子2は、破線円内図に示すように一つの記憶細胞がビッ
ト線BLに接続された選択トランジスタT1とフローテ
ィングゲート電極FCを持つメモリトランジスタT2か
ら成る。
当該装置の機能は、外部入力データDinに基づいてデ
ータを書き込む場合には、セレクトゲートSGを介して
選択トランジスタTIが活性化され、選択されたメモリ
トランジスタT2のコントロールゲートCGがドレイン
Dに対して正に設定され、書き込み電圧発生回路3によ
りフローティングゲート電極FGに電荷eが注入されて
閾値電圧が上げられる。
ータを書き込む場合には、セレクトゲートSGを介して
選択トランジスタTIが活性化され、選択されたメモリ
トランジスタT2のコントロールゲートCGがドレイン
Dに対して正に設定され、書き込み電圧発生回路3によ
りフローティングゲート電極FGに電荷eが注入されて
閾値電圧が上げられる。
また、外部入力データDinに基づいてデータを読み出
す場合には、記憶素子2にアドレスADI+を指定する
。これにより、選択されたメモリトランジスタT2の2
4tiの外部出力データDoutを得ることができる。
す場合には、記憶素子2にアドレスADI+を指定する
。これにより、選択されたメモリトランジスタT2の2
4tiの外部出力データDoutを得ることができる。
なお、データを消去する場合には、コントロールゲート
CGを接地してドレインDに逆向の高電圧を印加する。
CGを接地してドレインDに逆向の高電圧を印加する。
これにより、電荷eが放出されてデータが消去される。
ところで、従来例によればメモリトランジスタT2の閾
値電圧を制御することにより、一つの記憶細胞に2値の
データを記憶している。しかし、データ処理装置の高機
能・高性能化の要求に伴い、該処理装置が取り扱うデー
タ量は膨大化の傾向にある。
値電圧を制御することにより、一つの記憶細胞に2値の
データを記憶している。しかし、データ処理装置の高機
能・高性能化の要求に伴い、該処理装置が取り扱うデー
タ量は膨大化の傾向にある。
このため、データ記憶装置のメモリ容量の堆設化が余儀
無くされている。この場合のメモリ容量は20に比例す
るものである。
無くされている。この場合のメモリ容量は20に比例す
るものである。
これにより、一つの記憶装置に多くのデータ記憶素子の
形成要求がされることから、半導体集積回路装置の高集
積化の妨げとなるという問題がある。
形成要求がされることから、半導体集積回路装置の高集
積化の妨げとなるという問題がある。
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、EEFROM等の記憶状態を2以下に設定する
ことなく、書き込み/読出機能を工夫して一つの記憶細
胞に241以上の記憶状態を持たせ、データ記憶素子数
の低減化を図ることを可能とする不揮発性多値記憶装置
の提供を目的とする。
であり、EEFROM等の記憶状態を2以下に設定する
ことなく、書き込み/読出機能を工夫して一つの記憶細
胞に241以上の記憶状態を持たせ、データ記憶素子数
の低減化を図ることを可能とする不揮発性多値記憶装置
の提供を目的とする。
第1図は、本発明に係る不揮発性多値記憶装置の原理図
を示している。
を示している。
その装置は、n値の外部入力データDin及び書き込み
/読出制御信号−/Rを入力してレベル選択信号LL、
書き込み/読出制御信号−/R及び読み出し選択信号L
Aを出力する制御手段11と、前記レベル選択信号L1
及び書き込み/読出制御信号W/Rを入力して特定レベ
ル量Mを出力するレベル選択手段12と、前記特定レベ
ル量Mを素子選択信号ADRに基づいて格納する記憶手
段13と、前記素子選択信号ADH,レベル選択信号L
l及び読み出し選択信号LAに基づいて読み出された2
値の出力データRDを判定してn値の外部出力データD
outに変換する出力値判定手段14とを具備し、前記
記憶手段13の一記憶素子が複数の量的記憶状態の内の
一つの記憶状態を保持することを特徴とし、上記目的を
達成する。
/読出制御信号−/Rを入力してレベル選択信号LL、
書き込み/読出制御信号−/R及び読み出し選択信号L
Aを出力する制御手段11と、前記レベル選択信号L1
及び書き込み/読出制御信号W/Rを入力して特定レベ
ル量Mを出力するレベル選択手段12と、前記特定レベ
ル量Mを素子選択信号ADRに基づいて格納する記憶手
段13と、前記素子選択信号ADH,レベル選択信号L
l及び読み出し選択信号LAに基づいて読み出された2
値の出力データRDを判定してn値の外部出力データD
outに変換する出力値判定手段14とを具備し、前記
記憶手段13の一記憶素子が複数の量的記憶状態の内の
一つの記憶状態を保持することを特徴とし、上記目的を
達成する。
本発明によれば、特定レベル量Mを素子選択信号ADH
に基づいて格納する記憶手段13にレベル選択手段12
と出力値判定手段14とが設けられている。
に基づいて格納する記憶手段13にレベル選択手段12
と出力値判定手段14とが設けられている。
例えば、3値の外部入力データDin及び書き込み/読
出制御信号−/Rを入力した制御手段11からレベル選
択信号L1がレベル選択手段12と出力値判定手段14
とに、読み出し選択信号LAが出力値判定手段14に、
書き込み/読出制御信号W/Rがレベル選択手段12に
それぞれ出力される。
出制御信号−/Rを入力した制御手段11からレベル選
択信号L1がレベル選択手段12と出力値判定手段14
とに、読み出し選択信号LAが出力値判定手段14に、
書き込み/読出制御信号W/Rがレベル選択手段12に
それぞれ出力される。
これにより、データ書き込み時には、素子選択信号AD
Rに基づいて指定された記憶手段13の一記憶素子に3
値の外部入力データDinに基づく特定レベル量Mが格
納される。この際の特定レベル量Mの格納方法は、例え
ばEEPOMの場合には電荷注入量をフィードバック制
御しながら変化させ、闇値電圧レベルを変化させること
で、一つの記憶素子を3値の外部入力データDinに基
づく3つの記憶状態のいずれか−の状態にすることがで
きる。
Rに基づいて指定された記憶手段13の一記憶素子に3
値の外部入力データDinに基づく特定レベル量Mが格
納される。この際の特定レベル量Mの格納方法は、例え
ばEEPOMの場合には電荷注入量をフィードバック制
御しながら変化させ、闇値電圧レベルを変化させること
で、一つの記憶素子を3値の外部入力データDinに基
づく3つの記憶状態のいずれか−の状態にすることがで
きる。
また、データ続出時には、素子選択信号ADRに基づい
て指定された記憶手段13の一つの記憶素子の記憶状態
が制御手段11及び出力値判定手段14により判定され
、判定結果が読み出し選択信号LA基づいて3値の外部
出力データDoutとして出力される。
て指定された記憶手段13の一つの記憶素子の記憶状態
が制御手段11及び出力値判定手段14により判定され
、判定結果が読み出し選択信号LA基づいて3値の外部
出力データDoutとして出力される。
このため、従来例の2値の記憶装置のメモリ容量2″″
に比べて3値の記憶装置のメモリ容量を3″に拡張する
ことができる。このことで、データ処理装置の高機能・
高性能化の要求に伴うデータ量が膨大化された場合であ
っても十分対処することが可能となる。
に比べて3値の記憶装置のメモリ容量を3″に拡張する
ことができる。このことで、データ処理装置の高機能・
高性能化の要求に伴うデータ量が膨大化された場合であ
っても十分対処することが可能となる。
これにより、データ記憶素子数の削減をすることができ
ることから半導体集積回路装置の高集積化を図ることが
可能となる。
ることから半導体集積回路装置の高集積化を図ることが
可能となる。
次に図を参照しながら本発明の実施例について説明をす
る。
る。
第2〜第7図は、本発明の実施例に係る不揮発性多値記
憶装置を説明する図である。
憶装置を説明する図である。
(i)第1の実施例の説明
第2図は、本発明の各実施例の係る3値EEPROMの
構成図を示している。
構成図を示している。
図において、21は制御手段1■の一実施例となる書き
込み/読出制御回路であり、3値の外部入力データDi
nを入力してレベル選択信号SOO。
込み/読出制御回路であり、3値の外部入力データDi
nを入力してレベル選択信号SOO。
Sol、 Sll、書き込み/読出制御信号W/R、
読出し制御信号SR,ラッチ選択信号(読み出し選択信
号)LA及び消去/書き込み選択信号SEを出力するも
のである。
読出し制御信号SR,ラッチ選択信号(読み出し選択信
号)LA及び消去/書き込み選択信号SEを出力するも
のである。
22はレベル選択手段12の一実施例となるレベル選択
回路であり、パルス信号発生回路22a。
回路であり、パルス信号発生回路22a。
続出電圧発生選択回路22b、パルス電圧選択回路22
c及びゲート回路22dから成る。パルス電圧選択回路
22cは、書き込み制御信号SW及びレベル選択信号L
1に基づいて3つの書き込みパルス電圧1例えば、20
.10. O(V)を選択し、パルス信号発生回路2
2aからそれを選択出力させるものである。
c及びゲート回路22dから成る。パルス電圧選択回路
22cは、書き込み制御信号SW及びレベル選択信号L
1に基づいて3つの書き込みパルス電圧1例えば、20
.10. O(V)を選択し、パルス信号発生回路2
2aからそれを選択出力させるものである。
続出電圧発生回路22bは、読出し制御信号SRに基づ
いて2つの続出電圧1例えば、3,5 (V)を出力す
るものである。ゲート回路22dは、書き込み/読出制
御信号−/R及び消去信号SHに基づいて書き込み或い
は消去パルス又は続出電圧に切り換えて、それをワード
線WLI〜WLnを選択するトランジスタTWI〜TW
n或いは消去用トランジスタT rElに出力するもの
である。
いて2つの続出電圧1例えば、3,5 (V)を出力す
るものである。ゲート回路22dは、書き込み/読出制
御信号−/R及び消去信号SHに基づいて書き込み或い
は消去パルス又は続出電圧に切り換えて、それをワード
線WLI〜WLnを選択するトランジスタTWI〜TW
n或いは消去用トランジスタT rElに出力するもの
である。
23は記憶手段13の一実施例となるmXn個のメモリ
素子であり、特定レベル量Mとして電荷量を格納するも
のである。またメモリ素子23は、フローティングゲー
ト電極FGを持つメモリトランジスタTMと出力信号の
比較増幅回路23aから戒る。トランジスタTMのコン
トロールゲートCGはトランジスタTWI〜TWnに、
そのソースSは接地線GNDに、そのドレインDはビッ
ト線選択トランジスタTBI−TB−にそれぞれ接続さ
れる。さらに、比較増幅回路23aは出力値判定回路2
4に接続される。これにより、メモリトランジスタTM
はビット線BLI〜BL髄とワード線WLI〜WLnの
交点によって選択されたデータが読み出される。
素子であり、特定レベル量Mとして電荷量を格納するも
のである。またメモリ素子23は、フローティングゲー
ト電極FGを持つメモリトランジスタTMと出力信号の
比較増幅回路23aから戒る。トランジスタTMのコン
トロールゲートCGはトランジスタTWI〜TWnに、
そのソースSは接地線GNDに、そのドレインDはビッ
ト線選択トランジスタTBI−TB−にそれぞれ接続さ
れる。さらに、比較増幅回路23aは出力値判定回路2
4に接続される。これにより、メモリトランジスタTM
はビット線BLI〜BL髄とワード線WLI〜WLnの
交点によって選択されたデータが読み出される。
24は出力値判定手段14の一実施例となる比較判定出
力回路であり、ラッチ回路24a、ゲート回路24b及
び比較器24cから成る。ラッチ回路24aは、続出制
御信号SRに基づいて2つの続出電圧3.5 (V)が
選択回路22bに出力されたときに、当該続出電圧のと
きの出力データRDを記憶するものである。また、出力
データRDはラッチ選択信号LAに基づいて出力される
。
力回路であり、ラッチ回路24a、ゲート回路24b及
び比較器24cから成る。ラッチ回路24aは、続出制
御信号SRに基づいて2つの続出電圧3.5 (V)が
選択回路22bに出力されたときに、当該続出電圧のと
きの出力データRDを記憶するものである。また、出力
データRDはラッチ選択信号LAに基づいて出力される
。
ゲート回路24bは、ランチ回路24aの出力データD
Rを3値の外部データDoutに変換するものである。
Rを3値の外部データDoutに変換するものである。
また、比較器24cは選択されたメモリトランジスタT
Mから読出された出力データDRと書き込もうとしてい
るデータとを比較し、その比較結果を制御回路21にフ
ィードバンクするものである。
Mから読出された出力データDRと書き込もうとしてい
るデータとを比較し、その比較結果を制御回路21にフ
ィードバンクするものである。
これらにより、本発明の各実施例に係る3値EEPRO
Mを構成する。
Mを構成する。
次に、当該EEPROMの動作について説明をする。
第3図は、本発明の第1の実施例に係る書き込み時の動
作フローチャートである。
作フローチャートである。
図において、まず、ステップP1でアドレスAORを指
定する。この際に、3値の外部入力データDinを入力
した書き込み/読出制御回路2Iがレベル選択信号SO
O,SQL、 Sllをパルス電圧選択回路22cに
書き込み/読出制御信号−/Rをゲート回路22dに、
書き込み制御信号SWをパルス信号発生回路22aに、
それぞれ出力をする。
定する。この際に、3値の外部入力データDinを入力
した書き込み/読出制御回路2Iがレベル選択信号SO
O,SQL、 Sllをパルス電圧選択回路22cに
書き込み/読出制御信号−/Rをゲート回路22dに、
書き込み制御信号SWをパルス信号発生回路22aに、
それぞれ出力をする。
次いで、ステップP2でパルス信号発生回路22aを活
性化してデータ書き込みをする。この際のデータ書き込
みは、同図の破線円内図に示すようなパルス信号の振幅
変調方式による。この変調方式は、予め、3値の外部入
力データDin=(01/2.1)に対応した書き込み
電圧0(V)、10(V) 、 20 (V)に基づい
て、指定されたメモリ素子23のフローティングゲート
FGへの電荷注入量を変化させるものである。これによ
り、メモリトランジスタTMの闇値電圧が3段階に設定
され、3つの記憶状態のうち−の状態を該トランジスタ
TMに持たせることができる。
性化してデータ書き込みをする。この際のデータ書き込
みは、同図の破線円内図に示すようなパルス信号の振幅
変調方式による。この変調方式は、予め、3値の外部入
力データDin=(01/2.1)に対応した書き込み
電圧0(V)、10(V) 、 20 (V)に基づい
て、指定されたメモリ素子23のフローティングゲート
FGへの電荷注入量を変化させるものである。これによ
り、メモリトランジスタTMの闇値電圧が3段階に設定
され、3つの記憶状態のうち−の状態を該トランジスタ
TMに持たせることができる。
次に、ステップP3で仮り続出し処理をする。
この際の読出し処理は、予め規定されたトランジスタT
Mの閾値電圧になる電荷が注入されたか、否かを判定す
るためのものである。その処理は、読出し制御信号SR
により活性化された続出電圧発生回路22bが2つの続
出電圧3.5 (V)を2回に分けてメモリトランジス
タTMのコントロールゲートCGに印加することにより
行われる。
Mの閾値電圧になる電荷が注入されたか、否かを判定す
るためのものである。その処理は、読出し制御信号SR
により活性化された続出電圧発生回路22bが2つの続
出電圧3.5 (V)を2回に分けてメモリトランジス
タTMのコントロールゲートCGに印加することにより
行われる。
その後、ステップP4で書き込みデーター出力データの
比較判定をする。
比較判定をする。
次いで、ステップP5で他のアドレスADHの処理をす
る。
る。
第4図は、本発明の第1の実施例に係る読出し時の動作
フローチャートを示している。
フローチャートを示している。
図において、まず、ステップP1でアドレスADHを指
定する。
定する。
次いで、ステップP2で続出電圧発生回路22b及びラ
ッチ1 (LATCH1)を活性化して続出処理をする
。この際の続出処理は、読出し制御信号SRにより活性
化された続出電圧発生回路22bが続出電圧3〔v〕を
メモリトランジスタTMのコントロールゲートCGに印
加することにより行われる。
ッチ1 (LATCH1)を活性化して続出処理をする
。この際の続出処理は、読出し制御信号SRにより活性
化された続出電圧発生回路22bが続出電圧3〔v〕を
メモリトランジスタTMのコントロールゲートCGに印
加することにより行われる。
次いで、ステップP3でトランジスタTMの○N10F
F動作の判定が行われ、ラッチlに出力データDRが記
憶される。
F動作の判定が行われ、ラッチlに出力データDRが記
憶される。
次に、ステップP4で制御回路21からの読出し制御信
号SRによって続出電圧5〔V〕を選択する信号が続出
電圧発生回路22bに与えられる。
号SRによって続出電圧5〔V〕を選択する信号が続出
電圧発生回路22bに与えられる。
これにより、続出電圧5〔V〕がメモリトランジスタT
MのコントロールゲートCGに印加される。
MのコントロールゲートCGに印加される。
この際に信号LAによりラッチ1は、不活性化され、ス
テップP3の出力データDRが保存されると同時に、ラ
ッチ2 (LATCH2)が活性化される。
テップP3の出力データDRが保存されると同時に、ラ
ッチ2 (LATCH2)が活性化される。
さらに、ステップP5でステップP3と同様に読み出し
が行われ、ラッチ2に出力データRDが記憶される。
が行われ、ラッチ2に出力データRDが記憶される。
その後、ステップP6でラッチ1.2のデータRDが出
力値判定回路24bにより3値のデータに変換出力され
る。例えば、読出電圧3,5 (V)に対して、該トラ
ンジスタTMが全て「○N」動作したときには、3値の
外部出力データDout =1を出力する。また、続出
電圧3〔V〕に対して該トランジスタTMがrOFFJ
動作し、続出電圧5〔v〕に対してrON、動作したと
きには、3値の外部出力データDout =1/2を出
力する。
力値判定回路24bにより3値のデータに変換出力され
る。例えば、読出電圧3,5 (V)に対して、該トラ
ンジスタTMが全て「○N」動作したときには、3値の
外部出力データDout =1を出力する。また、続出
電圧3〔V〕に対して該トランジスタTMがrOFFJ
動作し、続出電圧5〔v〕に対してrON、動作したと
きには、3値の外部出力データDout =1/2を出
力する。
さらに、続出電圧3.5 (V)に対して、該トランジ
スタTMが全てrOFFJ動作ししたときには、3値の
外部出力データDout=1を出力する。
スタTMが全てrOFFJ動作ししたときには、3値の
外部出力データDout=1を出力する。
なお、これらの3値の外部出力データDout =(0
,L/2 、 l)は、2値のデジタル信号0→00
.1/2→01又は10.1→11にして伝送される。
,L/2 、 l)は、2値のデジタル信号0→00
.1/2→01又は10.1→11にして伝送される。
次いで、ステップP7で他のアドレスADRの処理をす
る。
る。
(ii)第2の実施例の説明
第5図は、本発明の第2の実施例に係る書き込み時の動
作フローチャートを示している。
作フローチャートを示している。
図において、第1の実施例と異なるのは、第2の実施例
ではパルス信号発生回路22aが、パルス回数制御方式
に基づいてデータ書き込みをするものである。
ではパルス信号発生回路22aが、パルス回数制御方式
に基づいてデータ書き込みをするものである。
すなわち、第2図のEEPROMの構成図において、パ
ルス信号発生回路22aは書き込み制御信号SWに基づ
いて振幅一定であって、パルス回数が異なる書き込みパ
ルス電圧を選択回路22cに出力するものである。
ルス信号発生回路22aは書き込み制御信号SWに基づ
いて振幅一定であって、パルス回数が異なる書き込みパ
ルス電圧を選択回路22cに出力するものである。
従って、書き込み時の動作は第1の実施例と同様に、ま
ず、ステップPLでアドレスADRを指定する。
ず、ステップPLでアドレスADRを指定する。
次いで、ステップP2で書き込みパルスを任意回数入力
する。この際のデータ書き込みは、同図の破線円内図に
示すようなパルス回数制御方式による。この制御方式は
、3値の外部入力データDin= (0,1/2 、
1 )に対応して、例えば書き込み回数0.2.4 C
回〕に基づいて、指定されたメモリ素子23のフローテ
ィングゲートFGへの電荷注入量を変化させるものであ
る。これにより、第1の実施例と同様にメモリトランジ
スタTMの閾値電圧が3段階に設定され、3つの記憶状
態のうちの−の状態を該トランジスタTMに持たせるこ
とができる。
する。この際のデータ書き込みは、同図の破線円内図に
示すようなパルス回数制御方式による。この制御方式は
、3値の外部入力データDin= (0,1/2 、
1 )に対応して、例えば書き込み回数0.2.4 C
回〕に基づいて、指定されたメモリ素子23のフローテ
ィングゲートFGへの電荷注入量を変化させるものであ
る。これにより、第1の実施例と同様にメモリトランジ
スタTMの閾値電圧が3段階に設定され、3つの記憶状
態のうちの−の状態を該トランジスタTMに持たせるこ
とができる。
次に、ステップP3で仮り続出し処理をする。
この際の読出し処理は、予め規定されたトランジスタT
Mの閾値電圧になる電荷が注入されたか、否かを判定す
るためのものである。その処理は、第1の実施例と同様
である。
Mの閾値電圧になる電荷が注入されたか、否かを判定す
るためのものである。その処理は、第1の実施例と同様
である。
その後、ステップP4で書き込みデーター出力データの
比較判定をする。この際の判定も、第1の実施例と同様
である。
比較判定をする。この際の判定も、第1の実施例と同様
である。
次いで、ステップP5で他のアドレスADHの処理をす
る。
る。
なお、続出処理動作は第1の実施例と同様であるため説
明を省略する(第4図参照)。
明を省略する(第4図参照)。
(ij)第3の実施例の説明
第6図は、本発明の第3の実施例に係る書き込み時の動
作フローチャートを示している。
作フローチャートを示している。
図において、第1.第2の実施例と異なるのは、第3の
実施例ではパルス信号発生回路22aが、パルス幅変調
方式に基づいてデータ書き込みをするものである。
実施例ではパルス信号発生回路22aが、パルス幅変調
方式に基づいてデータ書き込みをするものである。
すなわち、第2図のEEPROMの構成国において、パ
ルス信号発生回路22aは書き込み制御信号SWに基づ
いて振幅一定であって、パルス通電期間が異なる書き込
みパルス電圧を選択回路22cに出力するものである。
ルス信号発生回路22aは書き込み制御信号SWに基づ
いて振幅一定であって、パルス通電期間が異なる書き込
みパルス電圧を選択回路22cに出力するものである。
従って、書き込み時の動作は第1.第2の実施例と同様
に、まず、ステップP1でアドレスADHを指定する。
に、まず、ステップP1でアドレスADHを指定する。
次いで、ステップP2で書き込みパルスの通電時間を任
意に変える。この際のデータ書き込みは、同図の破線円
内図に示すようなパルス幅変調方式による。この変調方
式は、3値の外部人力データDin= (0,1/2.
1)に対応して、例えば書き込み通電時間0. tl、
t2に基づいて指定されたメモリ素子23のフローテ
ィングゲートFCへの電荷注入量を変化させるものであ
る。これにより、第1.第2の実施例と同様にメモリト
ランジスタTMの閾値電圧が3段階に設定され、3つの
記憶状態のうちの−の状態を該トランジスタTMに持た
せることができる。
意に変える。この際のデータ書き込みは、同図の破線円
内図に示すようなパルス幅変調方式による。この変調方
式は、3値の外部人力データDin= (0,1/2.
1)に対応して、例えば書き込み通電時間0. tl、
t2に基づいて指定されたメモリ素子23のフローテ
ィングゲートFCへの電荷注入量を変化させるものであ
る。これにより、第1.第2の実施例と同様にメモリト
ランジスタTMの閾値電圧が3段階に設定され、3つの
記憶状態のうちの−の状態を該トランジスタTMに持た
せることができる。
次に、ステップP3で仮り続出し処理をする。
この際の読出し処理は、予め規定されたトランジスタT
Mの閾(+!電圧になる電荷が注入されたか、否かを判
定するためのものである。その処理は、第1.第2の実
施例と同様である。
Mの閾(+!電圧になる電荷が注入されたか、否かを判
定するためのものである。その処理は、第1.第2の実
施例と同様である。
その後、ステップP4で書き込みデーター出力データの
比較判定をする。この際の判定も、第1゜第2の実施例
と同様である。
比較判定をする。この際の判定も、第1゜第2の実施例
と同様である。
次いで、ステップP5で他のアドレスA口0の処理をす
る。
る。
なお、続出処理動作は第1.第2の実施例と同様である
ため説明を省略する(第4図参照)。
ため説明を省略する(第4図参照)。
(iv)第4の実施例の説明
第7図は、本発明の第4の実施例に係る書き込み時の動
作フローチャートを示している。
作フローチャートを示している。
図において、第1.第2.第3の実施例と異なるのは、
第4の実施例ではパルス信号発生回路22aが、固定パ
ルスを1回のみ発生し、比較回路24Cと制御回路21
とで出力値を監視しながら外部入力データDinと外部
出力データDoutとが一致するまで書き込みをするも
のである。
第4の実施例ではパルス信号発生回路22aが、固定パ
ルスを1回のみ発生し、比較回路24Cと制御回路21
とで出力値を監視しながら外部入力データDinと外部
出力データDoutとが一致するまで書き込みをするも
のである。
すなわち、第2図のEEPROMの構成国において、制
御回路21内に第7図に示した動作フローチャートのス
テップP4→P6→P2又はP7を実行することが可能
なプログラムをハードウェア上で実現するものである。
御回路21内に第7図に示した動作フローチャートのス
テップP4→P6→P2又はP7を実行することが可能
なプログラムをハードウェア上で実現するものである。
この際の書き込み方式は、ステップP2の破線円内図に
示すように、例えば、3値の外部入力データDin−(
0,1/2 、 l )に対応して、通電期間t、書
き込み電圧10(V)の固定パルスを〔パルス発生、パ
ルス発生、パルス未発生〕と対応させて、指定されたメ
モリ素子23のフローティングゲートFGへの電荷注入
量を変化させるものである0例えば、パルス発生rO,
1/2」に対して、ステップP3で仮読み出し処理の結
果、ステップP4で書き込みデーター出力データとなっ
た場合に、その値が記憶されたと比較回路24cが判定
し、制御回路21の次の処理が行われるまで書き込み動
作が行われる。このようにして、メモリ素子23のフロ
ーティングゲートFGへの電荷注入量を変化させるもの
である。
示すように、例えば、3値の外部入力データDin−(
0,1/2 、 l )に対応して、通電期間t、書
き込み電圧10(V)の固定パルスを〔パルス発生、パ
ルス発生、パルス未発生〕と対応させて、指定されたメ
モリ素子23のフローティングゲートFGへの電荷注入
量を変化させるものである0例えば、パルス発生rO,
1/2」に対して、ステップP3で仮読み出し処理の結
果、ステップP4で書き込みデーター出力データとなっ
た場合に、その値が記憶されたと比較回路24cが判定
し、制御回路21の次の処理が行われるまで書き込み動
作が行われる。このようにして、メモリ素子23のフロ
ーティングゲートFGへの電荷注入量を変化させるもの
である。
これにより、第1.第2 第3の実施例と同様にメモリ
トランジスタTMの閾値電圧が3段階に設定され、3つ
の記憶状態のうちの−の状態を該トランジスタTMに持
たせることができる。
トランジスタTMの閾値電圧が3段階に設定され、3つ
の記憶状態のうちの−の状態を該トランジスタTMに持
たせることができる。
なお、その他の動作は第1.第2.第3の実施例と同様
であるため説明を省略する(第4図参照)。
であるため説明を省略する(第4図参照)。
また、第4の実施例では、第1.第2.第3の実施例に
比べて、製造プロセス精度を原因とするメモリ素子23
のバラツキに対して固定パルスを1回加える毎に書き込
みデーター出力データを判定することにより、他の書き
込み動作に比較して高速化を図ることができる。
比べて、製造プロセス精度を原因とするメモリ素子23
のバラツキに対して固定パルスを1回加える毎に書き込
みデーター出力データを判定することにより、他の書き
込み動作に比較して高速化を図ることができる。
このようにして、本発明の各実施例によれば、電荷量を
格納する複数のメモリ素子23にレベル選択回路22と
出力値判定回路24とが設けられている。
格納する複数のメモリ素子23にレベル選択回路22と
出力値判定回路24とが設けられている。
このため、データ書き込み時には、アドレスADHに基
づいて指定されたメモリ素子23のメモリトランジスタ
TMに3値の外部入力データDinに基づく電荷量がフ
ィードバック制御されながら変化し、闇値電圧レベルを
変化させることで、該トランジスタTMを3値の外部入
力データDinに基づく3つの記憶状態のいずれか−の
状態にすることができる。
づいて指定されたメモリ素子23のメモリトランジスタ
TMに3値の外部入力データDinに基づく電荷量がフ
ィードバック制御されながら変化し、闇値電圧レベルを
変化させることで、該トランジスタTMを3値の外部入
力データDinに基づく3つの記憶状態のいずれか−の
状態にすることができる。
また、データ続出時には、アドレスADRに基づいて指
定されたメモリ素子23の一つのトランジスタTMの記
憶状態が出力値判定回路24により判定され、その判定
結果に基づいて3値の外部出力データDout = (
0,l/2.1 )が出力される。
定されたメモリ素子23の一つのトランジスタTMの記
憶状態が出力値判定回路24により判定され、その判定
結果に基づいて3値の外部出力データDout = (
0,l/2.1 )が出力される。
このため、従来例の2値の記憶装置のメモリ容量2″に
比べて3値の記憶装置のメモリ容量を3″に拡張するこ
とができる。このことで、データ処理装置の高機能・高
性能化の要求に伴うデータ量が膨大化された場合であっ
ても十分対処することが可能となる。
比べて3値の記憶装置のメモリ容量を3″に拡張するこ
とができる。このことで、データ処理装置の高機能・高
性能化の要求に伴うデータ量が膨大化された場合であっ
ても十分対処することが可能となる。
これにより、データ記憶素子数の削減をすることができ
ることから半導体集積回路装置の高集積化を図ることが
可能となる。
ることから半導体集積回路装置の高集積化を図ることが
可能となる。
なお、本発明の各実施例では特定レベル量Mに電荷量を
用いた3値のEEPRROMの場合について述べたが、
それ以上のn値のEEPRROMについてもトランジス
タ特性が許容される限り、メモリ容量の削減を図ること
ができる。また、該特定レベル量Mに電荷量を用いる磁
気記憶装置についても同様な効果が得られる。
用いた3値のEEPRROMの場合について述べたが、
それ以上のn値のEEPRROMについてもトランジス
タ特性が許容される限り、メモリ容量の削減を図ること
ができる。また、該特定レベル量Mに電荷量を用いる磁
気記憶装置についても同様な効果が得られる。
以上説明したように、本発明によれば記憶手段の一記憶
素子に3値の外部入力データに基づく電荷量を格納する
ことによって、該素子を3つの記憶状態のいずれか−の
状態にすることができる。
素子に3値の外部入力データに基づく電荷量を格納する
ことによって、該素子を3つの記憶状態のいずれか−の
状態にすることができる。
このため、指定された記憶素子の3つの記憶状態のいず
れかを判定出力することにより、記憶装置のメモリ容量
を3″に拡張することができる。
れかを判定出力することにより、記憶装置のメモリ容量
を3″に拡張することができる。
このことで、データ記憶素子数の削減が図られ、半導体
集積回路装置の高集積化をすることが可能となる。
集積回路装置の高集積化をすることが可能となる。
これにより、膨大のデータ量を扱うデータ処理装置の高
機能・高性能化に寄与するところが太きいる。
機能・高性能化に寄与するところが太きいる。
第1図は、本発明に係る不揮発性多値記憶装置の原理図
、 第2図は、本発明の各実施例に係る3値EEPROMの
構成図、 第3図は、本発明の第1の実施例に係る書き込み時の動
作フローチャート、 第4図は、本発明の第1の実施例に係る続出し時の動作
フローチャート、 第5図は、本発明の第2の実施例に係る書き込み時の動
作フローチャート、 第6図は、本発明の第3の実施例に係る書き込み時の動
作フローチャート、 第7図は、本発明の第4の実施例に係る書き込み時の動
作フローチャート、 第8図は、従来例に係る不揮発性2値記憶装置の構成図
である。 (符号の説明) 11・・・制御手段、 12・・・レベル選択手段、 13・・・記憶手段、 14・・・出力値判定手段、 15・・・制御手段、 Ll・・・レベル選択信号、 LA・・・読み出し選択信号、 W/R・・・書き込み/読出制御信号、ADR・・・素
子選択信号、 M・・・特定レベル量、 Din・・・n値の外部入力データ、 DR・・・2値の出力データ、 Dout・・・n値の外部出力データ。
、 第2図は、本発明の各実施例に係る3値EEPROMの
構成図、 第3図は、本発明の第1の実施例に係る書き込み時の動
作フローチャート、 第4図は、本発明の第1の実施例に係る続出し時の動作
フローチャート、 第5図は、本発明の第2の実施例に係る書き込み時の動
作フローチャート、 第6図は、本発明の第3の実施例に係る書き込み時の動
作フローチャート、 第7図は、本発明の第4の実施例に係る書き込み時の動
作フローチャート、 第8図は、従来例に係る不揮発性2値記憶装置の構成図
である。 (符号の説明) 11・・・制御手段、 12・・・レベル選択手段、 13・・・記憶手段、 14・・・出力値判定手段、 15・・・制御手段、 Ll・・・レベル選択信号、 LA・・・読み出し選択信号、 W/R・・・書き込み/読出制御信号、ADR・・・素
子選択信号、 M・・・特定レベル量、 Din・・・n値の外部入力データ、 DR・・・2値の出力データ、 Dout・・・n値の外部出力データ。
Claims (1)
- 【特許請求の範囲】 n値の外部入力データ(Din)及び書き込み/読出制
御信号(W/R)を入力してレベル選択信号(Li)、
書き込み/読出制御信号(W/R)及び読み出し選択信
号(LA)を出力する制御手段(11)と、前記レベル
選択信号(Li)及び書き込み/読出制御信号(W/R
)を入力して特定レベル量(M)を出力するレベル選択
手段(12)と、前記特定レベル量(M)を素子選択信
号(ADR)に基づいて格納する記憶手段(13)と、
前記素子選択信号(ADR)、レベル選択信号(Li)
及び読み出し選択信号(LA)に基づいて読み出された
2値の出力データ(RD)を判定してn値の外部出力デ
ータ(Dout)に変換する出力値判定手段(14)と
を具備し、 前記記憶手段(13)の一記憶素子が複数の量的記憶状
態の内の一つの記憶状態を保持することを特徴とする不
揮発性多値記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033438A JPH03237692A (ja) | 1990-02-13 | 1990-02-13 | 不揮発性多値記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033438A JPH03237692A (ja) | 1990-02-13 | 1990-02-13 | 不揮発性多値記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03237692A true JPH03237692A (ja) | 1991-10-23 |
Family
ID=12386542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2033438A Pending JPH03237692A (ja) | 1990-02-13 | 1990-02-13 | 不揮発性多値記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03237692A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412601A (en) * | 1992-08-31 | 1995-05-02 | Nippon Steel Corporation | Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell |
WO1997037355A1 (fr) * | 1996-03-29 | 1997-10-09 | Citizen Watch Co., Ltd. | Dispositif de stockage non volatil et a semi-conducteur |
US5796652A (en) * | 1995-12-27 | 1998-08-18 | Nec Corporation | Non-volatile semiconductor memory capable of writing multi-value information |
US6038165A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US6181603B1 (en) | 1996-05-01 | 2001-01-30 | Hitachi, Ltd. | Nonvolatile semiconductor memory device having plural memory cells which store multi-value information |
JPWO2006025083A1 (ja) * | 2004-08-30 | 2008-07-31 | スパンション エルエルシー | 半導体装置、半導体装置の試験方法およびデータ書き込み方法 |
USRE41020E1 (en) | 1993-09-21 | 2009-12-01 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
-
1990
- 1990-02-13 JP JP2033438A patent/JPH03237692A/ja active Pending
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412601A (en) * | 1992-08-31 | 1995-05-02 | Nippon Steel Corporation | Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell |
USRE42120E1 (en) | 1993-09-21 | 2011-02-08 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41969E1 (en) | 1993-09-21 | 2010-11-30 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41950E1 (en) | 1993-09-21 | 2010-11-23 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41485E1 (en) | 1993-09-21 | 2010-08-10 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41468E1 (en) | 1993-09-21 | 2010-08-03 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41456E1 (en) | 1993-09-21 | 2010-07-27 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41244E1 (en) | 1993-09-21 | 2010-04-20 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41021E1 (en) | 1993-09-21 | 2009-12-01 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41019E1 (en) | 1993-09-21 | 2009-12-01 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
USRE41020E1 (en) | 1993-09-21 | 2009-12-01 | Kabushiki Kaisha Toshiba | Multi-state EEPROM having write-verify control circuit |
US6868006B2 (en) | 1995-01-31 | 2005-03-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US7193894B2 (en) | 1995-01-31 | 2007-03-20 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
US6747941B2 (en) | 1995-01-31 | 2004-06-08 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6751119B2 (en) | 1995-01-31 | 2004-06-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6751120B2 (en) | 1995-01-31 | 2004-06-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6757194B2 (en) | 1995-01-31 | 2004-06-29 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6768672B2 (en) | 1995-01-31 | 2004-07-27 | Renesas Technology Corp. | Clock Synchronized Non-Volatile Memory Device |
US6038165A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US6801452B2 (en) | 1995-01-31 | 2004-10-05 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6804147B2 (en) | 1995-01-31 | 2004-10-12 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6829163B2 (en) | 1995-01-31 | 2004-12-07 | Hitachi, Ltd. | Clock synchronized nonvolatile memory device |
US6847549B2 (en) | 1995-01-31 | 2005-01-25 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6850434B2 (en) | 1995-01-31 | 2005-02-01 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
US6038167A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US6898118B2 (en) | 1995-01-31 | 2005-05-24 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
US6912156B2 (en) | 1995-01-31 | 2005-06-28 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
US6965525B2 (en) | 1995-01-31 | 2005-11-15 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
US6111790A (en) * | 1995-01-31 | 2000-08-29 | Hitachi, Ltd. | Non-volatile memory device and refreshing method |
US7161830B2 (en) | 1995-01-31 | 2007-01-09 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
US6459614B1 (en) | 1995-01-31 | 2002-10-01 | Hitachi, Ltd. | Non-volatile memory device and refreshing method |
US6166949A (en) * | 1995-01-31 | 2000-12-26 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US7286397B2 (en) | 1995-01-31 | 2007-10-23 | Renesas Technology Corporation | Clock synchronized nonvolatile memory device |
US7324375B2 (en) | 1995-01-31 | 2008-01-29 | Solid State Storage Solutions, Llc | Multi-bits storage memory |
US7327604B2 (en) | 1995-01-31 | 2008-02-05 | Renesas Technology Corporation | Clock synchronized non-volatile memory device |
US6226198B1 (en) | 1995-01-31 | 2001-05-01 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US6256230B1 (en) | 1995-01-31 | 2001-07-03 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US7542339B2 (en) | 1995-01-31 | 2009-06-02 | Solid State Storage Solutions, Llc | Clock synchronized non-volatile memory device |
US6366495B2 (en) | 1995-01-31 | 2002-04-02 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
US5796652A (en) * | 1995-12-27 | 1998-08-18 | Nec Corporation | Non-volatile semiconductor memory capable of writing multi-value information |
WO1997037355A1 (fr) * | 1996-03-29 | 1997-10-09 | Citizen Watch Co., Ltd. | Dispositif de stockage non volatil et a semi-conducteur |
US7394697B2 (en) | 1996-05-01 | 2008-07-01 | Renesas Technology Corp. | Nonvolatile semiconductor memory device which stores multi-value information |
US6181603B1 (en) | 1996-05-01 | 2001-01-30 | Hitachi, Ltd. | Nonvolatile semiconductor memory device having plural memory cells which store multi-value information |
US7245532B2 (en) | 1996-05-01 | 2007-07-17 | Renesas Technology Corporation | Nonvolatile semiconductor memory device which stores multi-value information |
US7031187B2 (en) | 1996-05-01 | 2006-04-18 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
US6396736B1 (en) | 1996-05-01 | 2002-05-28 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
US6771537B2 (en) | 1996-05-01 | 2004-08-03 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
JPWO2006025083A1 (ja) * | 2004-08-30 | 2008-07-31 | スパンション エルエルシー | 半導体装置、半導体装置の試験方法およびデータ書き込み方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170682B2 (ja) | 不揮発性半導体メモリ装置 | |
JP3883687B2 (ja) | 半導体装置、メモリカード及びデータ処理システム | |
KR100593325B1 (ko) | 반도체 메모리장치 및 반도체 메모리장치의 기록 및 소거방법 | |
KR100589928B1 (ko) | 다중 레벨 데이터를 저장하는 비휘발성 메모리 | |
US8451643B2 (en) | Semiconductor memory device rewriting data after execution of multiple read operations | |
US20110170346A1 (en) | Non-volatile semiconductor memory device, signal processing system, method for controlling signal processing system, and method for reprogramming non-volatile semiconductor memory device | |
KR20060112413A (ko) | 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법 | |
WO2009081745A1 (ja) | 不揮発性半導体記憶装置 | |
US20070153574A1 (en) | Nonvolatile semiconductor memory for storing multivalued data | |
US6330186B2 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
JP3114630B2 (ja) | 不揮発性半導体メモリおよび書込み読出し方法 | |
JP2001167589A (ja) | 不揮発性半導体メモリ装置およびそのプログラム方法 | |
US6661709B2 (en) | Nonvolatile semiconductor memory device | |
JP4270898B2 (ja) | 不揮発性半導体記憶装置 | |
KR100340922B1 (ko) | 비휘발성반도체기억장치및그의기입방법 | |
JP2001143486A (ja) | 不揮発性半導体記憶装置 | |
JP2000348493A (ja) | 不揮発性メモリ回路 | |
KR100933860B1 (ko) | 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 | |
US5812451A (en) | Nonvolatile semiconductor storage apparatus and method of writing data to the same | |
JPH03237692A (ja) | 不揮発性多値記憶装置 | |
US5563824A (en) | Nonvolatile semiconductor memory device and method of erasing stored data thereof | |
CN111199765B (zh) | 页缓冲电路与非易失性存储装置 | |
JP2009301679A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR20120042274A (ko) | 플래시 메모리 장치 및 그 동작 방법 | |
US6314043B1 (en) | Erasing and parallel rewriting circuit for memory cell blocks, particularly for analog flash cells, and related operating method |