JPH03231393A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH03231393A JPH03231393A JP2026006A JP2600690A JPH03231393A JP H03231393 A JPH03231393 A JP H03231393A JP 2026006 A JP2026006 A JP 2026006A JP 2600690 A JP2600690 A JP 2600690A JP H03231393 A JPH03231393 A JP H03231393A
- Authority
- JP
- Japan
- Prior art keywords
- card
- host device
- access
- cpu
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 28
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、メモリと、このメモリにアクセスする中央演
算処理装置（ＣＰＵ）を内蔵し、コネクタによりホスト
機器に着脱可能に接続されるＩＣカードに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an IC card that includes a built-in memory and a central processing unit (CPU) that accesses the memory, and is detachably connected to a host device through a connector. Regarding.
［従来の技術］
パーソナルコンピュータ、ワードプロセッサ等のホスト
機器に対する補助記憶媒体として、取扱いの容易性や、
アクセス速度の速さからフロッピーディスクに変わるＩ
Ｃメモリカードが利用されている。このＩＣメモリカー
ドの内蔵メモリは、単なるホスト機器の外部記憶として
ランダムアクセスメモリ（ＲＡＭ）やリードオンリメモ
リ（ＲＯＭＩが用いられ、ホスト機器のＣＰＵからコネ
クタを介してメモリにアクセスされている。[Prior Art] As an auxiliary storage medium for host devices such as personal computers and word processors, it is easy to handle,
Switching to floppy disks due to faster access speeds I
C memory card is used. The built-in memory of this IC memory card is used as a random access memory (RAM) or a read-only memory (ROMI) as a mere external storage of the host device, and is accessed from the CPU of the host device via a connector.
上記従来例では、ＩＣカード単体では内蔵メモリに対し
てアクセスできず、何の情報も得ることが出来ない。In the conventional example described above, the built-in memory cannot be accessed by a single IC card, and no information can be obtained.
このため、 ＩＣカード内にあるデータをユーザが見る
ことができるようにＩＣカード自身にｃｐｕ 、および
表示器、キーバッドを持つビジュアルＩＣカードが開発
、提案されてきている。For this reason, visual IC cards have been developed and proposed that have a CPU, a display, and a keypad on the IC card so that the user can view the data contained in the IC card.
このようなビジュアルＩＣカードをホスト機器と接続し
た場合は、ホスト機器の送信要求をＩＣカードのＣＰＵ
が受信し、このＣＰＵがメモリからデータを読出した後
、読出しのパラレルデータなシリアルデータに変換した
後、ホスト機器に送信する方法が取られている。すなわ
ちホスト機器のＣＰＵは、ＩＣカードのＣＰＵを介して
ＩＣカードのメモリにアクセスすることになる。When such a visual IC card is connected to a host device, the host device's transmission request is sent to the IC card's CPU.
The CPU receives the data, reads the data from the memory, converts the read data into serial data, and then transmits the data to the host device. That is, the CPU of the host device accesses the memory of the IC card via the CPU of the IC card.
［発明が解決しようとする課題］
しかしながら、従来この種のＩＣカードではＩＣカード
のＣＰＵを介してＩＣカードのメモリにアクセスするの
で、データの転送速度が遅（、扱うデータ量が多いとデ
ータ転送にかなりの時間がかかってしまう。[Problems to be Solved by the Invention] However, in conventional IC cards of this type, the memory of the IC card is accessed via the CPU of the IC card, so the data transfer speed is slow (if the amount of data handled is large, the data transfer speed is slow). It takes a considerable amount of time.
そこで、本発明の目的は、ＩＣカード単体で内蔵メモリ
の記憶情報の読出しまたは書き込みの可能なＩＣカード
において、ＩＣカードにおいて、ＩＣカードがホスト機
器に接続された場合にホスト機器のＣＰＵへのデータ送
信時間を短縮することにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an IC card that is capable of reading or writing information stored in a built-in memory using a single IC card. The purpose is to shorten transmission time.
［課題を解決するための手段］
このような目的を達成するために、本発明はホスト機器
に脱着可能に接続されるＩＣカードであって、情報信号
を記憶する記憶手段と、該記憶手段への読出しまたは書
き込みのアクセスが可能なアクセス手段と、前記ホスト
機器への接続の有無を検出する検出手段と、該検出手段
により前記ホスト機器への接続有りが検出されたときは
、前記ホスト機器による前記記憶手段に対する直接のア
スセスを許可し、前記検出手段により前記ホスト機器へ
の接続無しが検出されたときは、前記アクセス手段のア
クセスを許可する記憶制御手段とを備えたことを特徴と
するものである。[Means for Solving the Problems] In order to achieve such an object, the present invention provides an IC card that is removably connected to a host device, and includes a storage means for storing information signals, and an IC card for storing an information signal. an access means capable of read or write access; a detection means for detecting the presence or absence of connection to the host device; and when the detection means detects the presence of connection to the host device, the host device A storage control means for permitting direct access to the storage means, and for permitting access by the access means when the detection means detects that there is no connection to the host device. It is.
また、前記ホスト機器への接続有りを示す前記検出手段
の検出信号を前記アクセス手段に対するリセット信号と
して出力することを特徴とするものである。Further, the present invention is characterized in that a detection signal from the detection means indicating the presence of connection to the host device is output as a reset signal to the access means.
［作 用］
本発明は、従来のＩＣカードに検出手段および記憶制御
手段を設け、ＩＣカードがホスト機器に接続されている
ことを検出手段により検出したときに記憶手段へのホス
ト機器の直接アクセスを記憶制御手段により許可し、ま
た、ＩＣカードがホスト機器に接続されていないことを
検出手段により検出したときにＩＣカードのアクセス手
段の記憶手段へのアクセスを記憶制御手段により許可す
る。このため、ホスト機器は記憶手段に対してＩＣカー
ド内蔵のアクセス手段を介せず直接アクセスできるので
、記憶情報の転送速度を従来よりも速くすることができ
る。[Function] The present invention provides a conventional IC card with a detection means and a storage control means, and when the detection means detects that the IC card is connected to the host device, the host device directly accesses the storage means. The storage control means permits the IC card access means to access the storage means when the detection means detects that the IC card is not connected to the host device. Therefore, the host device can directly access the storage means without going through the access means built into the IC card, so that the transfer speed of stored information can be made faster than before.
また、ＩＣカードがホスト機器に接続されていないとき
は、アクセス手段による記憶手段からの読取りまたは書
き込み（アクセス）が可能であり、従来通り、記憶情報
の表示や訂正が可能となる。Further, when the IC card is not connected to the host device, the access means can read or write (access) from the storage means, and the stored information can be displayed and corrected as before.
また、検出手段の接続有りの検出信号をアクセス手段に
対するリセット信号に用いることにより、ＩＣカードの
接続中はアクセス手段は動作停止状態に設定されるので
、記憶制御手段の故障によるホスト機器およびアクセス
手段の両方のアクセスを未然に阻止することが可能とな
る。Furthermore, by using the connection detection signal of the detection means as a reset signal to the access means, the access means is set to a non-operating state while the IC card is connected, so that the host device and the access means are prevented from operating due to a failure of the storage control means. This makes it possible to prevent both accesses.
［実施例］
以下、図面を参照して本発明の実施例を詳細に説明する
。[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明実施例の基本構成を示す。FIG. 1 shows the basic configuration of an embodiment of the present invention.
第１図において、−点鎖線ブロック１０００はホスト機
器２０００に脱着可能に接続されるＩＣカードである。In FIG. 1, a dashed-dotted block 1000 is an IC card that is removably connected to a host device 2000.
ＩＣカードｔｏｏｏにおいて、１００は情報信号を記憶
する記憶手段である。In the IC card tooo, 100 is a storage means for storing information signals.
２００は該記憶手段への読出しまたは書き込みのアクセ
スが可能なアクセス手段である。Reference numeral 200 denotes an access means that can read or write access to the storage means.
３００は前記ホスト機器への接続の有無を検出する検出
手段である。300 is a detection means for detecting the presence or absence of connection to the host device.
４００は該検出手段により前記ホスト機器への接続有り
が検出されたときは、前記ホスト機器による前記記録手
段に対する直接のアクセスを許可し、前記検出手段によ
り前記ホスト機器への接続無しが検出されたときは、前
記アクセス手段のアクセスを許可する記憶制御手段であ
る。400 permits direct access to the recording means by the host device when the detecting means detects that there is a connection to the host device; and when the detecting means detects that there is no connection to the host device. In this case, the storage control means permits access by the access means.
なお、前記ホスト機器への接続有りを示す前記検出手段
の検出信号を前記アクセス手段に対するリセット信号と
して出力する。Note that a detection signal from the detection means indicating the presence of connection to the host device is output as a reset signal to the access means.
第２図は、本発明の実施例のＩＣカードの概略の回路構
成を示す。FIG. 2 shows a schematic circuit configuration of an IC card according to an embodiment of the present invention.
第２図において、ＩＣカード１０は第３図に示す外観を
有する。In FIG. 2, the IC card 10 has the appearance shown in FIG.
コネクタ１は、ホスト機器側のコネクタと接続され、デ
ータ信号、アドレス信号、電源、接続検出信号、カード
電源チエツク信号、リード信号ＲＤ、ライト信号ＷＲ等
をホスト機器側から受信する。The connector 1 is connected to a connector on the host device side, and receives data signals, address signals, power supplies, connection detection signals, card power check signals, read signals RD, write signals WR, etc. from the host device side.
接続検出回路２は、メカニカルスイッチや電気スイッチ
等によりホスト機器との接続を検出し、ホスト機器側の
接続を検出している間、カードＣＰＵ３に検出信号（リ
セット信号）を送出し、メモリ制御信号の選択回路４に
も検出信号（選択信号）を送出する。The connection detection circuit 2 detects connection with the host device using a mechanical switch, an electric switch, etc., and while detecting the connection on the host device side, sends a detection signal (reset signal) to the card CPU 3 and outputs a memory control signal. A detection signal (selection signal) is also sent to the selection circuit 4 of.
選択回路４は、論理回路や切換素子により構成され、Ｒ
ＡＭ５に対する読み／書きを行うためのメモリ制御信号
、すなわち、ＲＤ倍信号ＷＲ倍信号ホスト機器側のＣＰ
ＵおよびカードＣＰＵ３から入力し、上記選択信号の指
示する機器のメモリ制御信号をランダムアクセスメモリ
（ＲＡＭ） ５に選択的に送出する。The selection circuit 4 is composed of a logic circuit and a switching element, and R
Memory control signal for reading/writing to AM5, that is, RD double signal WR double signal CP on the host device side
A memory control signal for the device specified by the selection signal is inputted from U and card CPU 3 and is selectively sent to random access memory (RAM) 5.
選択信号がアクティブの時コネクタ側のメモリ制御信号
が選択され、選択信号がノンアクティブの時カードＣＰ
Ｕ側のメモリ制御信号が選択される。When the selection signal is active, the memory control signal on the connector side is selected, and when the selection signal is inactive, the card CP
The memory control signal on the U side is selected.
ＲＡＭ５は、カードＣＰＵ３、およびホスト機器側のＣ
ＰＵが読み書き可能な共有のランダムアクセスメモリで
ある。リードオンメモリ（ＲＯＭ）６は、カードＣＰＵ
３が実行するための制御プログラムや、ＲＡＭ５に記憶
された文字コードを、表示するための表示フォント等が
格納されている。The RAM 5 is connected to the card CPU 3 and the C on the host device side.
It is a shared random access memory that can be read and written by the PU. Read-on memory (ROM) 6 is a card CPU
Control programs to be executed by the computer 3 and display fonts to display character codes stored in the RAM 5 are stored.
キー人力部７は、コーザがカードＣＰＵ３に与える指示
を入力し、キー人力部７上のキーマトリクスに対応した
各種キー信号をカードＣＰＵ３に送出する。キー人力部
７からの指示入力に応じてカードＣＰＵ３は記憶対象の
データを受は付け、また、記憶データの表示を実行する
。The key human power section 7 inputs instructions given to the card CPU 3 by the coser, and sends various key signals corresponding to the key matrix on the key human power section 7 to the card CPU 3. The card CPU 3 accepts data to be stored in response to instructions input from the key human power section 7, and displays the stored data.
表示部８はカードＣＰＵ３の送出情報を表示する。The display section 8 displays the sending information of the card CPU 3.
表示対象データは主にＲＡＭ５の記憶情報であり、デー
タ検索に用いられる。バスＢＵＳはアドレス信号線およ
びデータ信号線により主に構成され、上述の構成要素を
共通接続し、コネクタ１を介してホスト機器側のＣＰＵ
とも接続される。The data to be displayed is mainly stored information in the RAM 5, and is used for data retrieval. The bus BUS is mainly composed of address signal lines and data signal lines, connects the above-mentioned components in common, and connects the CPU of the host device via connector 1.
Also connected.
本実施例において、接続検出回路２が検出手段として動
作し、選択回路４が記憶制御手段として動作する。また
ＲＡＭ５が記憶手段として動作し、カードＣＰＵ３がア
クセス手段として動作する。In this embodiment, the connection detection circuit 2 operates as a detection means, and the selection circuit 4 operates as a storage control means. Further, the RAM 5 operates as a storage means, and the card CPU 3 operates as an access means.
次に、このような回路の動作を説明する。Next, the operation of such a circuit will be explained.
ＩＣカード１０がホスト機器に接続されると接続検出回
路２により接続が検出され、接続検出回路２からのアク
ティブ（オン）の選択信号により選択回路４ではホスト
機器側のＲＯ倍信号よびＷＲ倍信号ＲＡＭ５に転送可能
な状態に設定する。また、接続検出回路２のリセット信
号によりカードＣＰＵ３はリセット状態を持続するため
に、動作停止状態となる。When the IC card 10 is connected to a host device, the connection detection circuit 2 detects the connection, and an active (on) selection signal from the connection detection circuit 2 causes the selection circuit 4 to detect the RO double signal and WR double signal on the host device side. Set to a state where it can be transferred to RAM5. In addition, the card CPU 3 maintains the reset state due to the reset signal from the connection detection circuit 2, so that the card CPU 3 enters an operation stop state.
このため、ホスト機器側のＣＰＵからのＲＤ倍信号たは
ＷＲ倍信号有効となり、ホスト機器側のＣＰＵによるア
クセスが可能となる。Therefore, the RD multiplied signal or the WR multiplied signal from the CPU on the host device side becomes valid, and access by the CPU on the host device side becomes possible.
一方、ＩＣカードｌＯがホスト機器に接続されていない
場合、接続検出回路２からのノンアクティブ（オフ）の
選択信号により選択回路４ではカードＣＰＵ３のＲＤ倍
信号よびＷＲ倍信号ＲＡＭ５に転送可能な状態に設定す
る。また、接続検出回路２のリセット解除信号によりカ
ードＣＰＵ３は能動状態となり、ＩＣカード単独でのＲ
ＡＭ５に対するアクセスが可能となる。On the other hand, when the IC card IO is not connected to the host device, the selection circuit 4 is in a state where it can be transferred to the RD double signal and WR double signal RAM 5 of the card CPU 3 due to the non-active (off) selection signal from the connection detection circuit 2. Set to . In addition, the card CPU 3 becomes active due to the reset release signal from the connection detection circuit 2, and the IC card alone is activated.
Access to AM5 becomes possible.
本実施例の他、次の例が挙げられる。In addition to this embodiment, the following examples are given.
１）本実施例ではＲＡＭ５に対するアクセスの切換えを
示したが、これにこだわることはない。たとえば、ＲＯ
Ｍ６に格納されている、プログラムデータや、フォント
データ、等をホストＣＰＵが直接アクセスするようにし
てもよい。この場合は、ホストＣＰＵおよびカードＣＰ
υ３のＩ’１０Ｍ６へのＲＤ倍信号選択回路４を介して
接続する。1) Although the present embodiment shows switching of access to the RAM 5, the present invention is not limited to this. For example, R.O.
The host CPU may directly access program data, font data, etc. stored in the M6. In this case, the host CPU and card CPU
υ3 is connected to I'10M6 via the RD multiplied signal selection circuit 4.
２）本実施例ではＩＣカード１０をホスト機器に接続し
た場合はカードＣＰＵ３を動作停止（リセット）状態に
設定しているが、バスＢＵＳにバススイッチを設け、選
択回路４の選択信号によりバススイッチを作動させ、カ
ードＣＰＵ３のＲＡＭ５へのバスＢＵＳの信号系を遮断
させ、ホスト機器のＲＡＭ５のみへのアクセスを許可す
るようにしてもよい。このことにより、ホスト機器側の
ＣＰＵとＩＣカード内のカードＣＰυ３は並行処理を行
うことが可能となる。2) In this embodiment, when the IC card 10 is connected to the host device, the card CPU 3 is set to the operation stop (reset) state. may be activated, the signal system of the bus BUS to the RAM 5 of the card CPU 3 may be cut off, and access to only the RAM 5 of the host device may be permitted. This allows the CPU on the host device side and the card CPυ3 in the IC card to perform parallel processing.
３）本実施例では中央演算処理装置によりメモリへのア
クセスを行う例を示したが、メモリに対するアクセス、
が可能な他の機器としてはアドレスカウンタを用いた情
報読出し器が有り、これら情報読出し器をアクセス手段
として用いることも可能である。3) In this embodiment, an example was shown in which the central processing unit accesses the memory, but the access to the memory,
Other devices capable of this include information readers using address counters, and it is also possible to use these information readers as access means.
［発明の効果］
以上、説明したように、本発明によれば、従来のＩＣカ
ードのデータ表示機器やデータ訂正機能を損ねること無
く、ＩＣカードがホストと接続されている時は、ホスト
機器が直接カード内のメモリにアクセスすることができ
る。したがって、ホスト機器側のアクセススピードが上
がる。さらに、任意のタイミングで頻繁にアクセスがで
きるようにもなるため、ホスト機器側のアプリケーショ
ンが制限されるということもなくなるという新たな効果
が得られる。[Effects of the Invention] As described above, according to the present invention, when an IC card is connected to a host, the host device can Memory within the card can be accessed directly. Therefore, the access speed on the host device side increases. Furthermore, since access can be made frequently at any timing, a new effect can be obtained in that applications on the host device side are no longer restricted.
第１図は、本発明実施例の基本構成を示すブロック図、
第２図は、本発明実施例の回路構成を示すブロック図、
第３図は、本発明実施例のＩＣカードの外観を示す斜視
図である。
１・・・コネクタ、
２・・・接続検出回路、
３・・・ｃｐｕ 。
４・・・選択回路、
５・・・ＲＡＭ 。
杢元明冥Ｊ七１列の回！Ｈ造へに吊しね１．フ図第２因FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention. FIG. 2 is a block diagram showing a circuit configuration of an embodiment of the present invention. FIG. 3 is an external view of an IC card according to an embodiment of the present invention. FIG. 1... Connector, 2... Connection detection circuit, 3... CPU. 4...Selection circuit, 5...RAM. Mokumoto Meimei J 71st row episode! Hang it on the H structure 1. F diagram 2nd cause
Claims (1)
あって、 情報信号を記憶する記憶手段と、 該記憶手段への読出しまたは書き込みのアクセスが可能
なアクセス手段と、 前記ホスト機器への接続の有無を検出する検出手段と、
該検出手段により前記ホスト機器への接続有りが検出さ
れたときは、前記ホスト機器による前記記憶手段に対す
る直接のアクセスを許可し、前記検出手段により前記ホ
スト機器への接続無しが検出されたときは、前記アクセ
ス手段のアクセスを許可する記憶制御手段と を備えたことを特徴とするＩＣカード。 ２） 前記ホスト機器への接続有りを示す前記検出手段
の検出信号を前記アクセス手段に対するリセット信号と
して出力することを特徴とする請求項１に記載のＩＣカ
ード。[Scope of Claims] 1) An IC card removably connected to a host device, comprising: a storage means for storing information signals; an access means capable of reading or writing access to the storage means; a detection means for detecting the presence or absence of connection to the host device;
When the detecting means detects that there is a connection to the host device, the host device is allowed to directly access the storage means, and when the detecting means detects that there is no connection to the host device, the host device is allowed to directly access the storage means. , and storage control means for permitting access by the access means. 2) The IC card according to claim 1, wherein a detection signal from the detection means indicating the presence of connection to the host device is output as a reset signal to the access means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026006A JPH03231393A (en) | 1990-02-07 | 1990-02-07 | Ic card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026006A JPH03231393A (en) | 1990-02-07 | 1990-02-07 | Ic card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03231393A true JPH03231393A (en) | 1991-10-15 |
Family
ID=12181612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2026006A Pending JPH03231393A (en) | 1990-02-07 | 1990-02-07 | Ic card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03231393A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04270488A (en) * | 1991-02-26 | 1992-09-25 | Fuji Photo Film Co Ltd | Memory card with key/display |
| JPH05346894A (en) * | 1992-06-15 | 1993-12-27 | Funai Denki Kenkyusho:Kk | Data receiving terminal and information transfer system of computer |
-
1990
- 1990-02-07 JP JP2026006A patent/JPH03231393A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04270488A (en) * | 1991-02-26 | 1992-09-25 | Fuji Photo Film Co Ltd | Memory card with key/display |
| JPH05346894A (en) * | 1992-06-15 | 1993-12-27 | Funai Denki Kenkyusho:Kk | Data receiving terminal and information transfer system of computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880863B2 (en) | Suspend control method and system | |
| EP0718777B1 (en) | Electronic apparatus having connecting means | |
| JPH0775014B2 (en) | Device and method for loading BIOS on computer | |
| CA2118995A1 (en) | Arbitration Logic for Multiple Bus Computer System | |
| JPH04262445A (en) | Personal computer system having interruption controller | |
| US5214762A (en) | Disk drive activity indicator | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| US5963219A (en) | Method for storing and restoring data of a graphic device | |
| US5276864A (en) | Personal computer with alternate system controller error detection | |
| KR930007675B1 (en) | Resume process controller and its system | |
| US5745788A (en) | Method and apparatus for dynamically interfacing with a plurality of periheral ports | |
| JP2970081B2 (en) | Personal computer for identifying drive mechanism | |
| US5485585A (en) | Personal computer with alternate system controller and register for identifying active system controller | |
| JPH03231393A (en) | Ic card | |
| JPH0746308B2 (en) | Display control device and microcomputer system | |
| CA2065997C (en) | Personal computer with alternate system controller | |
| JPH09146914A (en) | Single-chip microcomputer and electronic equipment having the same built in | |
| KR950005214B1 (en) | Pc w/processor reset control | |
| JP2841587B2 (en) | Display control method | |
| JP2719419B2 (en) | IC card | |
| JP3047534B2 (en) | Low power consumption system | |
| JP3525771B2 (en) | Bus snoop control circuit | |
| JPS60151759A (en) | System electronic device | |
| JPS61138344A (en) | Debugging system | |
| JPS63201852A (en) | Access control system for cache memory |