JPH03227068A - Thin film transistor and manufacture thereof - Google Patents
Thin film transistor and manufacture thereofInfo
- Publication number
- JPH03227068A JPH03227068A JP2040890A JP2040890A JPH03227068A JP H03227068 A JPH03227068 A JP H03227068A JP 2040890 A JP2040890 A JP 2040890A JP 2040890 A JP2040890 A JP 2040890A JP H03227068 A JPH03227068 A JP H03227068A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate metal
- metal
- semiconductor layer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000007743 anodising Methods 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052715 tantalum Inorganic materials 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、薄膜トランジスタおよびその製造方法に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a thin film transistor and a method for manufacturing the same.
［従来の技術］
従来、薄膜トランジスタとして第３図に示すような逆ス
タガー型のものがある。この逆スタガー型薄膜トランジ
スタは、ガラスなどの絶縁性基板１上にゲート電極２を
形成し、このゲート電極２を覆うように窒化シリコン（
ＳＩ Ｎ）からなるゲート絶縁膜３を形成し、このゲー
ト絶縁膜３の上に上記ゲート電極２と対向させてｉ型ア
モルファスシリコン（ｉ−ａ−８ｉ）からなるｎ型半導
体層４を形成し、さらにこのｎ型半導体層４の上にｎ型
アモルファスシリコン（ｎ“−ａ−３ｔ）からなるｎ型
半導体層５を介してソース・ドレイン電極６．７を形成
するようにしている。[Prior Art] Conventionally, there is an inverted stagger type thin film transistor as shown in FIG. This inverted stagger type thin film transistor has a gate electrode 2 formed on an insulating substrate 1 such as glass, and a silicon nitride (silicon nitride) (
A gate insulating film 3 made of SI N) is formed, and an n-type semiconductor layer 4 made of i-type amorphous silicon (ia-8i) is formed on this gate insulating film 3 to face the gate electrode 2. Furthermore, source/drain electrodes 6.7 are formed on this n-type semiconductor layer 4 via an n-type semiconductor layer 5 made of n-type amorphous silicon (n''-a-3t).
ところで、このような薄膜トランジスタは、絶縁性基板
１上に形成されるゲート電極２として、銅（Ｃｕ）、ア
ルミニウム（Ａ、＃ ）などの導電量金属が用いられて
いる。このため、ゲート電極：を覆うゲート絶縁膜３に
欠陥（ビンポールやクミック）を生じると、ゲート電極
２とドレイン電ｂ６の間あるいはゲート電極２とソース
電極７のルでショートが発生し、薄膜トランジスタ製造
上ズの歩留りの低下を招く欠点があった。Incidentally, in such a thin film transistor, a conductive metal such as copper (Cu) or aluminum (A, #2) is used as the gate electrode 2 formed on the insulating substrate 1. For this reason, if a defect (binpole or cumic) occurs in the gate insulating film 3 covering the gate electrode, a short circuit will occur between the gate electrode 2 and the drain electrode b6 or between the gate electrode 2 and the source electrode 7, leading to the production of thin film transistors. This had the disadvantage of lowering the yield of the upper layer.
そこで、この欠点を解決するために第４図にカす構造の
薄膜トランジスタが提案されている。ｊなわち、ゲート
電極２として、タンタル（Ｔａ ）からなるゲート金属
２ａの表面を陽極酸化してタンタルオキサイド（Ｔａ
Ｏ）の絶縁層２ｂを形成したものを用いることにより、
ゲート電極２とドレイン電極６の間あるいはゲート電極
２とソース電極７の間でのショートを防止し、薄膜トラ
ンジスタ製造上での歩留りの低下を防止するようにした
ものである。In order to solve this problem, a thin film transistor having the structure shown in FIG. 4 has been proposed. In other words, as the gate electrode 2, the surface of the gate metal 2a made of tantalum (Ta) is anodized to form tantalum oxide (Ta).
By using the insulating layer 2b of O),
This prevents a short circuit between the gate electrode 2 and the drain electrode 6 or between the gate electrode 2 and the source electrode 7, thereby preventing a decrease in yield in manufacturing thin film transistors.
［発明が解決しようとする課題］
しかしながら、ゲート電極２として、タンタル（Ｔａ）
からなるゲート金属２ａの表面を陽極酸化してタンタル
オキサイド（Ｔａ Ｏ）の絶縁層２ｂを形成したものを
用いると、タンタル（Ｔａ ）からなるゲート金属２ａ
部での電気抵抗が大きくなるため、薄膜トランジスタの
動作特性を著しく低下させる欠点があった。[Problem to be solved by the invention] However, as the gate electrode 2, tantalum (Ta)
When using a gate metal 2a made of tantalum (Ta) whose surface is anodized to form an insulating layer 2b of tantalum oxide (TaO), the gate metal 2a made of tantalum (Ta2) is
This has the drawback of significantly deteriorating the operating characteristics of the thin film transistor because the electrical resistance at the thin film transistor increases.
本発明は、上記事情に鑑みてなされたもので、製造上で
の歩留りを改善できるとともに、動作特性の優れた薄膜
トランジスタを提供するとともに、合わせてその製造方
法を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a thin film transistor that can improve the manufacturing yield and has excellent operating characteristics, and also to provide a method for manufacturing the same.
［課題を解決するための手段］
本発明の薄膜トランジスタは、絶縁性基板上に低抵抗の
第１のゲート金属と該第１のゲート金属上に形成される
少なくとも陽極酸化が行われた第２のゲート金属とから
なるゲート電極を形成し、このゲート電極上にゲート絶
縁膜、ｎ型半導体層、ｎ型半導体層およびソース・ドレ
イン電極を形成したものである。[Means for Solving the Problems] The thin film transistor of the present invention includes a first gate metal having low resistance on an insulating substrate, and a second gate metal formed on the first gate metal and at least anodized. A gate electrode made of a gate metal is formed, and a gate insulating film, an n-type semiconductor layer, an n-type semiconductor layer, and source/drain electrodes are formed on the gate electrode.
また、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上に低抵抗の導電性金属膜よりなる第１のゲート金
属を形成し、上記第１のゲート金属上に第２のゲート金
属を形成して上記第２のゲート金属の少なくとも表面を
陽極酸化して絶縁層を形成することによりゲート電極を
形成する工程とこの後、ゲート絶縁膜、ｎ型半導体層、
ｎ型半導体層およびソース・ドレイン電極を形成する工
程とからなるものである。Further, the method for manufacturing a thin film transistor of the present invention includes forming a first gate metal made of a low-resistance conductive metal film on an insulating substrate, and forming a second gate metal on the first gate metal. a step of forming a gate electrode by anodizing at least the surface of the second gate metal to form an insulating layer, and then a gate insulating film, an n-type semiconductor layer,
This step consists of forming an n-type semiconductor layer and source/drain electrodes.
［作用］
本発明の薄膜トランジスタは、基板上に形成されるゲー
ト電極を、低抵抗の第１のゲート金属と該第１のゲート
金属上に形成される少なくとも表面が陽極酸化された第
２のゲート金属がら構成するようにしたので、第２のゲ
ート金属上に形成される陽極酸化による絶縁層によりゲ
ート電極とドレイン電極との間、あるいはゲート電極と
ソース電極の間で生じるショートを防止することができ
、さらに低抵抗の第１のゲート金属によりゲート電極に
おける電気抵抗の低減を実現でき、電気特性の優れたも
のになる。[Function] The thin film transistor of the present invention includes a gate electrode formed on a substrate, a first gate metal having low resistance, and a second gate formed on the first gate metal and having at least the surface anodized. Since it is made of metal, it is possible to prevent short circuits occurring between the gate electrode and the drain electrode or between the gate electrode and the source electrode by the insulating layer formed on the second gate metal by anodization. Furthermore, the electrical resistance of the gate electrode can be reduced by using the low-resistance first gate metal, resulting in excellent electrical characteristics.
また、本発明の薄膜トランジスタの製造方法によれば、
絶縁性基板上に低抵抗の第１のゲート金属を形成した後
、第１のゲート金属上全面に第２のゲート金属を形成す
るとともに、第２のゲート金属の少なくとも表面を陽極
酸化して絶縁層を形成してゲート電極を得るようにして
いるので、ゲート電極とドレイン電極との間、あるいは
ゲート電極とソース電極の間で生じるショートを防止で
きるとともに、製造上での歩留りを改善できる。Further, according to the method for manufacturing a thin film transistor of the present invention,
After forming a first gate metal with low resistance on an insulating substrate, a second gate metal is formed on the entire surface of the first gate metal, and at least the surface of the second gate metal is anodized to insulate it. Since the gate electrode is obtained by forming layers, short circuits occurring between the gate electrode and the drain electrode or between the gate electrode and the source electrode can be prevented, and the manufacturing yield can be improved.
［実施例］ 以下、本発明の一実施例を図面にしたがい説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.
第１図は、同実施例の逆スタガー型薄膜トランジスタの
断面を示すものである。図において、１１はガラスなど
からなる絶縁性基板で、この絶縁性基板１１上にゲート
電極１２を形成している。FIG. 1 shows a cross section of an inverted staggered thin film transistor of the same embodiment. In the figure, 11 is an insulating substrate made of glass or the like, and a gate electrode 12 is formed on this insulating substrate 11.
この場合、ゲート電極１２は、クロム（Ｃｒ ）、アル
ミニウムＣＡＤ） 、金（Ａｕ ）などの低抵抗金属か
らなる第１のゲート金属１２１の上にタンタル（Ｔａ
）からなる第２のゲート金属１２２を形成し、この第２
のゲート金属１２２の表面を陽極酸化してタンタルオキ
サイド（Ｔａ Ｏ）の絶縁層１２３を形成したものから
なっている。In this case, the gate electrode 12 is made of tantalum (Ta) on a first gate metal 121 made of a low resistance metal such as chromium (Cr), aluminum (CAD), or gold (Au).
) is formed, and this second gate metal 122 is formed of
The surface of the gate metal 122 is anodized to form an insulating layer 123 of tantalum oxide (Ta 2 O).
そして、このゲート電極１２を覆うように窒化シリコン
（Ｓｔ Ｎ）からなるゲート絶縁膜１３を形成している
。さらに、このゲート絶縁膜１３の上には、ゲート電極
１２と対向させてｉ型アモルファスシリコン（ｉ−ａ−
３ｉ）からなるｉ型半導体層１４を形成し、このｉ型半
導体層１４の上にｎ型アモルファスシリコン（ｎ”−ａ
−３ｔ）からなるｎ型半導体層１５を介してソース・ド
レイン電極１６．１７を形成している。A gate insulating film 13 made of silicon nitride (StN) is formed to cover this gate electrode 12. Further, on this gate insulating film 13, i-type amorphous silicon (ia-
3i), and on top of this i-type semiconductor layer 14, an n-type amorphous silicon (n''-a
Source/drain electrodes 16 and 17 are formed via an n-type semiconductor layer 15 made of -3t).
第２図は、上記薄膜トランジスタの製造方法を工程順に
示したものである。FIG. 2 shows the method for manufacturing the thin film transistor in the order of steps.
まず、第２図（ａ）に示すようにガラスなどの絶縁性基
板１１上にクロム（Ｃｒ ）などの低抵抗の導電性金属
膜を成膜し、不要部分をエツチングして第１のゲート金
属１２１を形成する。First, as shown in FIG. 2(a), a low-resistance conductive metal film such as chromium (Cr) is formed on an insulating substrate 11 such as glass, and unnecessary parts are etched to form the first gate metal. 121 is formed.
次いで、基板１１および第１のゲート金属１２１全面に
ネガレジスト１８を塗布し、基板１１裏面からの露光に
より、同図（ｂ）に示すように第１のゲート金属１２１
部分のレジストを除去する。この場合、露光量を調整す
ることにより第１のゲート金属１２１とレジスト１８と
の間に数百人程度の隙間を形成するようにする。Next, a negative resist 18 is applied to the entire surface of the substrate 11 and the first gate metal 121, and by exposure from the back surface of the substrate 11, the first gate metal 121 is coated as shown in FIG.
Remove part of the resist. In this case, a gap of about several hundreds is formed between the first gate metal 121 and the resist 18 by adjusting the exposure amount.
次に、同図（ｃ）に示すように第１のゲート金属１２１
およびレジスト１８の全面に第２のゲート金属１２２と
なるタンタル（Ｔａ ）を成膜する。Next, as shown in FIG. 3(c), the first gate metal 121
Then, a film of tantalum (Ta), which will become the second gate metal 122, is formed on the entire surface of the resist 18.
そして、同図（ｄ）に示すようにレジスト１８を除去す
る。この時、同レジスト１８上のタンタル（Ｔａ ）も
−緒に除去される。そして、第２のゲート金属１２２を
なすタンタル（Ｔａ ）の表面を陽極酸化してタンタル
オキサイド（Ｔａ Ｏ）の絶縁層１２３を形成する。Then, the resist 18 is removed as shown in FIG. 2(d). At this time, tantalum (Ta) on the resist 18 is also removed. Then, the surface of tantalum (Ta 2 ) forming the second gate metal 122 is anodized to form an insulating layer 123 of tantalum oxide (Ta 2 O).
この後は、同図（ｅ）に示すように基板１１全面にわた
って窒化シリコン（ＳＩ Ｎ）をプラズマＣＶＤ法など
により堆積させて、ゲート絶縁膜１３を形成し、さらに
、ｉ型アモルファスシリコン（ｉ−ａ−３ｔ ） 、ｎ
型アモルファスシリコン（ｎ”−ａ−３１）をプラズマ
ＣＶＤ法などにより連続して堆積させてｉ型半導体層１
４とｎ型半導体層１５を積層形成するとともに、ｎ型半
導体層１５の上に、ソース・ドレイン電極１６．１７の
金属膜を形成する。そして、ソース・ドレイン領域、デ
バイスエリアなどのエツチングを行い薄膜トランジスタ
を完成する。After this, as shown in FIG. 2(e), silicon nitride (SIN) is deposited over the entire surface of the substrate 11 by plasma CVD or the like to form a gate insulating film 13, and then i-type amorphous silicon (i- a-3t), n
The i-type semiconductor layer 1 is formed by continuously depositing type amorphous silicon (n''-a-31) by plasma CVD or the like.
4 and an n-type semiconductor layer 15 are laminated, and metal films of source/drain electrodes 16 and 17 are formed on the n-type semiconductor layer 15. Then, the source/drain region, device area, etc. are etched to complete the thin film transistor.
しかして、このように構成した薄膜トランジスタにおい
ては、絶縁性基板１１上に形成されるゲート電極１２の
構成として、クロム（Ｃｒ ） 、アルミニウム（１）
、金（Ａｕ ）などの低抵抗金属からなる第１のゲー
ト金属１２１の上にタンタル（Ｔａ ）からなる第２の
ゲート金属１２２を形成し、この第２のゲート金属１２
２の表面を陽極酸化してタンタルオキサイド（Ｔａ Ｏ
）の絶縁層１２３を形成するようにしたので、第２のゲ
ート金属１２２を陽極酸化することにより得られた絶縁
層１２３によりゲート電極１２とドレイン電極１６、あ
るいはゲート電極１２とソース電極１７との間で生じる
ショートを確実に防止することができる。さらに低抵抗
金属からなる第１のゲート金属１２１によりゲート電極
１２の電気抵抗の低減化が実現できるので、動作特性の
優れた薄膜トランジスタが得られる。Therefore, in the thin film transistor configured in this way, the gate electrode 12 formed on the insulating substrate 11 is made of chromium (Cr), aluminum (1), etc.
, a second gate metal 122 made of tantalum (Ta) is formed on a first gate metal 121 made of a low resistance metal such as gold (Au), and the second gate metal 122 is made of tantalum (Ta).
The surface of 2 is anodized to form tantalum oxide (TaO
), the insulating layer 123 obtained by anodizing the second gate metal 122 serves to connect the gate electrode 12 and the drain electrode 16 or the gate electrode 12 and the source electrode 17. It is possible to reliably prevent short circuits occurring between the two. Furthermore, since the electrical resistance of the gate electrode 12 can be reduced by the first gate metal 121 made of a low-resistance metal, a thin film transistor with excellent operating characteristics can be obtained.
また、上述の薄膜トランジスタの製造方法によれば、絶
縁性基板１１上に低抵抗の導電性金属膜よりなる第１の
ゲート金属１２１を形成した後、上記基板１１および第
１のゲート金属１２１全面にネガレジスト１８を塗布し
上記基板１１裏面からの露光により第１のゲート金属１
２１部分のレジストを除去するとともに第１のゲート金
属１２１と上記レジスト１８との間に隙間を形成し、こ
の後、第１のゲート金属１２１およびレジスト１８の全
面に第２のゲート金属１２２を形成し、上記レジスト１
８を除去するとともに第２のゲート金属１２２の表面を
陽極酸化して絶縁層１２３を形成することによりゲート
電極１２を形成するようにしたので、ゲート電極１２と
ドレイン電極１６との間、あるいはゲート電極１２とソ
ース電極１７との間で生じるショートを防止でき、薄膜
トランジスタの製造上の歩留りを改善できる。さらに、
ゲート電極１２での電気抵抗の低減を可能にした薄膜ト
ランジスタを製造することができるなお、第２のゲート
電極１２２の陽極酸化により形成される絶縁層１２３の
層厚は、第１のゲート電極１２１とドレイン・ソース電
極１６．１７とのショートを確実に防止できる厚さであ
ればよく、第２のゲート電極を厚さすべてを陽極酸化し
てもよい。また、本発明は上記実施例にのみ限定されず
、要旨を変更しない範囲で適宜変形して実施できる。例
えば、上述した実施例では、逆スタガー型薄膜トランジ
スタについて述べたが、逆コブラナー型薄膜トランジス
タにも適用することができる。Further, according to the method for manufacturing a thin film transistor described above, after forming the first gate metal 121 made of a low-resistance conductive metal film on the insulating substrate 11, the entire surface of the substrate 11 and the first gate metal 121 is coated. A negative resist 18 is applied and exposed from the back side of the substrate 11 to form the first gate metal 1.
21 portion of the resist is removed and a gap is formed between the first gate metal 121 and the resist 18, and then a second gate metal 122 is formed on the entire surface of the first gate metal 121 and the resist 18. And the above resist 1
8 and anodizing the surface of the second gate metal 122 to form an insulating layer 123. Short circuits occurring between the electrode 12 and the source electrode 17 can be prevented, and the manufacturing yield of thin film transistors can be improved. moreover,
A thin film transistor can be manufactured in which the electrical resistance of the gate electrode 12 can be reduced. Note that the thickness of the insulating layer 123 formed by anodic oxidation of the second gate electrode 122 is the same as that of the first gate electrode 121. The thickness may be sufficient as long as it can reliably prevent short-circuiting with the drain/source electrodes 16 and 17, and the entire thickness of the second gate electrode may be anodized. Further, the present invention is not limited to the above-mentioned embodiments, but can be implemented with appropriate modifications without changing the gist. For example, in the embodiments described above, an inverted stagger type thin film transistor was described, but the present invention can also be applied to an inverted cobraner type thin film transistor.
［発明の効果］
本発明の薄膜トランジスタは、絶縁性基板上に低抵抗の
第１のゲート金属と該第１のゲート金属上に形成される
少なくとも表面が陽極酸化された第２のゲート金属から
なるゲート電極を形成し、このゲート電極上にそれぞれ
ゲート絶縁膜、ｎ型半導体層、ｎ型半導体層およびソー
ス・ドレイン電極を形成するようにしたもので、基板上
に形成されるゲート電極を、低抵抗の第１のゲート金属
と該第１のゲート金属上に形成される陽極酸化された第
２のゲート金属から構成するようにしたので、第２のゲ
ート金属上に形成される陽極酸化による絶縁層によりゲ
ート電極とドレイン電極との間、あるいはゲート電極と
ソース電極との間で生じるショートを確実に防止するこ
とができ、しかも低抵抗の第１のゲート金属によりゲー
ト電極における電気抵抗の低減も実現でき、動作特性の
優れた薄膜トランジスタが得られる。[Effects of the Invention] The thin film transistor of the present invention includes a first gate metal having low resistance on an insulating substrate and a second gate metal formed on the first gate metal and having at least the surface anodized. A gate electrode is formed, and a gate insulating film, an n-type semiconductor layer, an n-type semiconductor layer, and a source/drain electrode are formed on the gate electrode. Since the resistor is composed of a first gate metal and an anodized second gate metal formed on the first gate metal, insulation due to anodization formed on the second gate metal is The layer can reliably prevent short circuits occurring between the gate electrode and the drain electrode or between the gate electrode and the source electrode, and the low-resistance first gate metal can also reduce the electrical resistance at the gate electrode. A thin film transistor with excellent operating characteristics can be obtained.
また、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上に低抵抗の導電性金属膜よりなる第１のゲート金
属を形成し、上記第１のゲート金属上に第２のゲート金
属を□形成して上記第２のゲート金属の少なくとも表面
を陽極酸化して絶縁層を形成することによりゲート電極
を形成する工程と、この後、ゲート絶縁膜、ｎ型半導体
層、ｎ型半導体層およびソース・ドレイン電極を形成す
るようにしたので、ゲート電極とドレイン電極との間、
あるいはゲート電極とソース電極との間で生じるンヨー
トを防止できるとともに、製造上での歩留りを改善でき
る。Further, in the method for manufacturing a thin film transistor of the present invention, a first gate metal made of a low-resistance conductive metal film is formed on an insulating substrate, and a second gate metal is formed on the first gate metal. and forming a gate electrode by anodizing at least the surface of the second gate metal to form an insulating layer, and then forming a gate insulating film, an n-type semiconductor layer, an n-type semiconductor layer and a source layer. Since the drain electrode is formed, there is a gap between the gate electrode and the drain electrode.
Alternatively, it is possible to prevent leaks occurring between the gate electrode and the source electrode, and to improve the manufacturing yield.
第１図は、本発明の薄膜トランジスタの一実施例を示す
断面図、第２図は、同薄膜トランジスタの製造方法を工
程順に示す図、第３図および第４図は、それぞれ従来の
薄膜トランジスタを示す断面図である。
１１・・・基板、１２・・・ゲート電極、１２１・・・
第１のゲート金属、１２２・・・第２のゲート金属、１
２３・・・絶縁層、１３・・・ゲート絶縁層、１４・・
・ｎ型半導体層、１５・・・ｎ型半導体層、１６・・・
ソースドレイン電極。FIG. 1 is a cross-sectional view showing an embodiment of the thin film transistor of the present invention, FIG. 2 is a view showing the manufacturing method of the same thin film transistor in order of steps, and FIGS. 3 and 4 are cross-sectional views showing a conventional thin film transistor, respectively. It is a diagram. 11... Substrate, 12... Gate electrode, 121...
First gate metal, 122...Second gate metal, 1
23... Insulating layer, 13... Gate insulating layer, 14...
・N-type semiconductor layer, 15...n-type semiconductor layer, 16...
source drain electrode.
Claims (2)
第１のゲート金属と該第１のゲート金属上に形成される
少なくとも表面が陽極酸化された第２のゲート金属とか
らなるゲート電極と、このゲート電極上に形成されるゲ
ート絶縁膜、ｉ型半導体層、ｎ型半導体層およびソース
・ドレイン電極とを具備したことを特徴とする薄膜トラ
ンジスタ。(1) Consisting of an insulating substrate, a low-resistance first gate metal formed on this substrate, and a second gate metal whose at least the surface is anodized and formed on the first gate metal. A thin film transistor comprising a gate electrode, a gate insulating film, an i-type semiconductor layer, an n-type semiconductor layer, and source/drain electrodes formed on the gate electrode.
１のゲート金属を形成し、上記第１のゲート金属上に第
２のゲート金属を形成して上記第２のゲート金属の少な
くとも表面を陽極酸化して絶縁層を形成することにより
ゲート電極を形成する工程と、この後、ゲート絶縁膜、
ｉ型半導体層、ｎ型半導体層およびソース・ドレイン電
極を形成する工程とからなることを特徴とする薄膜トラ
ンジスタの製造方法。(2) forming a first gate metal made of a low-resistance conductive metal film on an insulating substrate; forming a second gate metal on the first gate metal; A step of forming a gate electrode by anodizing at least the surface to form an insulating layer, and then forming a gate insulating film;
A method for manufacturing a thin film transistor, comprising the steps of forming an i-type semiconductor layer, an n-type semiconductor layer, and source/drain electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040890A JPH03227068A (en) | 1990-02-01 | 1990-02-01 | Thin film transistor and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040890A JPH03227068A (en) | 1990-02-01 | 1990-02-01 | Thin film transistor and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03227068A true JPH03227068A (en) | 1991-10-08 |
Family
ID=12026211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040890A Pending JPH03227068A (en) | 1990-02-01 | 1990-02-01 | Thin film transistor and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03227068A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120503A (en) * | 1992-10-06 | 1994-04-28 | Matsushita Electric Ind Co Ltd | Thin film transistor and manufacturing method thereof |
| EP0602315A2 (en) * | 1992-12-16 | 1994-06-22 | Matsushita Electric Industrial Co., Ltd. | Method of making thin film transistors |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6259120B1 (en) | 1993-10-01 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6489632B1 (en) * | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100459682B1 (en) * | 1995-12-29 | 2005-04-06 | 삼성전자주식회사 | Thin film transistor of liquid crystal display and manufacturing method |
-
1990
- 1990-02-01 JP JP2040890A patent/JPH03227068A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120503A (en) * | 1992-10-06 | 1994-04-28 | Matsushita Electric Ind Co Ltd | Thin film transistor and manufacturing method thereof |
| EP0602315A2 (en) * | 1992-12-16 | 1994-06-22 | Matsushita Electric Industrial Co., Ltd. | Method of making thin film transistors |
| US5334544A (en) * | 1992-12-16 | 1994-08-02 | Matsushita Electric Industrial Co., Ltd. | Method of making thin film transistors |
| EP0602315A3 (en) * | 1992-12-16 | 1997-02-19 | Matsushita Electric Ind Co Ltd | Method of making thin film transistors. |
| US6489632B1 (en) * | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6995432B2 (en) | 1993-01-18 | 2006-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film with some NTFTS with LDD regions and no PTFTS with LDD regions |
| US7408233B2 (en) | 1993-01-18 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6259120B1 (en) | 1993-10-01 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100459682B1 (en) * | 1995-12-29 | 2005-04-06 | 삼성전자주식회사 | Thin film transistor of liquid crystal display and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010661B1 (en) | Manufacturing method of and structure of a signal line in use for tft lcd | |
| US5306668A (en) | Method of fabricating metal-electrode in semiconductor device | |
| US5202274A (en) | Method of fabricating thin film transistor | |
| KR940006179A (en) | Semiconductor device and manufacturing method | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JPH06188419A (en) | Manufacture of thin-film transistor | |
| JPH03227068A (en) | Thin film transistor and manufacture thereof | |
| JPH04188770A (en) | Thin-film transistor | |
| JP2503615B2 (en) | Thin film transistor and manufacturing method thereof | |
| JPH04369861A (en) | Manufacture of compound semiconductor integrated circuit capacitor | |
| TWI442515B (en) | Semiconductor device and manufacturing method thereof | |
| JPH10144865A (en) | Thin film capacitor and its manufacturing method | |
| JPS6222536B2 (en) | ||
| JPH0587029B2 (en) | ||
| JP2752983B2 (en) | Method of manufacturing thin film transistor for liquid crystal display | |
| JPH05315615A (en) | Thin-film transistor | |
| JP3149034B2 (en) | Thin film transistor | |
| JPH05110090A (en) | Thin film semiconductor device | |
| KR940005446B1 (en) | Method of manufacturing electrode of semiconductor device | |
| JPS63204742A (en) | Manufacture of semiconductor device | |
| JP2762383B2 (en) | Thin film transistor | |
| JPH06244417A (en) | Thin-film transistor and its production | |
| JPH01207951A (en) | Semiconductor device | |
| JPH04302474A (en) | Thin-film transistor | |
| JPH0595082A (en) | Semiconductor device |