JPH03225904A - 積層チップへの導電ペースト塗布方法 - Google Patents
積層チップへの導電ペースト塗布方法Info
- Publication number
- JPH03225904A JPH03225904A JP2021825A JP2182590A JPH03225904A JP H03225904 A JPH03225904 A JP H03225904A JP 2021825 A JP2021825 A JP 2021825A JP 2182590 A JP2182590 A JP 2182590A JP H03225904 A JPH03225904 A JP H03225904A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- grooves
- cutting
- laminate
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910003460 diamond Inorganic materials 0.000 abstract description 3
- 239000010432 diamond Substances 0.000 abstract description 3
- 239000002390 adhesive tape Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、セラミックグリーンシート等の絶縁シートを
積層してなる積層電子部品の製造方法に関し、特に、積
層電子部品を構成する積層チップの端面に導電ペースト
を塗布する方法に関する。
積層してなる積層電子部品の製造方法に関し、特に、積
層電子部品を構成する積層チップの端面に導電ペースト
を塗布する方法に関する。
[従来の技術]
積層コンデンサや積層コイル等の、積層電子部品は、表
面に電極パターンを形成したセラミックグリーンシート
等の絶縁シートを積層した積層体を構成し、この積層体
を個々の積層チップに切断、分離すると共に、この積層
チップに外部電極を形成することにより製造される。
面に電極パターンを形成したセラミックグリーンシート
等の絶縁シートを積層した積層体を構成し、この積層体
を個々の積層チップに切断、分離すると共に、この積層
チップに外部電極を形成することにより製造される。
この場合従来では、以下に述べる方法で、外部電極を形
成するための導電ペーストが積層チップの両端に塗布さ
れていた。すなわち、第4図(a)に示す様に、複数の
孔1.1・・・を育するゴム等の弾性体2.2を、アル
ミ製等の枠体3に取り付けた治具4を用意する。そして
、同図(b)に示すように、個々に切断された積層チッ
プ5をこの弾性体2.2の複数の孔1.1・・・に挿入
し、導電ペーストを塗布しようとする端部を所定の高さ
に揃える。そして、これら挿入固定された積層チップ5
の端部を、ペースト槽6の導電ペースト7に浸漬して導
電ペーストを塗布する。さらに、積層チップ5の他方の
端部にも導電ペーストを塗布する場合は、前記積層チッ
プ5を前記ゴムプレート4の反対側に押− し出し、第4図(b)に破線で示すように、積層チップ
5の他端を突出させる。その後、同様にしてこの他端側
に導電ペースト7を塗布する。
成するための導電ペーストが積層チップの両端に塗布さ
れていた。すなわち、第4図(a)に示す様に、複数の
孔1.1・・・を育するゴム等の弾性体2.2を、アル
ミ製等の枠体3に取り付けた治具4を用意する。そして
、同図(b)に示すように、個々に切断された積層チッ
プ5をこの弾性体2.2の複数の孔1.1・・・に挿入
し、導電ペーストを塗布しようとする端部を所定の高さ
に揃える。そして、これら挿入固定された積層チップ5
の端部を、ペースト槽6の導電ペースト7に浸漬して導
電ペーストを塗布する。さらに、積層チップ5の他方の
端部にも導電ペーストを塗布する場合は、前記積層チッ
プ5を前記ゴムプレート4の反対側に押− し出し、第4図(b)に破線で示すように、積層チップ
5の他端を突出させる。その後、同様にしてこの他端側
に導電ペースト7を塗布する。
そして、これら塗布された導電ペーストを焼き付けるこ
とにより、外部電極が形成される。
とにより、外部電極が形成される。
[発明が解決しようとする課題]
しかしながら、前記の従来技術による積層チップの導電
ペースト塗布方法では、前記弾性体2.2の複数の孔1
11・・・に挿入して、積層チップ5の先端の突出する
高さを一定に揃える、いわゆるレベリングが難しく、そ
のため、先端に付着する導電ペーストの量が不均一とな
ってしまう。特に、小形の積層チップ5は、前記の様な
ゴムプレート4の孔1. 1・・・に確実に保持するこ
とがきわめて困難ある。このため、寸法称呼1608と
いうような、長さ1. 6mm5幅0.8mmの小さな
積層電子部品用の積層チップには、前記従来の方法で、
正確かつ確実に導電ペーストを塗布することが困難であ
った。
ペースト塗布方法では、前記弾性体2.2の複数の孔1
11・・・に挿入して、積層チップ5の先端の突出する
高さを一定に揃える、いわゆるレベリングが難しく、そ
のため、先端に付着する導電ペーストの量が不均一とな
ってしまう。特に、小形の積層チップ5は、前記の様な
ゴムプレート4の孔1. 1・・・に確実に保持するこ
とがきわめて困難ある。このため、寸法称呼1608と
いうような、長さ1. 6mm5幅0.8mmの小さな
積層電子部品用の積層チップには、前記従来の方法で、
正確かつ確実に導電ペーストを塗布することが困難であ
った。
また、この従来の方法では、個々に切断分離3−
された積層チップ5を前記弾性体2.2の複数の孔1、
■・・・に挿入しなければならないが、その作業は自動
化に適せず、また、両方の外部電極を一度に形成するこ
とが出来ない。そのため、人手による工数が多くかかり
、生産性が悪いという課題があった。
■・・・に挿入しなければならないが、その作業は自動
化に適せず、また、両方の外部電極を一度に形成するこ
とが出来ない。そのため、人手による工数が多くかかり
、生産性が悪いという課題があった。
そこで、本発明の目的は、前記従来の問題点に鑑み、小
形の積層チップでも確実かつ能率的に外部電極用の導電
ペーストが塗布出来る方法を提供することにある。
形の積層チップでも確実かつ能率的に外部電極用の導電
ペーストが塗布出来る方法を提供することにある。
[課題を解決するための手段]
すなわち、前記の目的を達成するため、本発明では、積
層体から分離される個々の積層チップに導電ペーストを
塗布する方法において、前記積層体を個々の積層チップ
に分離するための切断溝を形成し、次いでこの切断溝に
導電ペーストを塗布、充填し、この導電ペーストの中央
部を切断する積層チップへの導電ペースト塗布方法を提
供する。
層体から分離される個々の積層チップに導電ペーストを
塗布する方法において、前記積層体を個々の積層チップ
に分離するための切断溝を形成し、次いでこの切断溝に
導電ペーストを塗布、充填し、この導電ペーストの中央
部を切断する積層チップへの導電ペースト塗布方法を提
供する。
[作 用コ
4−
前記本発明による導電ペースト塗布方法によれば、積層
体を個々の積層チップに切断分離するための切断溝に導
電ペーストを塗布、充填することにより、個々の積層チ
ップの端面に導電ペーストが塗布される。しかし、この
導電ペーストは、前記切断溝で分離されるべき2つの積
層チップの端面に跨って塗布されるため、この導電ペー
ストの中央部を切断することにより、導電ペーストが個
々の積層チップの端面に付着する層として分離される。
体を個々の積層チップに切断分離するための切断溝に導
電ペーストを塗布、充填することにより、個々の積層チ
ップの端面に導電ペーストが塗布される。しかし、この
導電ペーストは、前記切断溝で分離されるべき2つの積
層チップの端面に跨って塗布されるため、この導電ペー
ストの中央部を切断することにより、導電ペーストが個
々の積層チップの端面に付着する層として分離される。
また、これらの工程は、積層体の裁断と導電ペーストの
所定の部分への塗布という工程からなり、これらは何れ
も自動化に適している。
所定の部分への塗布という工程からなり、これらは何れ
も自動化に適している。
[実 施 例コ
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図(a)に、導電ペースト等により電極パターンが
形成されたセラミックグリーンシートを複数枚積層した
積層体10が示されている。
形成されたセラミックグリーンシートを複数枚積層した
積層体10が示されている。
この積層体10は、切断溝を格子状に形成して相互に切
断、分離され、個々のの積層チップに分離される。この
とき、前記積層体10の下面には、粘着テープ20が貼
られ、切断溝で相互に分離しないよう保持されている。
断、分離され、個々のの積層チップに分離される。この
とき、前記積層体10の下面には、粘着テープ20が貼
られ、切断溝で相互に分離しないよう保持されている。
第1図(b)は、前記粘着テープ20によって下面が保
持された積層体10に、例えばダイシングマシーンのダ
イヤモンドブレード30によって、切断溝11.11・
・・を入れた状態を示している。例えば、寸法称呼16
08の積層セラミックコンデンサの製造工程の場合、こ
の溝1.1.11・・・は、溝幅0. 6mm、 溝
のピッチ1゜7關とする。
持された積層体10に、例えばダイシングマシーンのダ
イヤモンドブレード30によって、切断溝11.11・
・・を入れた状態を示している。例えば、寸法称呼16
08の積層セラミックコンデンサの製造工程の場合、こ
の溝1.1.11・・・は、溝幅0. 6mm、 溝
のピッチ1゜7關とする。
次いで、第1図(C)に示す様に、例えばスキージゴム
を用いて前記切断溝II、11・・・に導電ペースト1
2を塗布し、充填する。その後、この導電ペース)12
を、例えば800°C程度の温度で焼付け、硬化させる
。その後、第2図(d)に示す様に、ダイシングマシー
ンのダイヤモンドブレードによって、前記導電ペースト
12の中央部に15J断溝13.13・・・を入れる。
を用いて前記切断溝II、11・・・に導電ペースト1
2を塗布し、充填する。その後、この導電ペース)12
を、例えば800°C程度の温度で焼付け、硬化させる
。その後、第2図(d)に示す様に、ダイシングマシー
ンのダイヤモンドブレードによって、前記導電ペースト
12の中央部に15J断溝13.13・・・を入れる。
この時、この溝13.13・・・の溝幅は、前記切断溝
IL]、I・・・の溝幅よりも狭クシ、例えば切断溝1
1、II・・・の幅が0.6m+nの場合、0゜1闘程
度の幅とする。この結果、第2図に示す様に、最初の切
断溝11の中に充填された導電ペースト12は、後に形
成される切断溝13によって、前記最初の切断溝ILI
Iの両側の切断面に付着した層が互いに分離される。
IL]、I・・・の溝幅よりも狭クシ、例えば切断溝1
1、II・・・の幅が0.6m+nの場合、0゜1闘程
度の幅とする。この結果、第2図に示す様に、最初の切
断溝11の中に充填された導電ペースト12は、後に形
成される切断溝13によって、前記最初の切断溝ILI
Iの両側の切断面に付着した層が互いに分離される。
次ぎに、第1図(d)に示す様に、前記他の切断溝13
、IS・・・に対して直角な方向に他の切断溝14.1
4・・・を形成し、積層体を個々の積層チップ50.5
0・・・に分離する。例えば寸法称呼1608の積層セ
ラミックコンデンサの製造工程の場合、前記切断溝14
.14・・・の溝幅は、0. 1mm、溝のピッチは0
.9−=Iとする。
、IS・・・に対して直角な方向に他の切断溝14.1
4・・・を形成し、積層体を個々の積層チップ50.5
0・・・に分離する。例えば寸法称呼1608の積層セ
ラミックコンデンサの製造工程の場合、前記切断溝14
.14・・・の溝幅は、0. 1mm、溝のピッチは0
.9−=Iとする。
以上に述べた方法により外部電極15.15が形成され
た積層チップ50が第3図に示されている。その寸法は
、前記称呼寸法1608のものでは、長さI=1.1+
u+、幅w=0. 8mmの積層形電子部品の両端に、
厚さd=0.25闘の外部電極15.15が形成され、
全体の長さL”1.6州となっている。この大きさの積
層チップは、既に述べた従来の方法では、導電ペースト
を確実に塗布することが困難であった。
た積層チップ50が第3図に示されている。その寸法は
、前記称呼寸法1608のものでは、長さI=1.1+
u+、幅w=0. 8mmの積層形電子部品の両端に、
厚さd=0.25闘の外部電極15.15が形成され、
全体の長さL”1.6州となっている。この大きさの積
層チップは、既に述べた従来の方法では、導電ペースト
を確実に塗布することが困難であった。
本発明の方法によれば、−度に多数の積層チップ50.
50・・・の両端に導電ペースト12.12を正確に塗
布して外部電極15.15を形成することが司能である
。そして、既に述べたように、その方法は自動化に適し
ている。
50・・・の両端に導電ペースト12.12を正確に塗
布して外部電極15.15を形成することが司能である
。そして、既に述べたように、その方法は自動化に適し
ている。
このように両端に外部電極を形成した積層チップは、焼
成され、さらに必要に応じて絶縁塗装やメツキ処理等を
経て、両端に外部電極を存する積層チップ形セラミック
コンデンサが完成する。
成され、さらに必要に応じて絶縁塗装やメツキ処理等を
経て、両端に外部電極を存する積層チップ形セラミック
コンデンサが完成する。
前記の実施例では、積層コンデンサの製造工程を例とし
て説明したが、本発明はこれに限られることなく、例え
ば積層インダクタ等、積層体を切断、分離した積層チッ
プの両端に導電ペーストを塗布する工程に広く適用する
ことが出来る。
て説明したが、本発明はこれに限られることなく、例え
ば積層インダクタ等、積層体を切断、分離した積層チッ
プの両端に導電ペーストを塗布する工程に広く適用する
ことが出来る。
[発明の効果コ
以上の説明からも明らかな様に、本発明による積層チッ
プへの導電ペースト塗布方法によれば、従来の方法では
不可能であった小形の積層チップでも、その両端に導電
ペーストを確実かつ能率よく塗布することが出来、しか
も自動化に適した方法が提供できる。
プへの導電ペースト塗布方法によれば、従来の方法では
不可能であった小形の積層チップでも、その両端に導電
ペーストを確実かつ能率よく塗布することが出来、しか
も自動化に適した方法が提供できる。
第1図(a)〜(d)は本発明による積層チップへの導
電ペースト塗布方法を示す積層体の斜視図、第2図は前
記導電ペースト塗布方法の詳細を示す一部拡大断面図、
第3図は前記方法によって外部電極が形成された積層チ
ップの一例を示す斜視図、第4図(a)は従来用いられ
ている治具の要部破断斜視図、同図(b)はこれを用い
た導電ペースト塗布方法を示す要部断面図である。 lO・・・積層体 11.13.14・・・切断溝 1
2・・・導電ペースト 15・・・外部電極 50・・
・積層チップ 9− 手 続 補 正 書 事件の表示 平成 2年特許願第21825号 発明の名称 積層チップへの導電ペースト塗布方法 補正をする者 事件との関係 特許出願人 住 所 東京都台東区上野6丁目16番20号氏
名 太 陽 誘 電 株 式 会
社代 理 人 住 所 茨城県水戸市五軒町三丁目3番40号補正命
令の日付 (自 発) 補正の対象 図 面 補正の内容 1(
電ペースト塗布方法を示す積層体の斜視図、第2図は前
記導電ペースト塗布方法の詳細を示す一部拡大断面図、
第3図は前記方法によって外部電極が形成された積層チ
ップの一例を示す斜視図、第4図(a)は従来用いられ
ている治具の要部破断斜視図、同図(b)はこれを用い
た導電ペースト塗布方法を示す要部断面図である。 lO・・・積層体 11.13.14・・・切断溝 1
2・・・導電ペースト 15・・・外部電極 50・・
・積層チップ 9− 手 続 補 正 書 事件の表示 平成 2年特許願第21825号 発明の名称 積層チップへの導電ペースト塗布方法 補正をする者 事件との関係 特許出願人 住 所 東京都台東区上野6丁目16番20号氏
名 太 陽 誘 電 株 式 会
社代 理 人 住 所 茨城県水戸市五軒町三丁目3番40号補正命
令の日付 (自 発) 補正の対象 図 面 補正の内容 1(
Claims (1)
- 積層体から分離される個々の積層チップに導電ペース
トを塗布する方法において、前記積層体を個々の積層チ
ップに分離するための切断溝を形成し、次いでこの切断
溝に導電ペーストを塗布、充填し、この導電ペーストの
中央部を切断することことを特徴とする積層チップへの
導電ペースト塗布方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021825A JPH03225904A (ja) | 1990-01-31 | 1990-01-31 | 積層チップへの導電ペースト塗布方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021825A JPH03225904A (ja) | 1990-01-31 | 1990-01-31 | 積層チップへの導電ペースト塗布方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03225904A true JPH03225904A (ja) | 1991-10-04 |
Family
ID=12065839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021825A Pending JPH03225904A (ja) | 1990-01-31 | 1990-01-31 | 積層チップへの導電ペースト塗布方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03225904A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0535995A2 (en) * | 1991-10-03 | 1993-04-07 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic components |
JPH05198460A (ja) * | 1992-01-21 | 1993-08-06 | Tdk Corp | 表面実装部品の製造方法 |
EP0582881A1 (en) * | 1992-07-27 | 1994-02-16 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof |
EP0637828A2 (en) * | 1993-08-05 | 1995-02-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics of the same |
JPH07192960A (ja) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | 積層電子部品、その製造方法およびその特性測定方法 |
US5635669A (en) * | 1992-07-27 | 1997-06-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
JP2006352020A (ja) * | 2005-06-20 | 2006-12-28 | Tateyama Kagaku Kogyo Kk | 小型電子部品の製造方法 |
JP2010272793A (ja) * | 2009-05-25 | 2010-12-02 | Murata Mfg Co Ltd | コイル装置アレイ及びその製造法 |
JP2012109336A (ja) * | 2010-11-16 | 2012-06-07 | Murata Mfg Co Ltd | 電子部品の製造方法、及び電子部品製造装置 |
JP2013165178A (ja) * | 2012-02-10 | 2013-08-22 | Tdk Corp | 積層コンデンサ |
JP2014187216A (ja) * | 2013-03-23 | 2014-10-02 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
WO2020184652A1 (ja) * | 2019-03-12 | 2020-09-17 | Tdk株式会社 | 積層型全固体二次電池及びその製造方法 |
-
1990
- 1990-01-31 JP JP2021825A patent/JPH03225904A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0535995A2 (en) * | 1991-10-03 | 1993-04-07 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic components |
EP0535995A3 (en) * | 1991-10-03 | 1993-05-12 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic components |
JPH05198460A (ja) * | 1992-01-21 | 1993-08-06 | Tdk Corp | 表面実装部品の製造方法 |
EP0582881A1 (en) * | 1992-07-27 | 1994-02-16 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof |
US5635669A (en) * | 1992-07-27 | 1997-06-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
US5635670A (en) * | 1992-07-27 | 1997-06-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
EP0637828A3 (en) * | 1993-08-05 | 1997-05-14 | Murata Manufacturing Co | Multilayer electronic component, its manufacturing method and method of measuring its characteristics. |
EP0637828A2 (en) * | 1993-08-05 | 1995-02-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics of the same |
JPH07192960A (ja) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | 積層電子部品、その製造方法およびその特性測定方法 |
JP2006352020A (ja) * | 2005-06-20 | 2006-12-28 | Tateyama Kagaku Kogyo Kk | 小型電子部品の製造方法 |
JP2010272793A (ja) * | 2009-05-25 | 2010-12-02 | Murata Mfg Co Ltd | コイル装置アレイ及びその製造法 |
JP2012109336A (ja) * | 2010-11-16 | 2012-06-07 | Murata Mfg Co Ltd | 電子部品の製造方法、及び電子部品製造装置 |
JP2013165178A (ja) * | 2012-02-10 | 2013-08-22 | Tdk Corp | 積層コンデンサ |
JP2014187216A (ja) * | 2013-03-23 | 2014-10-02 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
WO2020184652A1 (ja) * | 2019-03-12 | 2020-09-17 | Tdk株式会社 | 積層型全固体二次電池及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4852227A (en) | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge | |
JPH03225904A (ja) | 積層チップへの導電ペースト塗布方法 | |
KR20010032411A (ko) | 개선된 축소형 표면 실장 캐패시터 및 그 제조 방법 | |
EP0535995B1 (en) | Method of manufacturing electronic components | |
JP3903757B2 (ja) | チップ状電子部品の製造方法およびチップ状電子部品 | |
WO2006132131A1 (ja) | チップ抵抗器およびその製造方法 | |
JPH06204271A (ja) | 角形チップ部品への外装塗料及び導電ペースト塗布方法 | |
KR100937298B1 (ko) | 전자부품의 외부전극 형성 방법 및 전자부품 | |
JP4366931B2 (ja) | セラミック電子部品およびその製造方法 | |
JPH0714745A (ja) | セラミック積層電子部品の製造方法 | |
JP2873345B2 (ja) | セラミック部品の外部電極の製造方法 | |
JP3012875B2 (ja) | チップ抵抗器の製造方法 | |
JPH11214235A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2921623B2 (ja) | チップ状回路部品の保護膜形成方法 | |
JP2001167914A (ja) | 絶縁基板の分割溝形状 | |
JPH09162084A (ja) | 電子部品の製造方法 | |
JPH06112091A (ja) | 積層電子部品及びその製造方法 | |
JPH04259206A (ja) | チップ部品の保護膜製造方法 | |
KR0130868B1 (ko) | 다층 칩 캐패시터(Multilayer Chip Capacitor)의 외부 전극 제조방법 | |
JPH06244010A (ja) | チップ状回路部品の保護膜形成方法 | |
JPH06204012A (ja) | 角形チップ部品への絶縁塗料塗布方法 | |
JPH0543441Y2 (ja) | ||
JPH06349672A (ja) | 積層セラミックコンデンサの製造方法 | |
KR980007903A (ko) | 적층 칩 인덕터의 구조와 그 제조 방법 | |
JPH06237025A (ja) | 積層型圧電素子 |