JPH03211983A - 標準速／倍速テレビジョン受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高品位テレビジョン信号受信時の信号処理装
置に係り、特にＮＴＳＣ方式の４＝３デイスプレイに高
品位テレビジョン信号を表示する信号処理装置に関する
。

〔従来の技術〕

近年、テレビジョンの大型化に伴い、表示画像の高画質
化が求められている。こうした要求に対し、各種の高品
位テレビジョン方式の検討が進められている。日本にお
いては、ＮＨＫの開発した高品位テレビジョン信号の伝
送方式であるＭＵＳＥ　（Ｍｕｌｔｉｐｌｅ　５ｕｂ−
Ｎｙｑｕｉｓｔ　Ｓａｍｐｌｉｎｇ　Ｅｎｃｏｄｉｎｇ
）方式（以下、ＭＵＳＥ方式と記す）が代表的であり、
以下、これを例にとして説明を加える。

ＭＵＳＥ方式は、資料ｒＮＨＫ技術研究誌　昭６２第３
９巻　第２号　通巻第１７２号　ｐ１８〜Ｐ５３」に記
載されており、その特徴としては、走査線数１１２５本
、フレーム周波数が３０七のインタレース信号で。

画面のアスペクト比が１６：９で、現行方式よりワイド
なものとなっている。また、このＭＵＳＥ方式は、動画
では１水平周期毎に１画素おきに画素を間弓き、また、
静止画では２フレームで１巡するように１画素おきに画
素を間引く多重サブサンプル帯域圧縮方式を用い、静止
画伝送帯域２４ＭＨｚ、動画伝送帯域１６ＭＨｚの信号
を８Ｍ＆まで帯域圧縮して伝送するものある。従って、
ＭＵＳＥデコーダでは、静止画・動画処理と２系統の信
号処理系を有し、また静止画・動画を判定する為の動き
検出回路等を有するなど、信号処理回路の規模が非常に
大きなものとなっていた。そのため、簡単な回路構成で
、現行のテレビジョン受像機に高品位テレビジョン方式
で伝送された画像を再生できるような装置が開発されて
いる。このような、高品位テレビジョン信号を標準テレ
ビジョン信号に変換する方式については、「中山他　”
ＭＵＳＥ／ＮＴＳＣコンバータにおけるアスペクト比変
換回路′”　１９８９年テレビジョン学会全国大会　講
演予稿集、１２−８ｐρ２７５−２７６　　（１９８９
）　Ｊで報告されている。

この報告では、ハイビジョン画像の全画面を変換して、
ＮＴＳＣ受像器の画面の上下がブランキング状態とされ
るワイドモードを実現する際、−度、標準速のＮＴＳＣ
受像器用にインターレースの走査線（５２５／３０）を
作成し、その後、垂直フィルタによって上下の走査線を
内挿して間引いたワイドモード用の走査線を作りだして
いる。

〔発明が解決しようとする課題〕

上記従来例における阿りＳＥデコーダは、画像の動きの
有無によっ七輝度及び色差信号を動画処理と静止画処理
とに切り換えて処理する構成であった。

このため、処理回路の規模が非常に大きくなものとなっ
ていた。さらに、高品位テレビジョン信号を表示する為
のデイスプレィも、アスペクト比が１６：９という特殊
なデイスプレィを用いなければならなかった。そのため
、非常に高価な高品位テレビジョン受信装置になってし
まうという問題点があった。

また、上記従来例における高品位テレビジョン信号を標
準テレビジョン信号に変換する方式においては、標準テ
レビジョン信号を受信する装置として、標準速デイスプ
レィしか考えておらず、現在高画質テレビジョン受像機
として注目を集めている倍速走査方式のｌ０ＴＶ　（Ｉ
ｍｐｒｏｖｅｄ　ＤｅｆｉｎｉｔｉｏｎＴｅｌｅｖｉｓ
ｉｏｎ　）やＥＤＴＶ（Ｅｎｈａｎｃｅｄ　Ｄｅｆｉｎ
ｉｔｉｏｎ　Ｔｅ１ｅｖｉｓｉｏｎ）に見られる倍速走
査可能なデイスプレィ用の信号処理について、まったく
考慮されていないという問題点があった。

本発明の目的は、上記問題点を解消し、高品位テレビジ
ョン信号受信時に、現在存在するＮＴＳＣ方式の受信機
全てに対して最適な映像信号処理を施す標準速／倍速デ
イスプレィ対応の標準速／倍速テレビジョン受信装置を
提供することにある。

〔課題を解決するための手段〕

高品位テレビジョン信号を受信可能な装置において、ア
ンテナから受信したアナログ高品位テレビジョン信号を
、復調する復調手段と、上記復調手段の出力信号を、デ
ィジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ／Ｄ
変換手段の出力信号から信号処理用のクロック信号や同
期信号等の制御信号を抽出し再生する同期信号再生手段
と、上記同期信号再生手段から供給される制御信号を用
いて、高品位テレビジョン方式の走査線数を標準テレビ
ジョン方式の走査線数に変換する速度変換処理手段と、
上記速度変換処理した高品位テレビジョン信号に対して
、フィールド内内挿処理を施し。

標準速テレビジョン用・倍速テレビジョン用走査線重心
位置に合致した走査信号を作成するフィールド内内挿処
理手段と、上記フィールド内内挿処理手段の出力信号を
用いて倍速走査線信号を作成する倍速変換処理手段と、
上記倍速変換処理手段で得ら九た倍速走査線信号をアナ
ログ映像信号に変換する倍速信号Ｄ／Ａ変換手段と、上
記フィールド内内挿処理手段から出力信号される、標準
速走査線信号を入力し、アナログ信号に変換する標準速
信号Ｄ／Ａ変換手段とを備え、画像の表示手段として、
現在広く一般に普及し、廉価に製造されている標準速テ
レビジョン（ＮＴＳＣ方式の一般的なテレビジョン）や
、倍速テレビジョン（ＩＤＴＶ　−ＥＤＴＶ等）を備え
ることにより解決できる。

また、上記目的は、高品位テレビジョン信号を受信可能
な装置において、アンテナから受信したアナログ高品位
テレビジョン信号を、復調する復調手段と、上記復調手
段の出力信号を、ディジタル信号に変換するＡ／Ｄ変換
手段と、上記Ａ／Ｄ変換手段の出力信号から信号処理用
のクロック信号や同期信号等の制御信号を抽出し再生す
る同期信号再生手段と、上記同期信号再生手段から供給
される制御信号を用い、高品位テレビジョン信号に対し
て、フィールド内内挿処理を行ない、高品位テレビジョ
ン方式の走査線数の映像信号を作成するフィールド内内
挿処理手段と、上記フィールド内内挿処理手段の出力信
号を入力し、高品位テレビジョン方式の走査線数を倍速
走査テレビジョン方式の走査線数に変換する速度変換処
理手段と、上記速度変換処理手段で得られたディジタル
映像信号出力をアナログ映像信号に変換する倍速信号Ｄ
／Ａ変換手段と、上記速度変換処理手段の出力信号を入
力し、標準速走査テレビジョン方式の走査線数と走査速
度に変換する速度変換・時間伸長処理手段と、上記速度
変換・時間伸長処理手段で得られたディジタル映像信号
出力をアナログ映像信号に変換する標準速信号Ｄ／Ａ変
換手段とを備え、上記画像表示手段を備えることにより
実現することができる。

さらに、上記目的は、高品位テレビジョン信号を受信可
能な装置において、アンテナから受信したアナログ高品
位テレビジョン信号を、復調する復調手段と、上記復調
手段の出力信号を、ディジタル信号に変換するＡ／Ｄ変
換手段と、上記Ａ／Ｄ変換手段の出力信号から信号処理
用のクロック信号や同期信号等の制御信号を抽出し再生
する同期信号再生手段と、上記同期信号再生手段から供
給される制御信号を用いて、高品位テレビジョン方式の
走査線数と走査速度を標準テレビジョン方式の倍の走査
線数と走査速度に変換する速度変換処理手段と、上記速
度変換処理した高品位テレビジョン信号に対して、フィ
ールド内内挿処理を施し。

倍速テレビジョン用走査線重心位置に合致した走査信号
を作成するフィールド内内挿処理手段と、上記フィール
ド内内挿処理手段で得られたディジタル映像信号出力を
アナログ映像信号に変換する倍速信号Ｄ／Ａ変換手段と
、上記フィールド内内挿処理手段の出力信号を入力し、
標準速走査テレビジョン方式の走査線数と走査速度に変
換する速度変換・時間伸長処理手段と、上記速度変換・
時間伸長処理手段で得られたディジタル映像信号出力を
アナログ映像信号に変換する標準速信号Ｄ／Ａ変換手段
とを備え、上記画像表示手段を備えることにより実現す
ることができる。

〔作用〕

上記フィールド内信号処理回路は、エンコーダー側で静
止画処理された信号も、動画処理された信号も、すべて
ＭＵＳＥデコーダにおける動画処理に類似したフィール
ド内内挿処理を行なって映像信号を再生する。この際、
上記フィールド内信号処理回路は、標準テレビジョン信
号用の走査線と、さらに、倍速走査可能なテレビジョン
に最適な走査線を同時に作成することができる。すなわ
ち。

画像の表示手段として、現在広く一般に普及している上
記のデイスプレィを用いる事により、現行テレビジョン
とのコンパチビリティ−を保ちながら、廉価に高品位テ
レビジョン信号を受信することができる。

従来例で示した高品位テレビジョン信号を標準テレビジ
ョン信号に変換する方式を用いて、標準速のＮＴＳＣ受
像器用にインターレースの走査線（５２５／３０）を作
成し、その後、倍速走査可能なテレビジョンに入力して
５２５／６０の再生画像を得ても、垂直解像度の大幅な
向上は望めない。同様に、上記走査線（５２５／３０）
に対して垂直フィルタ処理を行ないワイドモード用の走
査線を作成し、その後。

倍速走査可能なテレビジョンに入力して５２５／６０の
再生画像を得ても、上記同様垂直解像度の向上は望めな
い。しかし、上記フィールド内信号処理回路は、今後の
普及が大いに見込まれる倍速走査可能なテレビジョン（
クリアビジョン）の走査線に対応し、走査線１１２５／
３０から５２５／６０（ワイドモードを含む）をダイレ
クトに作成することができる。

従って、上記に示す倍速走査方式テレビジョン受信機と
一体化した標準速／倍速テレビジョン受信装置を考えた
場合、本方式は、従来よりも高画質な再生画像を得る事
ができる。

〔実施例〕

以下、本発明を図面を用いて詳細に説明する。

第１図は１本発明の一実施例を示す図である。第１図に
おいて、１０１は、ＭＵＳＥ信号を受信するアンテナ、
１０２は、受信したＭＵＳＥ信号を帯域約８ＭＨ２のア
ナログ信号に復調する復調回路、１０３は上記アナログ
信号をディジタル信号に変換するＡ／Ｄ変換器、１０４
は／／Ｄ変換器１０３から出力されるディジタル化した
ＭＵＳＥ信号から、同期信号、コントロール信号を抽出
し、またシステムクロック等を発生すルコントロール信
号発生部、１０５はデイエンファシス処理部、１０６は
、走査線数１１２５、フレーム周波数３０七のインター
レース走査の信号（以下１１２５／３０と記す）である
ＮＵＳＥ信号の走査線のうち、偶数ラインと奇数ライン
のそれぞれについて走査線数５２５．フレーム周波数３
０止（以下５２５／３０と記す）に変換する速度変換処
理回路、１０７は、速度変換処理回路１０６から出力す
る偶数ラインと奇数ラインを用いて、輝度信号、色差信
号それぞれに対し、５２５／３０のインターレース走査
用走査線（以下、標準速用走査線と記す）　、５２５／
３０の順次走査用補間走査線（この場合、インターレー
ス走査用走査線の間を埋める走査線を示しており、以下
、倍速用走査線）を作成するフィールド内内挿処理回路
、１０８は、フィールド内内挿処理回路１０７から出力
する標準速用走査線と倍速用走査線とを用いて倍速変換
を行なう倍速変換処理回路、１１０は、倍速変換処理回
路１０８から出力する５２５／６０の順次走査用走査線
を入力しＤ／Ａ変換を行なうＤ／Ａ変換器（図面上では
、１つのＤ／Ａで表現しているが、輝度信号と色差信号
とで３チヤンネルのＤ／Ａ変換器である。

以後Ｄ／Ａは、３チヤンネルのＤ／Ａ変換器を意味する
。）、１１１は、フィールド内内挿処理回路１０７から
出力する５２５／３０の標準連用走査線を入力しＤ／Ａ
変換を行なうＤ／Ａ変換機、１１２は、Ｄ／Ａ変換器１
１０の出力信号端子、１１３は、Ｄ／Ａ変換１１１の出
力信号端子である。また、１０９は、デイエンファシス
処理部１０５の出力信号を入力し、標準速・倍速の映像
出力を同時に再生する標準速・倍速同時出力映像信号処
理回路である。

次に、第１図の動作説明を行なう。アンテナ１０１より
入力したＭＵＳＥ信号は、復調回路１０２により、帯域
的８ＭＨｚのアナログ信号に復調し、次に、Ａ／Ｄ変換
器１０２によりディジタル信号に変換する。変換したＮ
ＵＳＥ信号は、デイエンファシス処理部１０５とコント
ロール信号発生回路１０４に供給する。コントロール信
号発生回路１０４では、ＭＵＳＥ信号から同期信号、コ
ントロール信号を抽出し、またシステムクロック等を発
生しシステム全体を動作させる。デイエンファシス処理
部１０５では、ＦＭ変調で伝送されたＭＵＳＥ信号に逆
ノンリニアを施しデイエンファシス特性のフィルタリン
グを行ない伝送路中の三角ノイズを低減し、また、映像
信号の振幅の小さな所で目立つノイズ成分を低減する。

上記処理を施したＭＵＳＥ信号は、標準速・倍速同時出
力映像信号処理回路１０９に入力し、輝度・色差信号と
も１１２５／３０のインターレース走査信号であるＭＵ
ＳＥ信号の走査線から５２５／３０の標準速用走査線と
、５２５／６０の順次走査用走査線を作成する。これら
の映像出力は、速度変換処理回路１０６．フィールド内
内挿処理回路１０７、倍速変換処理回路１０８によって
実現できる。速度変換処理回路１０６では、上記デイエ
ンファシス処理部１０５の出力を用い、奇数ラインと偶
数ラインそれぞれについて１１２５／３０のＭＵＳＥ信
号の走査線から５２５／３０の標準速用走査線を作成す
る。フィールド内内挿処理回路１０７では、上記速度変
換処理回路１０６により、走査速度変換した偶数ライン
と奇数ラインを用いて、輝度信号、色差信号それぞれに
対し、５２５／３０の標準速用走査線、５２５／３０の
倍速用走査線を作成する。倍速変換処理回路１０８では
、上記フィールド内内挿処理回路１０７より得た５２５
／３０の標準速用走査線、５２５／３０の倍速用走査線
を用いて倍速変換処理を行ない、５２５／６０の順次走
査用走査線出力を得る。Ｄ／Ａ変換機１１０は、上記倍
速変換処理回路１０８より出力する順次走査用走査線出
力をアナログ映像信号に変換する。Ｄ／Ａ変換機１１１
は、上記フィールド内内挿処理回路１０７から出力する
５２５／３０の標準速用走査線出力をアナログ映像信号
に変換する。出力端子１１２は、順次走査用走査線のア
ナログ映像信号を出力し、出力端子１１３は、標準速用
走査線のアナログ映像信号を出力する。

第１図に示す構成によれば、標準速用走査線出力と、順
次走査用走査線出力を同時に得ることができるため、通
常のＮＴＳＣ方式の受信機や、倍速テレビジョン信号の
入力に対応した最適な映像信号を作り出すことができる
。

次に、標準速・倍速同時出力映像信号処理回路１０９の
内部構成及び動作について説明する。第２図は、標準速
・倍速同時出力映像信号処理回路１０９の構成例と主要
タイミング例を示す図である。第２図において、第１図
と同一の符号を記したものは同一の動作をするものとす
る。薫た、２０１は。

デイエンファシス処理部１０５から入力するＭＵＳＥ信
号入力端子、２０２は、速度変換処理回路１０６からの
偶数ライン出力端子でありフィールド内内挿処理部１０
７への入力端子、２０３は、速度変換処理回路１０６か
らの奇数ライン出力端子でありフィールド内内挿処理部
１０７への入力端子、２０４は、輝度信号処理用のフィ
ールド内内挿処理回路、２０５は、色差信号処理用のフ
ィールド内内挿処理回路、２０６，２０７．２０８は、
セレクトスイッチ、２０９．２１０．２１１は１倍速変
換用ラインメモリ、２１２，２１３，２１４は、それぞ
れ倍速変換用ラインメモリからの倍速用走査線出力端子
、２１５．２１６．２１７は、それぞれフィールド内内
挿処理部１０７からの標準速用走査線出力端子である。

以下、第２図の動作説明を行なう。

まず、輝度信号処理について説明する。輝度信号処理用
のフィールド内内挿処理回路２０４では、速度変換処理
回路１０６からの偶数ライン出力及び奇数ライン出力を
入力し、５２５／３０の標準速用走査線（実Ｙ、第２図
（ア））及び倍速用走査線（補Ｙ。

第２図（イ））を出力する。ここで、５２５／３０の標
準速用走査線は、出力端子２１５から、第１図Ｄ／Ａ変
換器１１１へ出力する。セレクタ２０６は、輝度信号処
理用のフィールド内内挿処理回路２０４より得た標準速
用走査線（実Ｙ、第２図（ア））及び倍速用走査線（補
Ｙ、第２図（イ））に対し、第２図（つ）の様に時間軸
多重処理を行なう。倍速変換用ラインメモリ２０９は、
第２図（１）の様に１ライン期間内に標準速用走査線及
び倍速用走査線を順に出力する、いわゆる倍速変換処理
を行ない、出力端子２１２へ出力する。すなわち、出力
端子２１２には、５２５／６０の輝度信号の順次走査用
走査線が得られることになる。

この輝度信号の順次走査用走査線は、出力端子２１２よ
り第１図のＤ／Ａ変換器１１０へ出力される。また、色
差信号についても輝度信号処理と同様に行なわれる。す
なわち、色差信号のフィールド内内挿処理回路２０５で
は、速度変換処理回路１０６の出力信号から、標準速用
走査線（実Ｂ−Ｙ、実Ｒ−Ｙ）と倍速用走査線（補Ｂ−
Ｙ、補Ｒ−Ｙ）を作成する。ここで、５２５／３０の色
差信号の標準速用走査線（実Ｂ−Ｙ、実Ｒ−Ｙ　）は、
出力端子２１６．２１７から、第１図Ｄ／Ａ変換器１１
１へ出力する。上記標準速用走査線及び、倍速用走査線
は、倍速変換処理回路１０８へ入力し、上記同様倍速変
換処理を行ない、出力端子２１３，２１４へ出力し、第
１図のＤ／Ａ変換器１１０に入力する。このようにして
、Ｓｔ準速・倍速同時出力映像信号処理回路１０９では
、輝度信号と色差信号の両方の標準速用走査線出力と、
倍速用走査線出力とを同時に得ることができる。

上記第２図の回路構成は、例えば１個の集積回路として
実現することもできるが、簡単化のためには既存のメモ
リを用いて残りの論理回路のみ集積化するなど実現は容
易である。

次に第３図、第４図を用いて、速度変換処理原理と輝度
信号処理原理について説明し、速度変換処理１０６及び
、輝度信号処理用のフィールド内内挿処理回路２０４の
詳細ブロック図を第５図に示す。

第３図は、速度変換処理の原理図であり、（ａ）。

（ｂ）　、　（Ｃ）と順を追って説明する。

第３図（、）は、伝送されたＭＬＩＳＥ信号を垂直−時
間平面上から見た図である。右から現在到来しているフ
ィールド（第ｉｆ）　、　１フイールド前のフィールド
（第２ｆ）２次は第３ｆ、第４ｆ・・・とつづいている
。また、図中の○は、走査線を意味する。第３図（、）
に示すように、ＭＵＳＥ信号は、ＩＨ（ライン）期間を
（ｌ／３３．７５ＫＨｚ）ｓｅｃ、ｉｆ（フィールド）
期間を（１／６０Ｈｚ）ｓｅｃとし、インターレース走
査を行なっている。

この信号を１ライン置きに間引いて速度変換用のメモリ
へ書き込んでいる。次に、第３図（ｂ）に示すように、
速度変換用のメモリからデータを読みだす際、ＬＨ（ラ
イン）期間を（１／１５．７５ＫＨｚ）ｓｅｅ、ｉｆ（
フィールド）期間を（１／６０七）Ｓｅｃとして読みだ
すことで、走査線の速度変換を実現している。第３図（
ｃ）の８（図中の☆印）は、速度変換処理後の走査線第
３図（ｂ）のＡ（図中の○印）から作成したＮＴＳＣ方
式における標準速用走査線の重心位置に合致した走査線
の位置を示している。この走査線は、第２図の、輝度信
号処理用のフィールド内内挿処理回路２０４から出力さ
れる標準速用走査線を示している。輝度信号処理用のフ
ィールド内内挿処理回路２０４では、さらに、以下に説
明するような倍速用走査線も同時に作成する。

第４図は、倍速表示可能なデイスプレィ装置への入力信
号として最適な走査線を作り出す輝度信号の倍速表示用
フィールド内内挿処理の原理図である。図は、垂直−水
平平面上から見た図である。

図中の（ＡＯ，ＡＩ）（Ｏ印の画素）は、速度変換処理
回路１０６からの出力信号であり、先に説明した（偶数
ライン、奇数ライン）は、それぞれ図中の（１０，１１
）。

（１２，１３）・・・にそれぞれ相当する。倍速表示可
能なデイスプレィ装置に入力する走査線の重心位置は、
図中のＬＯ，Ｌｌ、Ａ２・・・（☆印の画素が存在する
走査線）に相当する。ここでは、標準速用走査線に相当
するＬｌ、Ａ３・・・（図中の点線で示しである走査線
）の作成方法、倍速用走査線に相当するＬＯ，Ａ２・・
・　（図中の一点鎖線で示しである走査線）の作成方法
の順番で説明する。

まず始めに、Ｓ＋準速用走査線Ｌ１を作成する方法につ
いて説明する。標準速用走査線Ｌｌを作成するには、第
３図（ｃ）の８（☆印）に相当する走査線、すなわち第
４図中の（Ｌｌ上のＭｌ’　、Ｍｌ・・・）、（Ａ３上
の阿２″、Ｍ２・・・）・・・の重心位置にあたる画素
を作成すればよい。現在到来しているラインが１０であ
る場合、速度変換処理回路１０６からは、Ｏで示した位
置の画素ＡＯとＡＩが得られることになる。また、図４
図のＡ２は、ＡＯ（偶数ライン）の１ライン遅延であり
。

ＡＩ’は、同ライン上のＡ１の１画素遅延、Ａ３はＡｌ
’　（奇数ライン）の１ライン遅延である。例えば、標
準速用走査線Ｌｌ上の旧を作成するには、（ＡＯ＋Ａ２
）／２より、重心位置旧（△で示す画素）の画素を作成
し、次に（旧÷Ａ２）／２すなわち１／４（ＡＯ）＋３
／４（Ａ２）より、重心位置Ｋｌ（口で示す画素）の画
素を作成し、最後に（ＫＬ÷ＡＩ）／２すなわちｌ／８
（ＡＯ）＋１／２（Ａｌ）＋３／８（Ａ２）を求めれば
よい。

倍速用走査線ＬＯ，Ｌ２・・・を作成するには、上記標
準速用走査線の間の重心位置にあたる画素、すなわち、
第４図中の（ＬＯ上のＭＯ’、ＭＯ・・・）、（Ａ２上
のＭ２′。

Ｍ２・・・）・・・の重心位置にあたる画素を作成すれ
ばよい。例えば、標準速用走査線Ａ２上のＭ２を作成す
るには、上記同様に、（Ａｌ’＋Ａ３）／２より、重心
位置Ｈ２（△で示す画素）の画素を作成し、次に（Ｈ２
＋Ａ３）／２すなわちｌ／４（Ａｔ’）＋３／４（Ａ３
）より１重心位置に２の画素を作成し、最後に（Ｋ２＋
Ａ２）／２すなわち１／１１（Ａｔ’）＋１／２（Ａ２
）＋３／８　（Ａ３）を求めればよい。この様にして、
標準速用走査線上と１倍速用走査線上の画素を次々と作
成することができる。

次に、上記一連の処理を具体的に実現する信号処理ブロ
ックを第５図に示す。第５図において、第１図及び第２
図と同一の符号を記したものは同一の動作をするものと
する。また、第６図には、第５図の速度変換処理回路１
０６の主要なタイミングを示している。

第５図は、速度変換処理１０６及び、輝度信号処理用の
フィールド内内挿処理回路２０４の詳細ブロックの一例
を示す図である。第５図において、５０１．５０２は、
それぞれ奇数ライン、偶数ラインについて速度変換処理
を行なう速度変換用メモリ、５０３．５０４，５０５，
５０６，５０７は、速度変換用メモリ５０１，５０２の
コントロール信号入力端子、５０８，５１６は、速度変
換処理後の奇数ライン、偶数ラインについて１ライン遅
延を可能とするラインメモリ、５０９，５１０，５１４
．５１７，５１８，５２２は、１／２の係数器を備えた
加算機、５１１．５１９は、セレクタ、５１２，５１３
，５２０，５２１は、ラッチ、５２４は、セレクタ５１
１，５１９の制御信号入力端子、５２５は、ライン毎に
反転し、４フイールドで完結する輝度信号用サブサンプ
ルクロック（以後、Ｙｓｓと記す）入力端子、５２６は
、入力端子５２５の反転クロック（以後、ＹｓｓＢと記
す）入力端子、５１５は、標準速用走査線の出力端子、
５２３は、順次走査用走査線の出力端子である。

第４図及び、第６図を用いて、第５図の動作説明を行な
う。入力端子２０１からは、速度変換用メモリ５０１．
５０２に対して、デイエンファシス処理後の信号を入力
する。速度変換用メモリ５０１，５０２は、第６図（ａ
）、（ｂ）、（Ｃ）、（ｄ）ｔ（ｅ）に示した制御信号
が入力し、速度変換処理を行う。まず、速度変換用メモ
リ５０１，５０２に入力するライトリセット信号は、第
６図（ａ）に示すように、高品位テレビジョン信号に同
期して、毎ライン供給される。そして、速度変換用メモ
リ５０１には、第６図（ｂ）に示す様な高品位テレビジ
ョン信号の偶数ラインに同期したライトクロックが供給
され、１フィールド１１２５／２本の高品位テレビジョ
ン信号のうち、偶数ラインのみを書き込む動作を行なう
。同様にして速度変換用メモリ５０２には、第６図（ｃ
）に示す様な高品位テレビジョン信号の奇数ラインに同
期したライトクロックが供給され、奇数ラインのみを速
度変換用メモリ５０２に書き込む動作を行なう。速度変
換用メモリ５０１．５０２からデータを読みだす時は、
第６図（ｄ）及び、第６図（ｅ）に示す様な標準（ＮＴ
ＳＣ方式）テレビジョン信号に準じたリードリセット信
号とり一ドクロックとを供給する。上記一連の制御によ
り、速度変換用メモリ５０１からは、偶数ラインについ
て、１フイールド５２５／２本に走査速度を変換した出
力信号を得、端子２０２に供給する。速度変換用メモリ
５０２からは、奇数ラインについて、１フイールド５２
５／２本に走査速度を変換した出力信号を得、端子２０
３に供給する。上記の様に奇数ライン、偶数ラインで独
立に制御を行なうことにより、速度変換処理に必要なメ
モリ容量を必要最低限にできる利点がある。

次に、第４図と対応させ、−例として標準速用走査、Ｉ
ＬＩを得る方法について説明する。標準速用走査線Ｌｌ
上の画素旧は、第４図に示すようにＡＯ。

Ａｌ、　Ａ２を用いて作成する。

速度変換処理用メモリ５０１．５０２では、上記のよう
に、偶数ライン１０と、奇数ライン１１を作成する。

ここで、偶数ライン１０上の到来画素をＡＯとする。

また、第４図のＡ２は、ＡＯの１ライン遅延した画素で
ある。すなわち、端子２０２より入力するＡＯは、ライ
ンメモリ５０８により１ライン遅延してＡ２となる。１
／２の係数器を備えた加算機５０９は、上記ＡＯとＡ２
とを加算平均し、第４図の重心位置旧の画素を作成する
。セレクタ５１１は、フィールド毎にＨｉｇｈ。

Ｌｏｗを繰り返す制御信号入力端子５２４の制御を受け
。

この場合、ラインメモリ５０８の出力信号Ａ２を選択し
て出力する（次のフィールドでは、ＡＯを選択する）。

１／２の係数器を備えた加算機５１Ｏは、上記加算機５
０９の出力信号同と、上記セレクタ５１１の出力信号Ａ
２とを加算平均し、第４図の重心位置に１の画素を作成
する。最後に、１／２の係数器を備えた加算機５１４は
、ラッチ５１２によりＹｓｓでラッチしたに１と、ラッ
チ５１３により’Ｉ’ＳＳＢでラッチした奇数ライン１
１上の画素ＡＩとを加算平均し、第４図のＭｌで示す重
心位置の画素、すなわち標準連用走査線Ｌｌを作成し、
出力端子５１５に供給する。

次に、第４図と対応させて、−例として倍速用走査線Ｌ
２を得る方法について説明する。倍速用走査線Ａ２上の
画素Ｍ２は、第４図に示すようにＡＩ’　、Ａ２゜Ａ３
を用いて作成する。

速度変換処理用メモリ５０２より作成される奇数ライン
１１上の、到来画素をＡｌ’とする。また、第４図のＡ
３は、ＡＩ’の１ライン遅延した画素である。

すなわち、端子２０２より入力するＡｔ’は、ラインメ
モリ５１６により１ライン遅延してＡ３となる。１／２
の係数器を備えた加算機５１７は、上記Ａ１″とＡ３と
を入力し、第４図の重心位置Ｈ２の画素を作成する。

セレクタ５１９は、フィールド毎にＨｉｇｈ、Ｌｏｗを
繰り返す制御信号入力端子５２４の制御を受け、この場
合、ラインメモリ５１６の出力信号Ａ３を選択して出力
する（次のフィールドでは、ＡＩ’を選択する。）。１
／２の係数器を備えた加算機５１８は、上記加算機５１
７の出力信号Ｈ２と、上記セレクタ５１９の出力信号Ａ
３とを入力し、第４図の重心位置に２の画素を作成する
。

最後に、１／２の係数器を備えた加算機５２２は、ラッ
チ５２０によりＹｓｓＢでラッチしたに２と、ラッチ５
２１によりＹｓｓでラッチしたラインメモリ５０８の出
力Ａ２とを加算平均し、第４図のＭｌで示す重心位置の
画素。

すなわち倍速用走査線Ｌ２を作成し、出力端子５２３に
供給する。

以上に様にして、速度変換処理１０６及び、輝度信号処
理用のフィールド内内挿処理回路２０４を用いて、　５
２５／３０の標準速用走査線と倍速用走査線を得ること
ができる。すなわち、この時点で、出力端子５１５の出
力信号を用いれば標準速用デイスプレィ（ＮＴＳＣ方式
の一般的な表示装置）への出力信号を得ることができる
。また、出力端子５１５及び５２３の出力信号を、第２
図の倍速変換処理部１０８に供給し、倍速の輝度信号を
作成することにより、倍速用デイスプレィ（ＩＤＴＶ、
　ＥＤＴＶ等にみられる順次走査線する表示装置）への
出力信号を得ることができる。

次に第７図により、色差信号処理原理を説明し。

色差信号処理用のフィールド内内挿処理回路２０５の構
成の一例を第８図、第９図、第１０図を用いて説明する
。

第７図は、倍速表示可能なデイスプレィ装置への入力信
号として最適な走査線を作り出す色差信号の倍速表示用
フィールド内内挿処理の原理図である。第７図（ａ）　
、　（ｂ）ともに、垂直−水平平面上から見た図である
。第７図（ａ）は、輝度信号の、あるフィールドにおけ
る画素配置と、作成する走査線の重心位置を示している
。但し、実線は、標準連用走査線１点線は、倍速用走査
線の重心位置を示している。第７図（ｂ）は、色差信号
の、あるフィールドにおける画素配置と、作成する走査
線の重心位置を示している。（ａ）同様、実線（１１，
１３，１５゜・・・）は、標準速用走査線、点線（１０
，１２，１４・・・）は、倍速用走査線の重心位置を示
しており、図中の（８０、ＲＯ）（Ｏ印）は、速度変換
処理回路１０６からの出力信号を示している。また、図
に示しているように、色差信号は、偶数ラインにＢ−Ｙ
信号、奇数ラインにＲ−Ｙ信号が送られてくる。このた
め、速度変換処理回路１０６から得られる偶数ライン出
力には、常にＢ−Ｙ信号（ＢＯ）が、奇数ライン出力に
は、常にＲ−Ｙ信号（ＲＯ）が得られることになる。ま
た、現在到来している画素がＢＯである場合、第７図（
ｂ）中の８１は、ＢＯ（偶数ライン）の１ライン遅延、
Ｂ２は、ＢＯの２ライン遅延であり、Ｒ１はＲＯ（奇数
ライン）の１ライン遅延に相当する。

第７図（ｂ）のＭｌ、Ｍｌに相当するＲ−Ｙ信号及び、
Ｂ−Ｙ信号、すなわち、倍速表示可能なデイスプレィ装
置への出力信号として最適なＲ−Ｙ信号及び、Ｂ−Ｙ信
号の作成方法は、様々な形態が考えられるが、以下３通
りの例すなわち、■実補２度書き処理、■実補独立処理
、■実補簡易処理として詳細に示す。

■実補２度書き処理（第８図相当） 第１の方法は、第７図に示すＢＯ，Ｂ１．Ｂ２．ＲＯ，
Ｒ１より、新たにＭｌで構成する走査線１２を作成し、
２度書きにより村で構成する走査線１１を作成する方法
である。まず、Ｍｌに相当するＢ−Ｙ信号については、
（ＢＯ＋Ｂ２）／２より重心位置に２の画素を作成し、
次に（Ｋ２＋Ｂ１．）／２すなわちｌ／４（ＢＯ）＋１
／２（Ｂｌ）＋１／４（Ｂ２）を求めることにより、重
心位置Ｎ２の画素を作成する。

また、Ｍｌに相当するＲ−Ｙ信号については、（ＲＯ＋
Ｒ１，）／２を求めることにより、重心位置Ｍ２の画素
を作成する。

■実補独立処理（第９図相当） 第２の方法は、第７図に示すＢＯ，Ｂｌ、ＲＯ，Ｒ１よ
り、新たにＭｌで構成する走査線及び、旧で構成する走
査線を作成する方法である。まず、Ｍｌに相当するＢ−
Ｙ信号については、上記同様の処理を施し、Ｍｌに相当
するＢ−Ｙ信号については、（ＢＯ＋８１）／２を求め
ることにより、重心位置肘の画素を作成する。また、Ｍ
ｌに相当するＲ−Ｙ信号については、上記同様の処理を
施し、Ｍｌに相当するＲ−Ｙ信号については、ＲＯをそ
のまま用いることにより、重心位置村の画素を作成する
。

■実補簡易処理（第１０図相当） 第３の方法は、第２の方法と同様、第７図に示すＢＯ，
Ｂｌ、ＲＯ，Ｒ１より、新たに阿２で構成する走査線及
び、Ｍｌで構成する走査線を作成する方法の別の一方法
である。まず、　Ｍｌに相当するＢ−Ｙ信号については
、Ｂ１をそのまま用いることにより、重心位置Ｍ２の画
素を作成し、Ｍｌに相当するＢ−Ｙ信号については、上
記■同様の処理を施す。また、Ｒ−Ｙ信号については、
全て上記■同様の処理を施す。第３の方法は、上記第１
、第２の方法に比べて、ラインメモリを１つ削減可能と
する。

次に、上記■、■、■の色差信号処理を実現する処理ブ
ロックを第８図、第９図、第１０図に示す。

第８図は、上記■の方法を実現する色差信号用フィール
ド内内挿処理ブロック図である。第８図において、第５
図と同一の符号を記したものは同一の動作をするものと
する。８０１．８０８は、輝度信号に対して、１／４に
時間軸圧縮された色差信号ｋ、輝度信号に合わせて伸長
する時間軸伸長用ラインメモリ、８０２，８０３，８０
９は、ラインメモリ、８０４，８０５゜８１０は、１／
２の係数器を備えた加算器、８０６は、Ｂ−Ｙ信号の倍
速用走査線出力端子、８０７は、　Ｂ−Ｙ信号の標準速
用走査線出力端子、８１１は、Ｒ−Ｙ信号の倍速用走査
線出力端子、８１２は、Ｒ−Ｙ信号の標準速用走査線出
力端子である。

次に、第８図の動作説明を行なう。入力端子２０２から
得た偶数ライン、すなわち、Ｂ−Ｙ信号は、時間軸伸長
用ラインメモリ８０１に入力し、輝度信号と時間軸を合
わせる。時間軸伸長用ラインメモリ８０１からの出力信
号は、第７図（ｂ）のＢＯに相当する。

ラインメモリ８０２は、上記ＢＯを入力し、ｌライン分
遅延させて第７図（ｂ）の８１に相当する出力信号を得
る。ラインメモリ８０３は、上記Ｂ１を入力し、１ライ
ン分遅延させて第７図（ｂ）のＢ２に相当する出力信号
を得る。１／２の係数器を備えた加算器８０４は、ライ
ンメモリ８０３からの出力信号（Ｂ２相当）と、時間軸
伸長用ラインメモリ８０１からの出力信号（ＢＯ相当）
とを入力し、加算平均を求めて、第７図（ｂ）の重心位
置に２の画素を作成する。１／２の係数器を備えた加算
器８０５は、上記加算器８０４からの出力信号と、ライ
ンメモリ８０２からの出力信号（８１相当）とを入力し
、加算平均を求めて、第７図（ｂ）の、Ｍ２で示す重心
位置の画素を作成し、これによって構成する倍速用走査
線を、出力端子８０６に供給する。

上記のより、旧から構成する走査線は、２度書きにより
作成するため、倍速用走査線（出力端子８０６に供給す
る走査線）を、標準速用走査線として出力端子８０７に
供給する。

次に、Ｒ−Ｙ信号の処理について説明する。入力端子２
０３から得た奇数ライン、すなわち＋　Ｒ−Ｙ信号は、
時間軸伸長用ラインメモリ８０８に入力し、輝度信号と
時間軸を合わせる。時間軸伸長用ラインメモリ８０８か
らの出力信号は、第７図（ｂ）のＲＯに相当する。ライ
ンメモリ８０９は、上記ＲＯを入力し、１ライン分遅延
させて第７図（ｂ）のＲ１に相当する出力信号を得る。

１／２の係数器を備えた加算器８１０は、ラインメモリ
８０９からの出力信号（Ｒ１相当）と、時間軸伸長用ラ
インメモリ８０８からの出力信号（ＲＯ相当）とを入力
し、加算平均を求めて、第７図（ｂ）のＭ２で示す重心
位置の画素を作成し、これによって構成する倍速用走査
線を、出力端子８１１に供給する。

旧から構成する走査線は、上記出力端子８０７同様、２
度書きにより作成するため、倍速用走査線（出力端子８
１１に供給する走査線）を、標準速用走査線として出力
端子８１２に供給する。以上の処理を行なうことにより
、上記■の方法を実現することができる。

第９図は、上記■の方法を実現する色差信号用フィール
ド内内挿処理ブロック図である。第９図において、第８
図と同一の符号を記したものは同一の動作をするものと
する。９０１は、１／２の係数器を備えた加算器、９０
２は、Ｂ−Ｙ信号の標準速用走査線出力端子、９０３は
、Ｒ−Ｙ信号の標準速用走査線出力端子である。

次に、第９図の動作説明を行なう。Ｂ−Ｙ及び、ＲＹ信
号作成手順のうち、第８図の動作と異なる点は、標準速
用走査線の作成手順のみである。すなわち、第７図（ｂ
）のＭｌから構成する走査線を作成する方法のみが異な
る。まず、阿１から構成するＢ−■信号の作成方法につ
いて説明する。１／２の係数器を備えた加算器９０１は
、ラインメモリ８０２からの出力信号（Ｂｌ相当）と、
時間軸伸長用ラインメモリ８０１からの出力信号（ＢＯ
相当）とを入力し、加算平均を求めて、第７図（ｂ）の
重心位置Ｍ１の画素を作成し、これによって構成する標
準連用走査線を、出力端子９０２に供給する。Ｍｌから
構成するＲ−Ｙ信号については、ＲＯをそのまま用いる
ことにより、第７図（ｂ）の重心位置Ｍ１の画素を作成
し、これによって構成する標準速用走査線を、出力端子
９０３に供給する。以上の処理を行なうことにより、上
記■の方法を実現することができる。

第１０図は、上記■の方法を実現する色差信号用フィー
ルド内内挿処理ブロック図である。第１０図において、
第８図及び、第９図と同一の符号を記したものは同一の
動作をするものとする。１００１は、Ｂ−’／倍信号倍
速用走査線出力端子である。

次に、第１０図の動作説明を行なう。Ｂ−Ｙ及び、Ｒ−
Ｙ信号作成手順のうち、第８図及び、第９図の動作と異
なる点は、Ｂ−Ｙ信号の倍速用走査線の作成手順のみで
ある。すなわち、第７図（ｂ）のＭ２から構成するＢ−
Ｙの走査線を作成する方法のみが異なる。村から構成す
るＢ−Ｙ信号については、Ｂｌをそのまま用いることに
より、第７図（ｂ）の重心位置阿２の画素を作成し、こ
れによって構成する倍速用走査線を、出力端子１００１
に供給する。以上の処理を行なうことにより、上記■の
方法を実現することができる。

上記一連の色差信号処理は、倍速表示可能なテレビジョ
ンに入力する色差信号の走査線処理重心位置として、第
７図（ｂ）Ｍｌ、８２に相当する画素を作成し、これに
よって構成する走査線を、標準速用走査線及び、倍速用
走査線としている。ここで色差信号の走査線処理重心位
置と、第７図（ａ）の輝度信号の走査線処理重心位置と
比較すると、処理重心のズレが、δ分あることに気付く
。しかし、輝度信号に比べ、色差信号は、目に対する感
度が、鈍いということを考えると、第７図における処理
重心の差δは、十分許容範囲内にあり、処理重心の差δ
が再生画像に与える悪影響は、はとんど無いと考えられ
る。

以上に様にして、色差信号処理用のフィールド内内挿処
理回路２０５を用い、５２５／３０の標準速用走査線と
倍速用走査線を同時に得ることができる。

すなわち、上記によれば、この時点で、第８図の場合、
出力端子８０７．８１２の出力信号、第９図の場合、出
力端子９０２．９０３の出力信号、第１０図の場合、出
力端子９０２．９０３の出力信号をそれぞれ用いれば標
準速用デイスプレィへの出力信号を得ることができる。

また、５２５／３０の標準速用走査線の出力端子（第８
図の８０７，８１２）　（第９図の９０２，９０３）　
（第１０図の９０２，９０３）と、倍速用走査線の出力
端子（第８図の８０６，８１１）（第９図の８０６，８
１１）（第１０図の１００１．ａｌｌ）のそれぞれの出
力信号を倍速変換処理部１０８へ供給して倍速変換する
ことにより、倍速用デイスプレィへの出力信号も得るこ
とができる。

以上が、フィールド内内挿処理部１０７における、輝度
信号と色差信号の通常処理における一実施例の説明であ
る。但し、ここでは、ワイドアスペクトの高品位テレビ
ジョン信号を、ワイドアスペクトのままで、４：３のア
スペクト比をもったＮＴＳＣ方式の受信装置に映出した
場合を上下圧縮モードと記し、ワイドアスペクトの高品
位テレビジョン信号を水平方向に圧縮して、４：３のア
スペクト比をもったＮＴＳＣ方式の受信装置に映出した
場合や、ワイドアスペクトの高品位テレビジョン信号の
左右（水平方向に）をカットして、４：３のアスペクト
比をもったＮＴＳＣ方式の受信装置に映出した場合を通
常処理と記している。次に、上記の上下圧縮モード用信
号処理回路について説明する。

まず、上下圧縮モードの原理を説明する。上下圧縮モー
ド時の画面は、第１５図（ｂ）に示すように、４：３の
アスペクト比を持つ画面の一部の領域に１６＝９のアス
ペクト比を持つ画面の一部の領域に１６：９のアスペク
ト比を持つ高品位テレビジョン画像が表示されることと
なる。その為、元の画像が垂直方向に圧縮された形で表
示されることとなり、その圧縮率は、３／４や２／３と
いった分母子が簡単な整数比となる値を取ることができ
る。以下の説明では、圧縮率を垂直方向に２７３とした
場合を例にとり説明することとする。

第１１図は、倍速表示可能なテレビジョンへの入力信号
として最適な走査線を作り出す上下圧縮モード用輝度信
号処理の原理図である。上下圧縮モード用輝度信号処理
部のフィールド内内挿処理回路２０４の詳細ブロック図
を第１２図に示す。

第１１図（ａ）は、垂直−水平平面上から見た偶数フィ
ールドにおける輝度信号の画素位置と、作成するべき走
査線の処理重心位置を示し、（ｂ）は、垂直−水平平面
上から見た奇数フィールドにおける輝度信号の画素位置
と、作成するべき走査線の処理重心位置を示し、（Ｃ）
は、垂直−時間平面上から見た偶数フィールド及び奇数
フィールドの走査線位置と、作成するべき走査線の処理
重心位置を示している。第１１図（Ｃ）の偶数フィール
ドにおいて、　ＬＬ、Ｌ３．Ｌ５．Ｌ７・・・（ムで示
した走査線）の位置は、標準速用走査線の処理重心位置
を、Ｌ２．Ｌ４．Ｌ６・・・（Δで示した走査線であり
、以下、）の位置は、倍速用走査線の処理重心位置を示
している。

まず始めに、第１１図（ａ）の偶数フィールドにおける
、上下圧縮モード用輝度信号処理の原理を説明する。第
１１図（ａ）において、（ＡＯ，ＢＯ）　、　（Ａｌ。

Ｂｌ）　、　（Ａ２．Ｂ２）　、　（Ａ３．Ｂ３）　、
　（Ａ４．Ｂ４）・・・は、速度変換処理部１０６から
同時に得られる出力信号であり、このうち、ＡＯ，Ａｌ
、Ａ２．Ａ３．Ａ４・・・は、奇数ライン、Ｂｏ。

８１．Ｂ２．Ｂ３．Ｂ４・・・は、偶数ラインを示して
いる。本実施例では、図に示すα、β、γ、δにあたる
走査線を時系列的に作成して、標準速用走査線及び。

倍速用走査線を作成する。αは、速度変換処理部から得
られる（Ａ１．旧）を用い、　Ｂｌと８１の１ライン遅
延に相当するＢＯとで、（ＢＯ＋８１）／２を求め、こ
れとＡ１とで、［（（ＢＯ＋８１）／２）＋Ａｌ］／２
を求めることにより作成する。βは、速度変換処理部か
ら得られる（Ａ２、Ｂ２）を用い、Ｂ２の１ライン遅延
に相当するＢ１とＡ２とで−（Ｂｌ＋Ａ２）／２を求め
ることにより作成する。

Ｙは、速度変換処理部から得られる（Ａ３．　Ｂ３）を
用い、Ａ３とＡ３の１ライン遅延に相当するＡ２とで、
（Ａ２＋Ａ３）　／　２を求め、これと８３の１ライン
遅延に相当する８２とで、［（（Ａ２＋Ａ３）／２）÷
Ｂ２］／２を求めることにより作成する。δは、速度変
換処理部から得られる（Ａ３．Ｂ３）を用い、Ａ３と８
３とで、（Ａ３＋８３）／２を求めることにより作成す
る。（Ａ４．Ｂ４）到来時は、（Ａｔ、Ｂｌ）到来時間
様にαをもとめる。

次に、第１１図（ｂ）の奇数フィールドにおける、上下
圧縮モード用輝度信号処理の原理を説明する。

奇数フィールドにおいて、標準速表示用走査線及び、倍
速表示用走査線を作成する場合も、上記同様の処理で、
α、β、γ、δにあたる走査線を作成すれば良い。第１
１図（ａ）と第１１図（ｂ）の違いは、例えば、Ｌｌに
相当する走査線を比べると、走査線の作成順番がズして
いるだけである。また、第１１図（ａ）と（ｂ）に示す
ように、偶数フィールド、奇数フィールドいずれにおい
ても、上記走査線α。

β、γ、δのうちα、γのみを用いれば、標準速用走査
線のみを抽出することができる。

第１２図に、α、β、γ、δ及び、これら作成した走査
線の速度変換処理時のタイムチャートを示す。第１２図
（ａＬ　（ｂ）に示すように、走査線Ｙとδとは、同時
刻に作成することになる。これらの走査線α、β、γ、
δを、速度変換し、倍速処理部１０８に入力可能な形態
にする方法について説明する。

第１２図（Ｃ）には、実走査線に相当する走査線αと走
査線γを書き込むクロックを示し、第１２図（ｄ）には
、補間走査線に相当する走査線βと走査線δを書き込む
クロックを示す。このクロック（ｃ）によって標準速用
走査線に相当する走査線αとγを、また、クロック（ｄ
）によって倍速用走査線に相当する走査線βとδとを、
それぞれ上下圧縮用の速度変換メモリへ独立に書き込み
、第１２図（ｅ）、（ｆ）に示すように同時に読みだし
て倍速処理部１０８に入力すればよい。

上記一連の処理を具体的に実現する処理ブロックを第１
３図に示す。第１３図において、第５図と同一の符号を
記したものは同一の動作をするものとする。

第１３図は、上下圧縮モード用輝度信号処理部のフィー
ルド内内挿処理回路２０４の詳細ブロックを示した図で
ある。１３０１，１３０２，１３０３，１３０４．１３
０５は、ラッチ、１３０６，１３０７，１３０８，１３
０９は、ｌ／２の係数器を備えた加算器、１３１０，１
３１１は、セレクタ、１３１２は、制御信号入力端子、
１３１３．１３１４は、速度変換用メモリ、１３１５は
、ライトリセット信号入力端子、１３１６は、ライトク
ロック入力端子、１３１７は、リードクロック入力端子
、１３１８は、リードリセット入力端子、１３１９は、
標準速用走査線の出力端子、１３２０は、倍速用走査線
の出力端子である。

また、第１４図には、第１３図の入力端子１３１２゜１
３１５、１３１６に供給する信号のタイムチャートを示
す。以下、第１１図（ａ）の偶数フィールドを例にとり
、α、β、γ、δに相当する走査線作成時の各部の動作
について、順を追い説明する。

走査線α作成時、入力端子２０２及び、２０３には、そ
れぞれ、第１１図（ａ）のＡ１及び、Ｂ１が供給されて
いる。この時、加算器５０９からは、（ＢＯ÷Ｂｌ）／
２が得られている。これをラッチ１３０１によりＹｓｓ
でラッチした信号と、入力端子２０３から入力するＡ１
をラッチ１３０３によりＹｓｓＢでラッチした信号とを
、１／２の係数器を備えた加算器１３０６を用いて、加
算平均すると、上記第１１図（、）で説明した走査線α
すなわち［（（ＢＯ＋８１）／２）＋Ａ１］／２が、端
子αに得られる。

走査線β作成時は、入力端子２０２及び、２０３に、そ
れぞれ、第１１図（ａ）のＡ２及び、Ｂ２が供給されて
いる。この時、ラインメモリ５０８からは、Ｂ１が得ら
れている。これを、ラッチ１３０４によりＹｓｓでラッ
チした信号と、入力端子２０３から入力するＡ２をラッ
チ１３０３によりＹｓｓＢでラッチした信号とを、１／
２の係数器を備えた加算器１３０８を用いて、加勢平均
すると、上記第１１図（、）で説明した走査糾βすなわ
ち（Ａ２＋８１）ノ２が、端子βに得られる。

走査線γ作成時は、入力端子２０２及び、２０３に、そ
れぞれ、第１１図（ａ）のＡ３及び、　Ｂ３が供給され
ている。この時、加算器５１７からは、（Ａ２＋Ａ３）
／２ガ得られている。また、ラインメモリ５０８からは
、Ｅ２が得られている。加算器５１７からの出力（Ａ２
＋Ａ３）／２をラッチ１３０５によりＹｓｓＢでラッチ
した信号と。

ラインメモリ５０８からの出力Ｂ２をラッチ１３０４に
よりＹｓｓでラッチした信号とを、１／２の係数器を備
えた加算器１３０９を用いて、加算平均すると、上記第
１１図（ａ）で説明した走査線γすなわち［（（Ａ２＋
Ａ３）／２）＋８２］／２が、端子γに得られる。

走査線δ作成時は、入力端子２０２及び、２０３に、上
記の走査線γ作成時同様、第１１図（ａ）のＡ３及び、
Ｂ３が供給されている。この時、入力端子２０２から入
力する８３をラッチ１３ｏ２によりＹｓｓでラッチした
信号と、入力端子２０３から入力するＡ３をラッチ１３
０３によりＹｓｓＢでラッチした信号とを、１／２の係
数器を備えた加算器１３０７を用いて、加算平均すると
、上記第１１図（ａ）で説明した走査線δすなわち（Ａ
３＋８３）／２が、端子δに得られる。

このようにして作成したα、β、γ、δのうち、αとγ
は、セレクタｌ３１０に、βとδは、セレクタ１３１１
にそれぞれ入力する。セレクタ１３１０．１３１１は、
制御信号入力端子１３１２より、第１４図（ａ）に示す
制御信号を入力し、制御信号がＦｌｉｇｈのときはａ側
を、制御信号がＬｏｗのときはｂ側を選択して出方する
。すなわち、速度変換用メモＩＪ１３１３には、セレク
タ１３１０より、α、γの順で信号が人力し、速度変換
用メモ！Ｊ１３１４には、セレクタ１３１１より、β。

δの順で信号が入力する。速度変換用メモリ１３１３及
び、１３１４には、入力端子１３１５及び、入力端子１
３１６より、第１４回（ｂ）及び、（Ｃ）に示す様な高
品位テレビジョン信号に同期したライトイネーブル信号
と、ライトクロックが入力し、また、入方端芋１３１８
及び、入力端子１３１７より、第１４図（ｄ）及び。

（ｅ）に示す様な標準テレビジョン信号に準じた同期の
り−ドイネーブル信号と、リードクロックが入力する。

これら第１４図に示す制御信号により速度変換用メモ＋
Ｊ１３１３及び、１３１４を制御すると、出力端子１３
１９には、上記第１２図（、）に示す５２５／３０の標
準速用走査線を、出方端子１３２０には、第１２図（ｆ
）に示す５２５／３０の倍速用走査線を得ることができ
る。出力端子１３１９の出力信号は、第２図に示す倍速
変換処理部１０８へ、出力端子１３２ｏの出方信号は、
第２図に示す倍速変換処理部１０８及び、標準速用走査
線出力端子２１５へ出方する。

以上の処理を行なうことにより、上下圧縮モードでも、
倍速表示可能なデイスプレィ装置への出力信号として最
適な標準連用走査線及び９倍速用走査線を同時に得るこ
とができる。

また、第１５図（ａ）には、第１５図（ｂ）に示す上下
圧縮モード表示時の映像表示期間以外のブランキング期
間（以下、ＢＬと記す）の輝度レベルを任意に変更可能
とする処理ブロックの一例を示す。

第１Ｓ図（、）において、第１３図と同一の符号を記し
たものは同一の動作をするものとする。１５０１、１５
０２は、セレクタ、１５０３は、８Ｌレベル設定の為（
７）Ｎｂｉｔ（７）　ス−１’　ッチ（Ｎ：例えば８ｂ
ｉｔ等）、１５ｏ４は。

制御信号入力端子である。セレクタ１５０１．１５０２
は、第１３＠で説明した速度変換用メモリ１３１３．１
３１４からの出力と、スイッチ１５０３からの任意の固
定値とを入力し、入力端子１５０４から得る制御信号に
したがって出力を切り換えている。第１５図（ｂ）の（
ア）に示す制御信号が、　Ｈ４ｇｈの時は、速度変換用
メモリ１３１３．１３１４からの出力を、Ｌｏｔｙの時
は、スイッチ１５０３からの任意の固定値を出力する。

すなわち、セレクタ１５０１．１５０２を、第１３図に
加えるのみで、上下圧縮モード表示時の映像表示期間以
外のＢＬに相当する期間の輝度レベルを任意に変更可能
とすることができる。

次に色差信号について、輝度信号処理時開様に。

上下圧縮モード用色差信号処理の原理を説明し。

上下圧縮モード用色差信号処理部のフィールド内内挿処
理回路２０５の詳細ブロック図を示して説明する。

第１６図は、倍速表示可能なテレビジョンへの入力信号
として最適な色差信号用走査線を作り出す上下圧縮モー
ド用色差借号処理の原理を示すための一例である。また
、説明の簡単化の為、上下圧縮モード用色差信号処理に
おいても、前述の３つの色差信号処理方式が考えられる
が、このうち実補２度書き処理を適用した場合について
説明する。上下圧縮モード用色差信号処理部のフィール
ド内内挿処理回路２０５の詳細ブロック図の一例を第１
７図に示す。

第１６図は、゛上下圧縮モード用色差信号処理の原理図
であり、（ａ）は、垂直−時間平面上から見た偶数フィ
ールドの走査線位置（ＡＯ，ＢＯ）、（ＡＩ、Ｂｌ）、
（Ａ２、Ｂ２）・・・と、作成するべき走査線の処理重
心位置Ｌｌ、Ｌ２．Ｌ３．Ｌ４・・・を示している。（
ｂ）は、垂直−水平平面上から見た偶数フィールドにお
ける輝度信号の画素位置と、作成するべき走査線の処理
重心位置を示しており、（ｃ）は、垂直−水平平面上か
ら見た奇数フィールドにおける輝度信号の画素位置と、
作成するべき走査線の処理重心位置を示している。第１
１図（ａ）の偶数フィールドにおいて、ＬＬ、Ｌ３．Ｌ
５．Ｌ７・・・（ムで示した走査線）の位置は、標準速
用走査線の処理重心位置を、Ｌ２．Ｌ４．Ｌ６・・・（
△で示した走査線）の位置は、倍速用走査線の処理重心
位置を示している。

まず始めに、第１１図（ｂ）の偶数フィールドにおける
、上下圧縮モード用色差信号処理の原理を説明する。第
１１図（ｂ）において、（ＡＯ，ＢＯ）、　（Ａｌ。

Ｂｌ）　、　（Ａ２．Ｂ２）　、　（Ａ３．Ｂ３）　、
　（Ａ４．Ｂ４）・・・は、速度変換処理部１０６から
同時に得られる高力信号であり、このうち、ＡＯ，Ａｔ
、Ａ２．Ａ３．Ａ４・・・は、奇数ライン。

すなわちＲ−Ｙ信号、ＢＯ，Ｂｌ、Ｂ２．Ｂ３．Ｂ４・
・−は、偶数ライン、すなわちＢ−Ｙ信号を示している
。本実施例では、−例として、図に示すα、βに相当す
る走査線ＬＬ（＝α）　、　Ｌ３　（＝β）　、　Ｌ５
　（＝α）・・・すなわち、標準速用走査線を作成して
、　Ｌ２．Ｌ４．Ｌ６・・・に相当する走査線すなわち
、倍速用走査線を標準速用走査線の２度書きにて作成す
る。以下、偶数フィールドにおける標準速用走査線α、
βの作成方法について説明する。まず、標準連用走査線
Ｌ１にα）に相当するＢ−Ｙ信号、　Ｒ−Ｙ信号は、速
度変換処理部から得る（Ａ　ｌ　、　Ｂ　１　）到来時
に作成する。Ｂ−Ｙ信号は、Ｂ１の１ライン遅延に相当
するＢＯを用いて標準速用走査線Ｌ１に相当するＢ−Ｙ
信号とする。Ｒ−’Ｉ’信号は、Ａｌと、Ａｔの１ライ
ン遅延に相当するＡＯとを用いて（ＡＯ＋ＡＩ）／２を
求めることにより標準速用走査線Ｌ１に相当するＲ−Ｙ
信号を作成する。次に、標準速用走査線Ｌ３（＝β）に
相当するＢ−Ｙ信号、　Ｒ−Ｙ信号は、速度変換処理部
から得る（Ａ２．Ｂ２）到来時に作成する。Ｂ−Ｙ信号
は、Ｂ２と、Ｂ２の１ライン遅延に相当するＢ１とを用
いて（Ｂ１＋８２）／２を求めることにより標準速用走
査＆！Ｌ３に相当するＢ−Ｙ信号を作成する。Ｒ−Ｙ信
号は、Ａ２を用いて標準速用走査線Ｌ３に相当するＲ−
Ｙ信号とする。（Ａ４．Ｂ４）到来時は、（Ａｌ、Ｂｌ
）到来時同様にαをもとめる。（Ａ５．Ｂ５）到来時は
、（Ａ２．Ｂ２）到来時同様にβをもとめる。

次に、第１６図（Ｃ）の奇数フィールドにおける、上下
圧縮モード用色差信号処理の原理を説明する。

奇数フィールドにおいて、標準速用走査線及び。

倍速用走査線を作成する場合も、上記同様の処理で、α
、βに相当する走査線すなわち、標準連用走査線を作成
し、倍速用走査線を標準速用走査線の２度書きにて作成
すれば良い。第１６図（ｂ）と第１６図（ｃ）の違いは
、α、βに相当する走査線の作成順番がズしているだけ
である。また、第１６図（ｂ）と（ｃ）に示すように、
偶数フィールド、奇数フィールドいずれにおいても、上
記走査線α、βのみを用いれば、標準速用走査線のみを
抽出することができる。

上記一連の処理を具体的に実現する処理ブロックを第１
７図に示す。第１７図において、第１０図と同一の符号
を記したものは同一の動作をするものとする。

第１７図は、上下圧縮モード用色差信号処理部のフィー
ルド内内挿処理回路２０５の詳細ブロックを示した図で
ある。１７０１は、セレクタ、１７０２は、セレクタ１
７０１の制御信号入力端子、１７０３．１７０４は、速
度変換用メモリ、１７０５は、Ｂ−Ｙ信号用の標準速用
走査線及び、倍速用走査線の出力端子、１７０６は、Ｒ
−’ｌ信号用の標準速表示用走査線及び、倍速用走査線
の出力端子である。

ここでは、第１６図（ｂ）の偶数フィールドを用いて、
α、βに相当する走査線作成時の各部の動作について順
を追い説明する。

Ｂ−Ｙ信号用の走査線α作成時、入力端子２０２には、
第１６図（ｂ）の８１が供給されている。この時、ライ
ンメモリ８０２からは、８１を１ライン遅延したＢＯす
なわち、Ｂ−Ｙ信号用の走査線αを出力している。Ｒ−
Ｙ信号用の走査線α作成時、入力端子２０３には、第１
６図（ｂ）のＡＩが供給されている。この時、加算機８
１０からは、（ＡＯ＋Ａ１）／２すなわち、Ｒ−Ｙ信号
用の走査線αを出力している。

Ｂ−Ｙ信号用の走査線β作成時、入力端子２０２には、
第１６図（ｂ）の８２が供給されている。この時、加算
機９０１からは、（Ｂ１＋８２）／２すなわち、Ｂ−Ｙ
信号用の走査線βを出力している。Ｒ−Ｙ信号用の走査
線β作成時、入力端子２０３には、第１６図（ｂ）のＡ
２が供給されている。この時、時間軸伸長用ラインメモ
リ８０８よりＡ２すなわち、Ｒ−Ｙ信号用の走査線βを
出力している。このようにして作成したＢ−Ｖ、　Ｒ−
Ｙ信号それぞれについての走査線α、βは、セレクタ１
７０１に入力する。セレクタ１７０１は、ライン毎にＨ
ｉｇｈ、Ｌｏｗを繰り返す制御信号入力端子１７０２か
らの制御信号により、セレクト信号Ｈｉｇｈの時は、ａ
側（走査線α）を、Ｌｏｗのときは、ｂ側（走査線β）
を選択する。すなわち、速度変換用メモリ１７０３には
、セレクタ１７０１より、Ｂ−Ｙ信号用の走査線がα、
βの順で信号が入力し、速度変換用メモリ１３１４には
、セレクタ１７０１より、Ｒ−Ｙ信号用の走査線がα、
βの順で信号が入力する。速度変換用メモリ１７０３及
び、１７０４は、上記速度変換用メモリ１３１３及び、
１３１４と。

同様に動作し、出力端子１７０５には、Ｂ−Ｙ信号の５
２５／３０標準速用走査線を、出力端子１７０６には、
Ｒ−Ｙ信号の５２５／３０１ＪＩ準速用走査線を得るこ
とができる。

本実施例の場合、倍速用走査線を、標準速用走査線を用
いて、２度書きにより作成しているため、出力端子１７
０５の出力信号は、第２図に示す倍速変換処理部１０８
及び５標準速用走査線出力端子２１６へ、出力端子１７
０６の出力信号は、第２図に示す倍速変換処理部１０８
及び、標準速用走査線出力端子２１７へ出力する。

以上の処理を行なうことにより、上下圧縮モードの色差
信号でも倍速表示可能なデイスプレィ装置への出力信号
として最適な上下圧縮モードの標準連用走査線及び１倍
速用走査線を同時に得ることができる。

また、第１８図には、第１５図（ｂ）に示す上下圧縮モ
ード表示時の映像表示期間以外の８Ｌに相当する期間の
色差環レベルを任意に変更可能とする処理ブロックの一
例を示す。

第１８図において、第１５図及び、第１７図と同一の符
号を記したものは同一の動作をするものとする。１８０
１，１８０２は、セレクタ、１８０３．１８０４は、Ｎ
ｂ１ｔのスイッチ（Ｎ：例えば８ｂｉｔ等）である。詳
細な回路動作については、第１５図と同様の為、説明を
省略する。第１８図においては、上記セレクタ１８０１
、１８０２を、第１７図に加えるのみで、上下圧縮モー
ド表示時の映像表示期間以外のＢＬに相当する期間の色
差レベルを任意に変更可能とすることができる。

以上のようにして、輝度信号の通常処理と、上下圧縮モ
ード処理１色差信号の通常処理と、上下圧縮モード処理
が、実現できる。

以上、輝度信号と色差信号の通常処理と、上下圧縮モー
ド処理について独立な回路を説明したが、上記輝度信号
と色差信号の通常処理回路からの出力と、上記上下圧縮
モード処理回路からの出力とを、切り換えて用いること
により、標準連用走査線と倍速用走査線を作成すること
ができる。さらに、この場合には、上記通常処理部と上
下圧縮モード処理部の回路構成の類似点に着目し、メモ
リ部を通常処理部と上下圧縮モード処理部とで共用化す
ることができる。通常処理部と上下圧縮モード処理部と
を共用化した場合の実施例を第１９図（１１１信号処理
部）、第２０図（色差信号処理部）に、それぞれ示す。

第１９図は、通常処理と上下圧縮モード処理とでライン
メモリを共用化し、メモリを必要最低限に抑えながら１
通常処理と上下圧縮モード処理の標準・倍速用走査線を
同時に作成可能な輝度信号処理部の実施例である。第１
９図において、第５図、第１３図と同一の符号を記した
ものは同一の動作をするものとする。１９０１，１９０
２，１９０９，１９１０はセレクタ、１９０３は通常処
理と上下圧縮モード処理とを切り換える制御信号入力端
子、１９０４．１９０５はラッチ、１９０６，１９０７
．１９０８は１／２の係数器を備えた加算器、１９１１
は倍速用走査線出力端子、１９１２は標準速用走査線出
力端子である。セレクタ１９０１，１９０２．１９０９
．１９１０は、通常処理と上下圧縮モード処理とを切り
換える制御信号入力端子１９０３の制御信号にしたがっ
て、゛通常処理時には、ｂ側を選択し。

上下圧縮モード処理時には、ａ側を選択して出力する。

ラッチ１９０４及び、加算器１９０６は、セレクタ１９
０１が通常処理時（ｂ）側を選択しているとき、第５図
のラッチ５１２及び、加算器５１４と同様の動作となり
、セレクタ１９０１が上下圧縮モード処理時（ａ）側を
選択しているとき、第１３図のラッチ１３０１及び、加
算器１３０６と同様の動作となる。ラッチｌ９０５及び
、加算器１９０８は、セレクタ１９０２が通常処理時（
ｂ）側を選択しているとき、第５図のラッチ５２０及び
、加算器５２２と同様の動作となり、セレクタ１９０１
が上下圧縮モード処理時（ａ）側を選択しているとき、
ラッチ１９０５及び、加算器１９０８．１９０７は、第
１３図のラッチ１３０５及び、加算器１３０９．１３０
８と同様の動作となる。出力端子１９１１及び１９１２
は、セレクタ１９０９．１９１０が通常処理時（ｂ）側
を選択しているとき、第５図同様に１通常処理における
倍速用走査線出力端子及び、標準連用走査線出力端子と
なる。

出力端子１９１１及び１９１２は、セレクタ１９０９．
１９１０が上下圧縮モード処理時（ａ）側を選択してい
るとき、第１３図同様に、上下圧縮モード処理における
倍速用走査線出力端子及び、標準速用走査線出力端子と
なる。上記のように、通常処理と上下圧縮モト処理の標
準・倍速用走査線を同時に作成可能な輝度信号処理部は
、第１３図の実施例に対して、セレクタを４個加えるこ
とにより、簡単に実現することができる。

第２０図は、通常処理と上下圧縮モード処理とでライン
メモリを共用化し、メモリを必要最低限に抑えながら５
通常処理と上下圧縮モード処理の標準・倍速用走査線を
同時に作成可能な色差信号処理部の実施例である。第２
０図において、第１０図、第１７図、第１９図と同一の
符号を記したものは同一の動作をするものとする。２０
０１　、２００２゜２００７．２００８は、セレクタ、
２００３は、Ｂ−Ｙ信号の倍速用走査線出力端子、２０
０５は、Ｒ−Ｙ信号の倍速用走査線出力端子、２００４
は、Ｂ−Ｙ信号の標準速用走査線出力端子、２００６は
、Ｒ−Ｙ信号の標準連用走査線出力端子である。セレク
タ２００１，２００２，２００７．２００８は、通常処
理と上下圧縮モード処理とを切り換える制御信号入力端
子１９０３の制御信号にしたがって、通常処理時には、
ａ側を選択し、上下圧縮モード処理時には、ｂ側を選択
して出力する。出力端子２００３及び、　２００５は、
セレクタ２００１．２００２が通常処理時（ａ）側を選
択しているとき、第１０図同様に、通常処理におけるＢ
−Ｙ信号の倍速用走査線出力端子及び、Ｒ−Ｙ信号の倍
速用走査線出力端子となる。

同様に、出力端子２００４及び２００６は、セレクタ２
００７゜２００８が通常処理時（ａ）側を選択している
とき、第１０図同様に、通常処理におけるＢ−Ｙ信号の
標準速用走査線出力端子及び、Ｒ−Ｙ信号の標準連用走
査線出力端子となる。また、出力端子２００３及び、２
００５は、セレクタ２０（１１，２００２が上下圧縮モ
ード処理時（ｂ）（［！Ｉを選択しているとき、第１７
図同様に、上下圧縮モード処理におけるＢ−Ｙ信号の倍
速用走査線出力端子及び、Ｒ−Ｙ信号の倍速用走査線出
力端子となる。同様に、出力端子２００４及び２００６
は、セレクタ２００７．２００８が上下圧縮モード処理
時（ｂ）側を選択しているとき、第１７図同様に、上下
圧縮モード処理におけるＢ−Ｙ信号の標準連用走査線出
力端子及び、Ｒ−Ｙ信号の標準速用走査線出力端子とな
る。上記のように、色差信号処理部においても、第１７
図の実施例に対して、セレクタを４個を加えることによ
り、簡単に実現することができる。

第２１図は、本発明の一実施例を示す図である。

第２１図において、上記第２０図までの図面と同一の符
号を記したものは同一の動作をするものとする。２１０
１は、Ａ／Ｄ変換器１０３から構成される装置ジタル化
した阿ＵＳＥ信号から、同期信号、コントロール信号を
抽出し、またシステムクロック等を発生するコントロー
ル信号発生部、　２１０２は、デイエンファシス処理部
ｌＯ５の出力信号から、輝度信号、色差信号それぞれに
対し、（１１２５／２）／６０の順次走査用走査線を作
成するフィールド内内挿処理回路、２１０３は、上記フ
ィールド内内挿処理回路２１０２からの出力信号を入力
し、　５２５／６０の順次走査用走査線を作成する速度
変換処理回路、２１０４は、上記速度変換処理回路２１
０３からの出力信号を入力し、（１１２５／２）　／６
０の順次走査用走査線から、インターレース走査用走査
線・（標準連用走査線）のみを抽出し、５２５／３０に
変換する時間軸伸長回路、１１０は、速度変換処理回路
２１０３から出力する５２５／６０の順次走査用走査線
を入力しＤ／Ａ変換を行なうＤ／Ａ変換機、１１１は、
時間軸伸長回路２１０４から出力する５２５／３０のイ
ンターレース走査用走査線（標準速用走査線）を入力し
Ｄ／Ａ変換を行なうＤ／Ａ変換機、１１２は、Ｄ／＾変
換１１０の出力端子、１１３は、Ｄ／Ａ変換１１１の出
力端子である。また、２１０５は、デイエンファシス処
理部１０５の出力信号を入力し、標準速・倍速の映像出
力を同時に再生する標準速・倍速同時出力映像信号処理
回路である。

次に、第２１図の動作説明を行なう。デイエンファシス
処理を施したＮＵＳＥ信号は、標準速・倍速同時出力映
像信号処理回路２１０５に入力し、輝度・色差信号とも
１１２５／３０のインターレース走査の信号であるＭ［
］ＳＥ信号の走査線から５２５／３０の標準速の走査線
と、５２５／６０の倍速の走査線を作成する。これらの
走査線は、コントロール信号発生回路２１０１の制御信
号のもとにフィールド内内挿処理回路２１０２、速度変
換処理回路２１０３、時間軸伸長回路２１０４を用いて
実現できる。コントロール信号発生回路２１０１は、同
期信号、システムクロック等、他の回路ブロックで必要
な信号の発生を行なうが、特に。

第１図のコントロール信号発生回路１０４と異なる点は
、発生するクロック信号が第１図の場合に比較して、倍
の周波数になる点にある。フィールド内内挿処理回路２
１０２では、上記デイエンファシス処理部１０５の出力
を用い、１１２５／３０のＮＵＳＥ信号の走査線から直
接（１１２５／２）／３０の順次走査用走査線を作成す
る。速度変換処理回路２１０３では、上記フィールド内
内挿処理回路２１０２より得た（　１１２５／２）／３
０の順次走査用走査線を用いて、速度変換処理を行ない
、５２５／６０の順次走査線出力を得る。時間軸伸長処
理回路２１０４では、上記速度変換処理回路より得た（
１１２５／２）／３０の順次走査用走査線からインター
レース走査用走査線（４１準速用走査線）のみを抽出し
、５２５／３０に変換する処理を行う。Ｄ／Ａ変換機１
１０は、上記速度変換処理回路２１０３より出力する順
次走査用走査線出力をアナログ映像信号に変換する。Ｄ
／Ａ変換機１１１は、上記時間軸伸長処理回路２１０４
から出力する５２５／３０の標準速用走査線出力をアナ
ログ映像信号に変換する。出力端子１１２は、順次走査
用走査線のアナログ映像信号を出力し、出力端子１１３
は、インターレース走査用走査線（標準速用走査線）の
アナログ映像信号を出力する。

第２１図に示す構成によれば、標準速用走査線出力と、
順次走査用走査線出力を同時に得ることができるため、
現在存在する全てのＮＴＳＣ方式の受信機に対応した最
適な映像信号入力を作り出すことができる。

次に、第２１図の標準速・倍速同時出力映像信号処理回
路２１０５の内部について第２２図を用いて説明する。

第２２図において、第２１図、第２図と同一の符号を記
したものは同一の動作をするものとする。

第２２図は、標準速・倍速同時出力映像信号処理回路２
１０２の一例を示す図である。第２２図において、２０
１は、デイエンファシス処理部１０５から入力するＭＵ
ＳＥ信号入力端子、　２２０１．２２０２は、ＭＬＩＳ
Ｅ信号を１ライン遅延可能とするラインメモリ、　２２
０３゜２２０５．２２０６は、１／２の係数器を備えた
加算機、２２０４゜２２０７は、セレクタ、　２２０ｇ
は、セレクタ２２０４のセレクト信号入力端子、２２０
９は、セレクタ２２０７のセレクト信号入力端子、２２
１０は、速度変換用メモリ、２２１２．２２１３，２２
１４，２２１５は、速度変換用メモリ２２１Ｏの制御信
号入力端子、２２１１は、色差信号処理回路、２２１６
、２２１７．２２１８は１時間軸伸長処理用メモリ・２
２１９．２２２０，２２２１，２２２２は、時間軸伸長
処理用メモリの制御信号入力端子である。

次に５上記第４図、第７図の原理説明図及び、第２３図
、第２４図の速度変換用タイミング図を用いて、第２２
図の動作説明を行なう。デイエンファシス処理部１０５
から入力端子２０１に入力する肋ＳＥ信号は、ラインメ
モリ２２０１により１ライン遅延の出力信号を得る。ラ
インメモリ２２０２は、上記ラインメモリ２２０１の出
力信号に対して１ライン遅延の出力信号すなわち、デイ
エンファシス処理部１０５から入力するＭＵＳＥ信号に
対して２ライン遅延の出力信号を得る。輝度信号及び、
色差信号は、上記入力端子２０１に入力する信号（到来
信号）と、ラインメモリ２２０１の出力信号（１ライン
遅延信号）と、ラインメモリ２２０２の出力信号（２ラ
イン遅延信号）とを用いて作成する。上記到来信号を第
４図のＡｔ’及び第７図のＲＯとし、上記１ライン遅延
信号を第４図のＡ２とし、上記２ライン遅延信号を第４
図のＡ３及び第７図のＲ１とすると、１／２の係数器を
備えた加算器２２０３は、上記入力端子２０１に入力す
る到来信号と、ラインメモリ２２０２の２ライン遅延信
号とを入力し、加算平均して、第４図における（Ａ１′
＋Ａ３）／２及び、第７図における（ＲＯ＋Ｒ１）／２
を得る。

セレクタ２２０４は、フィールド毎にＨｉｇｈ、Ｌｏｗ
を繰り返すセレクト信号に従い、上記到来信号と、２ラ
イン遅延信号とを切り替えて出力（この場合、２ライン
遅延信号Ａ３を選択しているとする）する。１／２の係
数器を備えた加算器２２０５は、上記加算器２２０３の
出力信号と、上記セレクタ２２０４の出力信号とを入力
し、加算平均して、第４図における（１／４）ＡＩ’　
＋　（３／４）Ａ３及び、第７図における（１／４）Ｒ
Ｏ＋（３／４）Ｒ１を得る。ここで、（１／４）ＲＯ＋
（３／４）Ｒ１を用いてＲ−Ｙ信号とすることにより、
第７図に示すように輝度信号の倍速表示用走査線の処理
重心とピッタリ重心の合致したＲ−Ｙ信号を得ることが
できる。１／２の係数器を備えた加算器２２０６は、上
記加算器２２０５の出力信号と、上記１ライン遅延信号
とを入力し、加算平均して、第４図における（１／８）
ＡＩ’＋（１／２）Ａ２＋　（３／８）Ａ３すなわち倍
速表示用走査線（Ｍｌ）を得る。

上記と同様にして、到来信号を第４図のＡＯ及び第７図
のＢＯとし、上記１ライン遅延信号を第４図のＡ１とし
、上記２ライン遅延信号を第４図のＡ２及び第７回の８
１とすると、上記加算器２２０５の出力信号は、第４図
における（　１／４）ＡＯ＋　（３／４）Ａ２及び、第
７図における（　１／４）ＢＯ＋　（３／４）Ｂｌを得
る。ここで、（１／４）ＢＯ÷（３／４）Ｂｌを用いて
Ｂ−Ｙ信号とすることにより、第７図に示すように輝度
信号の標準速表示用走査線の処理重心に合致したＢ−Ｙ
信号を得ることができる。また、上記加算器２２０６の
出力信号は、第４図における（１／８）ＡＯ÷（１／２
）Ａ１＋　（３／８）Ａ２すなわち標準速表示用走査線
（Ｍｌ）を得る。このようにして、セレクタ２２０７は
、セレクト端子２２０９から入力するＹ／Ｃ信号（ＮＵ
ＳＥ信号は、輝度信号と色差信号とを時間軸で分割して
伝送しており、Ｙ／Ｃ信号とは、輝度期間１（ｉｇｈ　
、色差期間Ｌｏｗの信号）をセレクト信号とし、セレク
、ト信号Ｈｉｇｈのときａ側の輝度信号を、Ｌｏｗのと
きｂ側の色差信号を選択して出力する。

速度変換用メモリ２２１０は、上記第５図の５０１のよ
うに、制御信号入力端子２２１２のライトイネーブル信
号（第２３図（ａ））、２２１３のライトクロック（第
２３図（ｂ））、２２１４のリードイネーブル信号（第
２３図（Ｃ））、２２１５のリードクロック（第２３図
（ｄ））に従って、上記輝度信号及び、色差信号の走査
速度を（１１２５／４）／３０から５２５７６０に変換
する。但し、この時点において、輝度信号と色差信号と
は第２３図（ｅ）に示すように時間的な分割処理を施し
ていない状態にある。従って、輝度信号については、上
記出力信号に対し、ブランキング期間を挿入した後、時
間軸伸長処理回路２１０４及び、Ｄ／Ａ変換器１１０に
入力する。色差信号については、色差信号処理回路２２
１１に入力し、色差信号期間について、ＴＣＩ処理を施
し、色差信号の時間軸を輝度信号に合わせた後、線順次
デコード処理を施してＲ−Ｙ信号及び、Ｂ−Ｙ信号を得
、これらＲ−Ｙ信号及び、ＢＹ倍信号対し、ブランキン
グを挿入した後に、時間軸伸長処理回路２１０４及び、
Ｄ／Ａ変換器１１０に入力する。すなわち上記Ｄ／Ａ変
換器１１０には、５２５／６０の倍速表示用走査線が入
力することになる。時間軸伸長処理回路２１０４は、上
記第５図の５０１のように。

制御信号入力端子２２１９のライトイネーブル信号（第
２４図（ａ））、２２２０のライトクロック（第２４図
（ｂ））、２２２１のリードイネーブル信号（第２４図
（ｃ））、　２２２２のリードクロック（第２４図（ｄ
））に従って、上記輝度信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号
を入力し、走査速度を５２５／６０から、５２５／３０
に変換する。このようにして、Ｄ／Ａ変換器１１１には
、輝度信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号それぞれの４１＄
速表示用走査線信号が入力することになる。上記より出
力端子１１２には、倍速表示用走査線が、出力端子１１
３には、標準速表示用走査線がそれぞれ得られる。

次に、上下圧縮モード時における標準速・倍速同時出力
映像信号処理回路２１０５の内部回路について説明する
。第２５図は、上下圧縮モード時の輝度信号処理用のフ
ィールド内内挿処理部２１０２及び、速度変換処理部２
１０３の信号処理ブロックを示している。第２５図にお
いて、第２２図と同一の符号を記したものは同一の動作
をするものとする。第２５図において、２５０１はセレ
クタ、２５０２は１／２の係数器を備えた加算器、２５
０３はセレクタ２５０１の制御信号入力端子、２５１２
は速度変換用メモリ２２１０の制御信号発生用デコーダ
＋　２５０４，２５０５，２５０７，２５０８゜２５０
９．２５１０は上記制御信号発生用デコーダの制御信号
入力端子、２５０６．２５０７はＮＯＲ回路、２５１３
は輝度信号の倍速表示用走査線信号出力端子である。

次に、第２５図の動作について上記第１１図の原理説明
図と、第２６図とを用いて、説明を行なう。但し、本実
施例は、上記通常処理時間様、速度変換処理前にフィー
ルド内内挿処理を行なうため、第１１図に示すような（
Ａｌ、Ｂｌ）すなわち、（偶数ライン、奇数ライン）が
、同時には得られない。

そこで到来信号が第１１図のＢｌ、Ａ２．Ｂ２である場
合について、ｊ＠を追って説明する。到来信号が８１で
ある場合、セレクタ２５０１は、ｂ側すなわち、加算器
２２０３の出力信号（ＢＯ＋ＢＩ）／２を選択し、１／
２の係数器を備えた加算器２５０２に入力する。加算器
２５０２は、到来信号Ｂｌの１ライン遅延した信号Ａ１
と上記セレクタ２５０１からの出力信号を入力し、加算
平均して、（１／４）ＢＯ＋（１／２）Ａｌ４（１／４
）Ｂｌを得る。これは、第１１図における処理重心位置
Ｍ１の標準速表示用走査線に相当する。到来信号がＡ２
である場合、セレクタ２５０１は、ａ側すなわち、到来
信号Ａ２を選択し、１／２の係数器を備えた加算器２５
０２に入力する。加算器２５０２は、到来信号Ａ２の１
ライン遅延した信号８１と上記セレクタ２５０１からの
出力信号を入力し、加算平均して、（Ａ２＋８１）／２
を得る。これは、第１１図における処理重心位置Ｍ２の
倍速表示用走査線に相当する。到来信号が８２である場
合は、必要な処理重心位置の走査線を作成しない。到来
信号がＡ３である場合の処理は、Ｂ１の場合と同様であ
り、以下、上記の処理を繰り返す。これらの処理をより
明確にするために、セレクタ２５０１の制御信号と速度
変換用メモリの制御信号のタイムチャートを第２６図に
示した。第２６図（ａ）は、上下圧縮モードの輝度信号
処理用制御信号の一例である。制御信号入力端子２５０
３には、第２６図（ａ）のＳに示すように、８１到来時
、ｂ側を、Ａ２及び、Ｂ２２到来ａ側を選択するような
制御信号が入力する。制御信号入力端子２５０４には、
第２６図（ａ）のＷＥＩに示すように、標準速表示用走
査線（Ｍｌ）のみを書き込むようなライトイネーブル信
号が入力し、制御信号入力端子２５０５には、第２６図
（ａ）のＷＥ２に示すように、倍速表示用走査線（Ｍｌ
）のみを書き込むようなライトイネーブル信号が入力す
る。上記υＥｌ、ＷＥ２は、ＮＯＲ回路２５０６に入力
し、すＥｌと匠２のＮＯ＋（出力を速度変換用メモリ２
２１０に供給する。制御信号入力端子２５０７からは、
ライトクロックが入力し、速度変換用メモリ２２１０に
供給する。また、データ読み呂し時、制御信号入力端子
２５０９．２５１０には、それぞれ第２６図（ａ）のＲ
１，Ｒ２に示すようなリードアドレスが入力する。　Ｎ
ＯＲ回路２５１１には、上記Ｒ１，Ｒ２が入力し、Ｒ１
とＲ２のＮＯＲ出力を速度変換用メモリ２２１０に供給
する。制御信号入力端子２５０８からは、標準テレビジ
ョン信号に準じた同期のリードクロックが入力し、速度
変換用メモリ２２１０に供給する。上記制御信号を用い
て、セレクタ２５０１及び、速度変換用メモリ２２１０
を制御することにより、出力端子２５１３には、５２５
／６０に速度変換した上下圧縮モードの標準速表示用走
査線、倍速表示用走査線を得ることができる。さらに、
上記第２２図で説明したように、出力端子２５１３の出
力信号から時間軸伸長処理部２１０４を用いて標準速表
示用走査線のみを出力することも容易に実現可能である
。

第２７図は、上下圧縮モード時の色差信号処理用のフィ
ールド内内挿処理原理図である。ここでは、第２７図を
用いて、上下圧縮モード時の色差信号処理用のフィール
ド内内挿処理原理を説明し、これを具体的に実現する処
理ブロックを第２８図。

第２９図に示す。

上下圧縮モード時の色差信号処理は、第１６図で説明し
たような、フィールド内内挿処理部における線順次処理
を行なうわけではなく、線順次処理を速度変換処理後に
行なうところにポイントがある。第２８図・に示すよう
に、線順次処理を速度変換処理後に行なうことにより、
フィールド内内挿処理部におけるフィルタの構成が、上
記第１７図の実施例よりもシンプルになり、しかも、以
下に述べるように、輝度信号処理用フィールド内内挿処
理部と色差信号処理用フィールド内内挿処理部との一体
化が容易に実現可能となる。また、上記の様に、線順次
処理を速度変換処理後に行なうということは、速度変換
処理前の色差信号は、ライン毎にＲ−Ｙ信号、次にはＢ
−Ｙ信号、その次にはＲ−Ｙ信号・・・という具合に作
成すれば良いことになる。

第２７図（ａ）は、偶数フィールドにおけるＲ−■信号
及び、Ｂ−Ｙ信号の画素位置を示しており、第２７図（
ｂ）は、奇数フィールドにおけるＲ−Ｙ信号及び、Ｂ−
Ｙ信号の画素位置を示している。まず、第２７図（、）
の偶数フィールドにおける色差信号処理原理について説
明する。到来信号が、Ｒ１の時、図中のＭｌに相当する
重心位置の走査線は、（ＲＯ＋Ｒ１）／２によって求め
ることができる。到来信号が、Ｂ１の時１図中の阿２に
相当する重心位置の走査線は、（３／４）Ｂ１＋（１／
４）ＢＯによって求めることができるが、これを作成す
る第２８図の実施例では、目の感度が色差信号に対して
鈍感であるという性質を考慮し、処理重心が若干ズレる
ものの、Ｂ１をそのまま用いてＭ２とする。到来信号が
、Ｒ２の時１図中のＭ３に相当する重心位置の走査線は
、Ｒ２をそのまま用いることによって求めることができ
る。到来信号が、Ｂ２の時、図中のＭ４に相当する重心
位置の走査線は、上記色差信号の性質を考慮し、処理重
心が若干ズレるものの、Ｂ２をそのまま用いてＭ４とす
る。

但し、輝度信号に対して処理重心の合致したＭ４は、上
記同様８３到来時、　（３／４）Ｂ２÷（１／４）Ｒ３
によって容易に求めることができる。Ｒ３，Ｒ３到来時
は、処理を行なわず、Ｒ４到来時は、Ｒ１到来時同様の
処理を施す。以下、同様の処理を繰り返す。第２７図（
ｂ）の奇数フィールドにおける色差信号処理原理につい
ても上記同様にして、Ｍｌ、Ｍ２．Ｍ３・・・を作成す
る。

第２８図、第２９図は、上下圧縮モード時の色差信号処
理用のフィールド内内挿処理図である。

第２８図、第２９図において、第２５図と同一の符号を
記したものは同一の動作をするものとする。

第２８図は、輝度信号処理用の速度変換メモリを用いて
、色差信号の速度変換を行なった後、ＴＣ■処理、そし
て線順次処理を行なう場合の色差信号処理回路。第２９
図は、色差信号用に速度変換メモリを設け、速度変換処
理と色差信号のＴＣＩ処理とを同じメモリにて実現する
場合の色差信号処理回路である。

第２８図において、２８０１　、２８０２は、それぞれ
セレクタ、２８０３．２８０４は、それぞれ制御信号入
力端子、２８０５は、線順次デコーダ、　２８０６，２
８０７は、それぞれＲ−Ｙ信号、Ｂ−Ｙ信号を出力する
出力端子である。

次に、第２８図の動作説明を行なう。第２８図において
は、速度変換用のメモリを輝度信号の速度変換用メモリ
と共用化するため、フィールド内内挿処理後の色差信号
Ｍｌ、Ｍ２．Ｍ３・・・と輝度信号の−１、Ｍ２．Ｍ’
３・・・とのメモリへの書き込みを同時刻にしなければ
ならない。すなわち、上記より色差信号の（Ｍ３．Ｍ４
）と（Ｍ７．Ｍ８）　、　（Ｍｌｌ、１１１１２）・・
・については、１ライン分遅延させて、輝度信号の（Ｍ
３．Ｍ４）、（Ｍ７゜Ｍ８）、（Ｍｌｌ、Ｍｌ２）・・
・に対して時間軸を揃えなければならない。これらを踏
まえ、第２６図（ｂ）と対応させて、以下説明する。セ
レクタ２８０１は、制御信号入力端子２８０３から得る
第２６図（ｂ）の３１に相当する制御信号に従って、到
来信号と加算器２２０２からの出力信号を切り替えて出
力する。例えば、到来信号がＲ１，Ｂｌ、Ｒ２，Ｂ２の
順で来た場合、セレクタ２８０１の出力信号は、Ｍｌ、
Ｍ２．Ｍ３．Ｍ４の順で得られる。

しかし、このままでは輝度信号処理部で作成する旧、Ｍ
２．Ｍ３．Ｍ４と時間軸があっていない。そこで、ライ
ンメモリ２２０１により、到来信号を１ライン遅延させ
た信号用い、セレクタ２８０２に入力する。セレクタ２
８０２は、制御信号入力端子２８０４から得る第２６図
（ｂ）のＳ２に相当する制御信号に従って、ラインメモ
リ２２０１からの８力信号とセレクタ２８０１からの８
力信号を切り替えて出力する。以上の処理を施すことに
より、輝度信号処理部で作成するＭｌ。

Ｍ２．Ｍ３．Ｍ４と時間軸が揃い、色差信号の速度変換
を輝度信号の速度変換用メモリを用いて行なうことがで
きる。上記第２５図のようにして速度変換処理を施した
色差信号は、線順次デコーダ２８０５に入力し、ＴＣＩ
処理を施した後にライン毎に順次走査用の上下圧縮モー
ド処理を施したＲ−Ｙ信号、８−■信号を作成し、出力
端子２８０６．２８０７に供給する。

上記処理を施すことにより１色差信号上下圧縮モトの順
次走査用走査線が作成できる。さらに、上記第２２図で
説明したように、出力端子２８０６．２８０７の出力信
号を時間軸伸長処理部２１０４に入力して標準速表示用
走査線のみを出力することも容易に実現可能である。

第２９図において、２９０１は、セレクタ、２９０２゜
２９０７は、制御信号入力端子、　２９０５は、色差信
号の速度変換用メモリ、　２９０３．２９０４は、速度
変換用メモリ２９０５の制御信号入力端子、２９０６は
、ＴＣＩ処理を含まない線順次デコーダである。

次に、第２９図の動作説明を第２３図と第２７図とを用
いて行なう。第２９図において、セレクタ２９０１は、
制御信号入力端子２８０５から得る第２６図（ｂ）のＳ
ｔに相当する制御信号に従って、到来信号と加算器２２
０３からの出力信号とを切り替えて出力する。色差信号
の速度変換用メモリ２９０５は、上記セレクタ２９０１
からの出力信号を入力する。制御信号入力端子２９０３
には、第２７図の順次走査用走査線（Ｍｌ　、Ｍ２．Ｍ
３．Ｍ４・・・）における色差信号期間（すなわち第２
３図（ｅ）のＣ３に相当する期間（以下Ｃ８と記す））
のみを書き込むようなライトイネーブル信号が入力し、
制御信号入力端子２９０４には、上記ライトイネーブル
期間の間、高品位テレビジョン信号の色差信号に同期し
たライトクロックが入力し、速度変換用メモリ２９０５
に供給する。データ読み出し時、リードイネーブル信号
については、上記第２５図同様の制御信号を用い、リー
ドクロックについては入力端子２９０７より、上記第２
５図の入力端子２５０８から入力するリードクロックに
対して１７４周期のクロックを入力して速度変換用メモ
リ２９０５を制御する。すなわち、これは、色差信号に
対するＴＣＩ処理を施していることに相当する。これは
、色差信号用速度変換メモリ２９０５のメモリ容量を有
効表示領域に相当する分のみの容量として色差信号の速
度変換処理を行なった事に等しい。

この方法によると、上記第２８図のように、輝度信号の
速度変換用メモリを色差信号の速度変換用メモリとして
同様に用いる場合よりも、第２８図の線順次デコーダ２
８０５内のＴＣＩ処理に使用するメモリ容Ｒ（色差信号
の１ライン〉分だけ、容量削減することが可能となる。

このように、上記制御信号を用いて、セレクタ２９０１
及び、速度変換用メモリ２９０５を制御し、速度変換用
メモリ２９０５より得られる出力信号を線順次デコーダ
２９０６に入力して。

ライン毎に順次走査用の上下圧縮モード処理を施したＲ
−Ｙ信号、　Ｂ−Ｙ信号を作成し、出力端子２８０６　
。

２８０７に供給する。上記処理を施すことにより、色差
信号上下圧縮モードの順次走査用走査線が作成できる。

さらに、上記第２８図同様、出力端子２８０６．２８０
７の出力信号を時間軸伸長処理部２１０４に入力して標
準速表示用走査線のみを出力することも容易に実現可能
である。

第３０図は、上記第２２図、第２５図、第２８図の信号
処理を共有化した信号処理ブロック図である。すなわち
、第３０図の構成によれば、輝度信号と色差信号それぞ
れの通常処理及び、上下圧縮処理における信号処理用ラ
インメモリを全て共有化することができ、使用ラインメ
モリ数が、わずか２ライン分の容量、加算器についても
わずか３個で上記全ての信号処理に対応することができ
る。

第３０図において、３００１，３００２，３００３，３
００４．３００５は、セレクタ、３００６は、１／２の
係数器を備えた加算器、３００７は、通常／上下圧縮の
モード切り替え信号入力端子である。

次に、第３０図の動作説明を行なう。第３０図において
上記第２２図、第２５図、第２８図と同一の符号を記し
たものは、同一の動作をするものとする。セレクタ３０
０５は、制御信号入力端子２２０９から得るＹ／Ｃ信号
に従って、輝度信号（Ｙ）処理時は。

制御信号入力端子２５０３から得る制御信号を１色差（
Ｃ）信号処理時は、制御信号入力端子２８０３から得る
制御信号を選択して出力する。セレクタ３００１は、セ
レクタ３００５から得る制御信号に従って、輝度信号（
ｖ）処理時（制御信号入力端子２５０３選択時）は。

上記第２５図のセレクタ２５０１相当の処理を、色差信
号（Ｃ）処理時（制御信号入力端子２８０３選択時）は
、上記第２８図のセレクタ２８０１相当の処理を行なう
。

セレクタ３００２，３００３．３００４は、制御信号入
力端子３００７から得る上下圧縮モード切り替え信号に
従って、上下圧縮モード切り替え信号がＨｉｇｈのとき
は、ａ側すなわち通常処理用の入力信号を、上下圧縮モ
ト切り替え信号がし０りのときは、ｂ側すなわち上下圧
縮モート処理用の入力信号をそれぞれ選択して出力する
。この際、１／２の係数器を備えた加算器３００５は、
上下圧縮モード切り替え信号が）Ｉｉｇｈのときは、上
記第２２図の加算器２２０６相当の処理を、上下圧縮モ
ード切り替え信号がＬｏｔｉのときは、上記第２５図の
加算器２０５２相当の処理を行なう。このようにして、
セレクタ２２０７より得る出力信号は、第２２図の速度
変換用メモリ２２１０に入力する。速度変換用メモリ２
２１０では、通常処理用の制御信号と、上下圧縮処理用
の制御信号とを切り替えて入力することにより通常処理
及び、上下圧縮処理を施した順次走査用の輝度信号を得
ることができる。

また、上記速度変換用メモリ２２１Ｏの出力信号に対し
、第２２図の色信号処理部２２１１相当の処理を施すこ
とにより通常処理及び、上下圧縮処理を施した順次走査
用の色差信号を得ることができる。さらに、上記信号処
理出力を第２１図の時間軸伸長回路２１０４に入力する
ことにより、輝度信号及び、色差信号の標準速用走査線
を得ることも容易に実現できる。

第３１図は、上記第２２図、第２５図、第２９図の信号
処理を共有化した信号処理ブロックの一実施例である。

すなわち、第３１図の構成によれば、第３０図同様、輝
度信号と色差信号それぞわの通常処理及び、上下圧縮処
理における信号処理用ラインメモリを全て共有化するこ
とができ、使用ラインメモリ数が、わずか２ライン分の
容量で。

加算器についてもわずか３個を用いて上記全ての信号処
理に対応することができる。

第３１図において、３１０１，３１０２，３１０３，３
１１１，３１１２゜３１１３、３１１４はセレクタ、　
３１０４はセレクタ３１０１への入力端子、３１０５は
セレクタ３１０２への入力端子、３１０６はセレクタ３
１０３への入力端子、３１０７．３１０８は。

セレクタ３１１３への入力端子、３１０９．３１１０は
、セレクタ３１１４への入力端子である。

本実施例によれば、第３０図に比べると、線順次デコー
ダ部で用いるＴＣＩ処理を必要とせず、色差信号の１ラ
イン分のメモリ容量削減が可能となる。第３１図の構成
は、第３０図の構成に比べると、セレクタ２８０２を用
いないことと、さらに、第２９図と同様の色差信号用の
速度変換用メモリを新たに追加し、輝度信号用速度変換
メモリ２２１０と１色差信号用速度変換メモリ２９０５
とを、有効表示領域に相当する分のみの容量とした事に
特徴がある。こうした構成とすることにより、第３０図
と比較して回路規模の小さな輝度信号・色差信号の通常
処理及び上下圧縮モード処理用のフィールド内内挿処理
が実現できる。

次に、第３１図の動作説明を行なう。第３１図において
上記第３０図以前の図面と同一の符号を記したものは、
同一の動作をするものとする。第３１図においては、第
３０図のセレクタ２８０２を用いないことにより、上記
第２９図同様に色差信号用の速度変換用メモリ２９０５
を独立に設けて（詳しく説明すると、セレクタ２８０２
を用いないということは、第２９図の説明で述べたよう
に１色差信号と輝度信号の信号処理後の時間軸が合わな
くなることになり、色差信号用の速度変換用メモリを設
けなければならない。）、第３０図の処理と同様の効果
を得る処理を行なう。上記第３０図の処理と同様の効果
は、輝度信号用の速度変換用メモリ２２１０と色差信号
用の速度変換用メモリ２９０５とを、通常処理時と上下
圧縮モード処理時とで制御信号を切り換えて制御するこ
とにより容易に実現可能である。まず１通常処理時にお
いては、セレクタ３１０１．３１０２，３１０３，３１
１１，３１１２，３１１３，３１１４は、制御信号入力
端子３００７からの制御信号によりａ側を選択している
。すなわち、輝度信号用の速度変換用メモリ２２１０の
ライトイネーブル入力には入力端子２２１３から、ライ
トクロック入力には入力端子２２１２から、リードクロ
ック入力には入力端子２２１５から、リードイネーブル
入力には入力端子２２１４からの制御信号が入力し、第
２２図同様の輝度信号出力をえる。また、色差度信号用
の速度変換用メモリ２９０５のライトイネーブル入力に
は入力端子３１０５より到来信号の色差信号期間（第２
３図（ｅ）のＣＳ期間）分だけイネーブル状態（Ｌｏｔ
ｇ）となる制御信号が、ライトクロック入力には入力端
子３１０７より入力端子２２１２に対して１／４周期の
クロックが、リードクロック人力には入力端子３１０９
より入力端子２２Ｉ５に対してｌ／４周期のクロックが
、リードイネーブル入力には上記同様の制御信号が入力
し、第２２図同様の色差信号出力を得る。次に、上下圧
縮モード処理時においては、セレクタ３１０１，３１０
２，３１０３゜３１１１．３１１２，３１１３．３１１
４は、制御信号入力端子３００７からの制御信号により
ｂ側を選択している。すなわち、輝度信号用の速度変換
用メモリ２２１０のライトイネーブル入力には入力端子
３１０４から第２５図のＮＯＲ回路２５０６の出力信号
に相当する制御信号が、ライトクロック入力には入力端
子２５０７から、リードクロック入力には入力端子２５
０８から、リードイネーブル入力には入力端子３１０６
から第２５図のＮ。

Ｒ回路２５１１の出力信号に相当する制御信号が入力し
、第２５図同様の輝度信号出力をえる。また、色差度信
号用の速度変換用メモリ２９０５のライトイネーブル入
力には入力端子２９０３から、ライトクロック入力には
入力端子３１０８より入力端子２５０７に対して１７４
周期のクロックが、リードクロック入力には入力端子３
１１０より入力端子２５０８に対して１／４周期のクロ
ックが、リードイネーブル入力には上記同様の制御信号
が人力し、第２９図同様の色差信号出力を得る。さらに
、速度変換メモリ２２１０　。

２９０５のり一トクロック入力に、これまで説明したリ
ードクロックの周波数に対して１１／１２倍の周波数を
持つクロックを入力すると、水平方向へ１２／ｌ１倍の
時間軸伸長が可能となる。この場合、汎用のスタジオ規
格のデイスプレィ装置に接続できるという利点もある。

以上、第２１図から第３１図まで用いてフィールド内内
挿処理を施した後に速度変換を行なって倍速信号を得る
得る例について説明したが、第１図の例と同様の構成で
倍速に速度変換した後にフィールド内挿を行なって倍速
信号を得た後、時間伸長して、標準連用走査線出力と、
順次走査用走査線出力を同時に得ることができる。

第３２図は、本発明の別の一実施例を示す図である。第
３２図において、第１図と同一の符号を記したものは、
同一の動作をするものとする。第３２図の構成を用いる
と、フィールド内内挿処理部で使用するクロックの周波
数を本来の信号処理に必要なりロック周波数の約半分の
クロック周波数での処理が可能となり、主要な回路であ
るフィールド内内挿処理回路において、高速の部品を必
要とせずに実現できる利点がある。さらに、この構成を
用いると、５２５／６０の順次走査用走査線が得られる
という新しい機能が実現できる。

第３３図は、本発明の別の一実施例を示す図である。第
３３図において、第２１図、第３０図、第３１図と同一
の符号を記したものは、同一の動作をするものとする。

第３３図の３３０１は、順次走査用走査線出力と標準速
用走査線出力とを切り替える制御信号入力端子、３３０
２は、出力端子、３３０３は、上記第３０図同様のフィ
ールド内内挿処理部である。本実施例の特徴は、２２１
０で示す速度変換用メモリの読みだし時の制御信号を、
第２６図（ａ）Ｒ３に示す信号に切り替えることにより
、出力端子３３０２に、標準速用走査線と順次走査用走
査線とを高力可能としたことにある。すなわち、出力端
子は、１つである為、同時出力はできないが、制御信号
入力端子３００７．３３０１の制御によって、通常処理
の標準連用走査線出力及び、倍速用走査線出力と。

上下圧縮モードの標準速用走査線出力及び１倍速用走査
線出力を得ることができ１合計４つの表示モードが切り
換えられるといった新しい機能が実現できる。

第３４図は、本発明の別の一実施例を示す図である。第
３４図において、第１図と同一の符号を記したものは、
同一の動作をするものとする。第３４図の３４０１．３
４０３は、Ｄ／Ａ変換器、３４０２は、上下圧縮モード
の倍速表示用走査線出力端子、３４０４は、上下圧縮モ
ードの標準速表示用走査線出力端子。

３４０５は、フィールド内内挿処理部である。第３４図
の特徴は、通常処理の標準速用走査線出力及び。

倍速用走査線出力と、上下圧縮モードの標準速用走査線
出力及び、倍速用走査線出力を、第１図の回路規模を増
大させることなく同時に得ることができることにある。

フィールド内内挿処理部３４０５は、第１図のフィール
ド内内挿処理部１０７において、第１９図に示す制御信
号入力端子１９０３、セレクタ１９０９、１９１０及び
、第２０図に示すセレクタ２００１゜２００２．２００
７．２００８を取り除いたものである。さらに。

Ｄ／Ａ変換機３４０１には、出力端子１９１１，２００
３．２００５の出力信号を、Ｄ／Ａ変換機３４０３には
、出力端子１９１２゜２００４、２００６の出力信号を
供給することにより、第３４図の構成においては、通常
処理の標準速用走査線出力及び、倍速用走査線出力と、
上下圧縮モードの標準速用走査線出力及び１倍速用走査
線出力を全て同時に得ることができるといった新しい機
能が実現できる。

〔発明の効果〕

本発明によれば、高品位テレビジョン信号を現在世の中
に普及している４：３デイスプレイを用いて、高品位テ
レビジョン信号を受信可能にすることができるといった
効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、本発明の標準速・倍速の映像出力を同時に再生する
標準速・倍速同時出力映像信号処理回路の構成を示した
ブロック図と倍速変換処理原理説明用のタイムチャート
図、第３図は、速度変換処理と従来の高品位／標準テレ
ビジョン変換処理の原理図、第４図は１本発明の輝度信
号用フィールド内内挿処理原理図、第５図は、本発明の
輝度信号用フィールド内内挿処理ブロック図、第６図は
、倍速変換用メモリの制御信号と出力を示した図、第７
図は、本発明の色差信号用フィールド内内挿処理原理図
、第８図、第９図、第１０図は、本発明の色差信号用フ
ィールド内内挿処理ブロック図、第１１図は、輝度信号
の上下圧縮モード処理時のフィールド内内挿処理原理図
、第１２図は。 第１３図の説明用のタイムチャート図、第１３図は、本
発明の輝度信号の上下圧縮モード処理時のフィールド内
内挿処理ブロック図、第１４図は、第１３図の上下圧縮
モード処理用メモリの制御信号説明用のタイムチャート
図、第１５図は、上下圧縮モード処理説明図、第１６図
は、色差信号の上下圧縮モード処理時のフィールド内内
挿処理原理図、第１７図は、色差信号の上下圧縮モード
処理時のフィールド内内挿処理ブロック図、第１８図は
、色差信号の上下圧縮モード処理時におけるブランキン
グ期間の可変回路の回路図、第１９図は、輝度信号処理
における上下圧縮モード処理と通常処理との結合回路の
回路図、第２０図は、色差信号処理における上下圧縮モ
ード処理と通常処理との結合回路の回路図、第２１図は
、本発明の別の実施例を示すブロック図、第２２図は、
第２１図における標準速・倍速の映像出力を同時に再生
する標準速・倍速同時出力映像信号処理回路の構成を示
したブロック図、第２３図は、第２１図における速度変
換用メモリの制御信号のタイムチャート図とＴＣＩ処理
原理図、第２４図は、第２１図における時間伸長用メモ
リの制御信号のタイムチャート図、第２５図は、第２１
図における輝度信号の上下圧縮モード処理時のフィール
ド内内挿処理ブロック図及び、速度変換処理ブロック図
、第２６図は、輝度信号及び、色差信号の上下圧縮モー
ド処理時の制御信号の波形図、第２７図は。 第２１図における色差信号の上下圧縮モード処理時のフ
ィールド内内挿処理原理図、第２８図は、第２１図にお
ける色差信号の上下圧縮モード処理時のフィールド内内
挿処理ブロック図、第２９図は、第２１図における色差
信号の上下圧縮モード処理時のフィールド内内挿処理ブ
ロック図の別のブロック図、第３０図は、輝度信号と色
差信号の通常処理及び、上下圧縮モード処理における順
次走査用走査線と標準用走査線を全て得ることのできる
信号処理ブロック図、第３１図は、第３０ｔＪ同様の出
力を得ることのできる別の信号処理ブロック図、第３２
図、第３３図、第３４図は、本発明の別の実施例のブロ
ック図である。 １０１・・ＭＵＳＥ信号入力端子、 １０２・・・復調回路、 １０３・・・Ａ／Ｄ変換部、 １０４・・・デイエンファシス処理部、１０５・・・コ
ントロール信号発生部、１０６・・・速度変換処理部、 １０７・・フィールド内内挿処理部、 １０８・・倍速変換処理部、 １０９・・・標準速・倍速同時出力映像信号処理回路、
１１０．１１１・・・Ｄ／Ａ変換部、 １１２・・倍速表示用のアナログ映像信号出力端子。 １３ ・標準表示用のアナログ映像信号出力端子。 第８０ （色信号Ｉす里プロ・、クバｎイめ１）第　９　レフ　
（き疹う史す！）゛ロックがコイの２）筋 １４ 匿 第 １５閏 （上下方オ帛鯛＾舅イもり八、門ｆｆ１ｊ）Ｃα） ５Ｌし１’）（−４′＋ｒ加回謡ぐ−刊７メー）。 ／−−ゝ＼ ２ど−＼、 （ で （ 躬 ２４ 閃 吟聞 第 ？６図 （Ｊ：丁ＬＩ！ｔｇ表１ヌシ１」うめ制蓑狗容号の−ｆ
Ｊ）（α）戸艷ｉ介−４久Ｕ！門切コントロー！４号Ｓ
Ｉ　　　　　５２

Claims (1)

1. 【特許請求の範囲】 １）高品位テレビジョン信号を受信可能な装置において
   、アンテナから受信したアナログ高品位テレビジョン信
   号を復調する復調手段と、上記復調手段の出力信号を、
   ディジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ／
   Ｄ変換手段の出力信号から信号処理用のクロック信号や
   同期信号等の制御信号を抽出し再生する同期信号再生手
   段と、上記同期信号再生手段から供給される制御信号を
   用いて、高品位テレビジョン方式の走査速度・走査線数
   の信号を標準テレビジョン方式の走査速度・走査線数の
   信号に変換する速度変換処理手段と、上記速度変換処理
   した高品位テレビジョン信号に対して、フィールド内内
   挿処理を施し、標準速テレビジョン用映像情報信号倍速
   テレビジョン用映像情報信号を作成するフィールド内内
   挿処理手段と、上記フィールド内内挿処理手段の出力信
   号を用いて倍速走査線信号を作成する倍速変換処理手段
   と、上記倍速変換処理手段で得られた倍速走査線信号を
   アナログ映像信号に変換する倍速信号Ｄ／Ａ変換手段と
   、上記フィールド内内挿処理手段から出力信号される標
   準テレビジョン用映像情報信号を入力し、アナログ信号
   に変換する標準速信号Ｄ／Ａ変換手段とを備え、伝送さ
   れた高品位テレビジョン信号から、標準速テレビジョン
   方式用映像信号と、倍速用映像信号を同時に出力するこ
   とを特徴とする標準速／倍速テレビジョン受信装置。 ２）請求項１記載の標準速／倍速テレビジョン受信装置
   において、上記速度変換処理手段は、高品位テレビジョ
   ン信号の奇数ラインに同期した書き込みクロックで信号
   が書き込まれ、標準テレビジョン信号に準じた同期の読
   み出しクロックで信号が読みだされる第１の速度変換メ
   モリと、高品位テレビジョン信号の偶数ラインに同期し
   た書き込みクロックで情報信号が書き込まれ、標準テレ
   ビジョン信号に同期した読みだしクロックで情報が読み
   出される第２の速度変換メモリとを備え、奇数ラインの
   情報と偶数ラインの情報信号とを同時に読み出し可能と
   することを特徴とする標準速／倍速テレビジョン受信装
   置。 ３）請求項１記載の標準速／倍速テレビジョン受信装置
   において、上記フィールド内内挿処理手段は、輝度信号
   処理用のフィールド内内挿処理手段と、色差信号処理用
   のフィールド内内挿処理手段とで構成することを特徴と
   する標準速／倍速テレビジョン受信装置。 ４）請求項１記載の標準速／倍速テレビジョン受信装置
   において、上記フィールド内内挿処理手段は、画面の上
   下圧縮表示用走査線を作成する第１のフィールド内内挿
   フィルタと、通常処理表示用走査線を作成する第２のフ
   ィールド内内挿フィルタと、上記第１と第２のフィール
   ド内内挿フィルタの出力信号を切り換えて出力する選択
   器とから構成することを特徴とする標準速／倍速テレビ
   ジョン受信装置。 ５）請求項１記載の標準速／倍速テレビジョン受信装置
   において、上記フィールド内内挿処理手段は、ラインメ
   モリを用いて、画面の上下圧縮表示用走査線を作成する
   第１のフィールド内内挿フィルタと、上記ラインメモリ
   を共用して通常処理表示用走査線を作成する第２のフィ
   ールド内内挿フィルタと、上記第１と第２のフィールド
   内内挿フィルタを切り換えて出力する選択器とから構成
   することを特徴とする標準速／倍速テレビジョン受信装
   置。 ６）高品位テレビジョン信号を受信可能な装置において
   、アンテナから受信したアナログ高品位テレビジョン信
   号を、復調する復調手段と、上記復調手段の出力信号を
   、ディジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ
   ／Ｄ変換手段の出力信号から信号処理用のクロック信号
   や同期信号等の制御信号を抽出し再生する同期信号再生
   手段と、上記同期信号再生手段から供給される制御信号
   を用い、高品位テレビジョン信号に対して、フィールド
   内内挿処理を行ない、高品位テレビジョン方式の走査線
   数の映像信号を作成するフィールド内内挿処理手段と、
   上記フィールド内内挿処理手段の出力信号を入力し、高
   品位テレビジョン方式の走査線数を倍速走査テレビジョ
   ン方式の走査線数に変換する速度変換処理手段と、上記
   速度変換処理手段で得られたディジタル映像信号出力を
   アナログ映像信号に変換する倍速信号Ｄ／Ａ変換手段と
   、上記速度変換処理手段の出力信号を入力し、標準速走
   査テレビジョン方式の走査線数と走査速度に変換する速
   度変換・時間伸長処理手段と、上記速度変換・時間伸長
   処理手段で得られたディジタル映像信号出力をアナログ
   映像信号に変換する標準速信号Ｄ／Ａ変換手段とを備え
   、伝送された高品位テレビジョン信号から、標準速テレ
   ビジョン方式用走査信号と倍速用走査信号とを同時に出
   力することを特徴とする標準速／倍速テレビジョン受信
   装置。 ７）請求項６記載の標準速／倍速テレビジョン受信装置
   において、上記フィールド内内挿処理手段は、画面の上
   下圧縮表示用走査線を作成する第１のフィールド内内挿
   フィルタと、通常処理表示用走査線を作成する第２のフ
   ィールド内内挿フィルタと、上記第１と第２のフィール
   ド内内挿フィルタの出力信号を切り換えて出力する選択
   器とから構成することを特徴とする標準速／倍速テレビ
   ジョン受信装置。 ８）請求項６記載の標準速／倍速テレビジョン受信装置
   において、上記フィールド内内挿処理手段は、伝送され
   た高品位テレビジョン信号受信時に、輝度信号の通常処
   理表示用の第一のフィルタと、輝度信号の上下圧縮用の
   第二のフィルタと、色差信号の通常処理表示用の第三の
   フィルタと、色差信号の上下圧縮用の第四のフィルタと
   を有し、これら第１から第４のフィルタに用いるライン
   メモリを共用したことを特徴とする標準速／倍速テレビ
   ジョン受信装置。 ９）請求項６記載の標準速／倍速テレビジョン受信装置
   において、上記速度変換処理手段は、色差信号処理時に
   おいて、走査線の走査速度・走査周波数を変換する速度
   変換処理のみならず、時間軸で圧縮多重された色差信号
   の時間軸伸長処理を行なう速度変換処理手段であること
   を特徴とする標準速／倍速テレビジョン受信装置。 １０）高品位テレビジョン信号を受信可能な装置におい
   て、アンテナから受信したアナログ高品位テレビジョン
   信号を、復調する復調手段と、上記復調手段の出力信号
   を、ディジタル信号に変換するＡ／Ｄ変換手段と、上記
   Ａ／Ｄ変換手段の出力信号から信号処理用のクロック信
   号や同期信号等の制御信号を抽出し再生する同期信号再
   生手段と、上記同期信号再生手段から供給される制御信
   号を用いて、高品位テレビジョン方式の走査線数と走査
   速度を標準テレビジョン方式の走査線数と倍の走査速度
   に変換する速度変換処理手段と、上記速度変換処理した
   高品位テレビジョン信号に対して、フィールド内内挿処
   理を施し、倍速テレビジョン用走査線重心位置に合致し
   た走査信号を作成するフィールド内内挿処理手段と、上
   記フィールド内内挿処理手段で得られたディジタル映像
   信号出力をアナログ映像信号に変換する倍速信号Ｄ／Ａ
   変換手段と、上記フィールド内内挿処理手段の出力信号
   を入力し、標準速走査テレビジョン方式の走査線数と走
   査速度に変換する速度変換・時間伸長処理手段と、上記
   速度変換・時間伸長処理手段で得られたディジタル映像
   信号出力をアナログ映像信号に変換する標準速信号Ｄ／
   Ａ変換手段とを備え、伝送された高品位テレビジョン信
   号から、標準速テレビジョン方式用走査信号と倍速用走
   査信号とを同時に出力することを特徴とする標準速／倍
   速テレビジョン受信装置。 １１）請求項１又は、請求項６、請求項９、請求項１０
   記載の標準速／倍速テレビジョン受信装置において、輝
   度信号処理系のＤ／Ａ変換前に、水平方向に１２／１１
   倍の時間伸長を行なう速度変換処理部を備え、さらに、
   色差信号処理時の時間軸伸長処理部は、上記時間軸伸長
   処理部に対して、１２／１１倍の時間伸長を兼ねた時間
   軸伸長処理を実現する速度変換処理手段から構成するこ
   とを特徴とする標準速／倍速テレビジョン受信装置。