JPH03211720A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03211720A JPH03211720A JP2006811A JP681190A JPH03211720A JP H03211720 A JPH03211720 A JP H03211720A JP 2006811 A JP2006811 A JP 2006811A JP 681190 A JP681190 A JP 681190A JP H03211720 A JPH03211720 A JP H03211720A
- Authority
- JP
- Japan
- Prior art keywords
- light
- photoresist film
- film
- wiring
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 61
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 230000031700 light absorption Effects 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 abstract description 31
- 239000011347 resin Substances 0.000 abstract description 31
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 2
- 230000035897 transcription Effects 0.000 abstract 1
- 238000013518 transcription Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 210000001215 vagina Anatomy 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に関し、更に詳しく言えば、半導
体基板上に形成された配線層などの凹凸の境界の段差か
らの露光用の光の反射を抑制して精度のよいパターン転
写を行う工程を含む半導体装置の製造方法に関し、
素子領域の段差からの露光用の光の反射を抑制するとと
もに位置合わせマークの段差からは位置検出用の反射光
を確実に検出できるようにすることにより、更に精度の
よいパターン転写のための位置合わせを行うことができ
る半導体装置の製造方法を提供することを目的とし、
高い光反射率の領域と低い光反射率の領域とを有する基
板上に形成された平坦化層の上に耐エツチング性膜を形
成する工程と、前記耐エノチング性膜上に感光膜を形成
する工程と、表面から光を全面照射して前記高い光反射
率を有する領域からの反射光を利用して前記高い光反射
率を有する領域上の感光膜に他の領域上の感光膜よりも
強い光を選択的に照射する工程と、感光した部分の感光
膜を除去する薬液を用いて前記高い光反射率を有する領
域上の感光膜のみを除去する工程と、前記感光膜をマス
クとして赤外線を全面に照射して前記感光膜の除去され
た領域の平坦化層を熱的に変質させて他の領域の平坦化
層よりも光の吸収率を高める工程と、残存する感光膜を
除去して別の感光膜を形成した後、該感光膜を露光法に
よりパタニングする工程とを含み構成する。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device, more specifically, it is a method for manufacturing a semiconductor device, which suppresses reflection of exposure light from a step at a boundary between unevenness such as a wiring layer formed on a semiconductor substrate. Regarding a method of manufacturing a semiconductor device that includes a process of transferring a pattern with high precision, the method suppresses the reflection of exposure light from the step in the element area, and also ensures that the reflected light for position detection from the step in the alignment mark. The purpose of the present invention is to provide a method for manufacturing a semiconductor device that can perform alignment for more accurate pattern transfer by detecting areas of high light reflectance and areas of low light reflectance. a step of forming an etching-resistant film on the planarizing layer formed on the substrate having the etching-resistant film; a step of forming a photoresist film on the etching-resistant film; selectively irradiating the photoresist film on the area with high light reflectance with light stronger than the photoresist film on other areas using reflected light from the area with light reflectance, and the exposed portion; a step of removing only the photoresist film on the area having a high light reflectance using a chemical solution for removing the photoresist film; and a step of irradiating the entire surface with infrared rays using the photoresist film as a mask to remove the area where the photoresist film was removed. A process of thermally altering the flattening layer to increase the light absorption rate compared to the flattening layer in other areas, and removing the remaining photoresist film to form another photoresist film, and then removing the remaining photoresist film. The method includes a step of patterning using an exposure method.
本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、半導体基板上に形成された配線層などの凹凸の境
界の段差からの露光用の光の反射を抑制して精度のよい
パターン転写を行う工程を含む半導体装置の製造方法に
関する。The present invention relates to a method for manufacturing a semiconductor device, and more specifically, the present invention relates to a method for manufacturing a semiconductor device, and more specifically, the present invention suppresses reflection of exposure light from a step at the boundary of unevenness such as a wiring layer formed on a semiconductor substrate, thereby achieving highly accurate pattern transfer. The present invention relates to a method of manufacturing a semiconductor device including a step of performing the steps.
従来、配線上の層間絶縁膜などにコンタクトホールなど
の開口部を形成するためのエツチング用マスクをレジス
ト膜により形成する場合、配線などの凹凸の境界での段
差により露光用の光が反射して−様な強度の光がレジス
ト膜に照射されず微細な開口部を形成することが困難で
あった。Conventionally, when forming an etching mask using a resist film to form an opening such as a contact hole in an interlayer insulating film on wiring, the exposure light is reflected by the step at the boundary of unevenness such as wiring. - It was difficult to form minute openings because the resist film was not irradiated with light of such intensity.
この問題を解決するため、第２図（ａ）〜（ｆ）に示す
ような方法を用いている。In order to solve this problem, a method as shown in FIGS. 2(a) to 2(f) is used.
即ち、まず、同図（ａ）に示すようにＡＩ配線３やこの
ＡＩ配ｖＡ３を被覆する層間絶縁膜としてのＰＳＧ膜４
などが形成された凹凸のあるＳｉ基板工の表面に凹凸に
起因する反射光を吸収する樹脂層５を形成して平坦化し
た後、この上に耐工・７チング性膜としてのＳＯＧ膜６
と感光用のレジスト膜７とを順次形成する。なお、ＳＯ
Ｇ膜６は下地の樹脂層５及びＰＳＧ膜４をエツチングす
るためのマスクとして、かつレジストｌｌ！７を形成す
る際、レジストの溶剤に樹脂層５が溶出しないようにす
るため用いられる。That is, first, as shown in FIG. 3(a), a PSG film 4 is formed as an interlayer insulating film covering the AI wiring 3 and the AI wiring A3.
After forming and flattening a resin layer 5 that absorbs reflected light due to the unevenness on the surface of the Si substrate with unevenness, etc., an SOG film 6 is applied as a work-resistant and anti-etching film.
and a photosensitive resist film 7 are sequentially formed. In addition, S.O.
The G film 6 serves as a mask for etching the underlying resin layer 5 and PSG film 4, and also as a resist II! It is used to prevent the resin layer 5 from being eluted into the resist solvent when forming the resist layer 7.
次に、このレジスト膜７を選択的に露光した（同図（ｂ
））後、露光部分のレジスト膜７を除去して開口部７ａ
を形成する（同図（ｃ）。Next, this resist film 7 was selectively exposed (FIG. (b)
)) After that, the exposed portion of the resist film 7 is removed to form the opening 7a.
((c) in the same figure).
次いで、レジストＷ！４７をマスクとして選択的に開口
部７ａの底部のＳＯＧ膣６を除去した（同図（ｄ））後
、残存するレジストＩ！！７を除去する。Next, Resist W! 47 as a mask to selectively remove the SOG vagina 6 at the bottom of the opening 7a (FIG. 4(d)), the remaining resist I! ! Remove 7.
次に、ＳＯＧ膜６をマスクとして下地の樹脂層５を選択
的に除去して、ＰＳＧ膜４にコンタクトホールを形成す
るためのエツチング用のマスクが作成される（同図（ｅ
））。Next, using the SOG film 6 as a mask, the underlying resin layer 5 is selectively removed to create an etching mask for forming a contact hole in the PSG film 4 (see Fig.
)).
その後、これをマスクとして下地のＰＳＧ膜４を除去し
てコンタクトホール４ａが完成する（同図（ｆ））。Thereafter, using this as a mask, the underlying PSG film 4 is removed to complete the contact hole 4a (FIG. 4(f)).
なお、第２図（ａ） 〜（ｆ）において、２は８１基板
ｌ上の下層絶Ｕ膜としての５ｉ０２膜で、このＳｉＯ□
膜２の上にＡＩ配線３が形成されている。また、同図（
ｂ）に示す符号８は、レジスト膜７を選択的に露光する
ためのマスクパターン８ａの形成されたマスクである。In FIGS. 2(a) to (f), 2 is the 5i02 film as the lower layer insulation film on the 81 substrate l, and this SiO□
An AI wiring 3 is formed on the film 2. Also, the same figure (
Reference numeral 8 shown in b) is a mask on which a mask pattern 8a for selectively exposing the resist film 7 is formed.
［発明が解決しようとする課題］
ところで、平坦化層としての樹脂層５が光吸収する材料
で形成されているので、第３図に示すように、位置合わ
せ領域１０での位置合わせマーク９から反射する位置検
出用の光も樹脂層５に吸収されるため、位置検出用の反
射光を検出できなくなり、精度のよい位置合わせが困難
になるという問題がある。[Problems to be Solved by the Invention] By the way, since the resin layer 5 as the flattening layer is made of a light-absorbing material, as shown in FIG. Since the reflected light for position detection is also absorbed by the resin layer 5, there is a problem in that the reflected light for position detection cannot be detected, making accurate alignment difficult.
そこで本発明は、このような従来の問題点に鑑みてなさ
れたものであって、素子領域の段差からの露光用の光の
反射を抑制するとともに位置合わせマークの段差からは
位置検出用の反射光を確実に検出できるようにすること
により、更に精度のよいパターン転写のための位置合わ
せを行うことができる半導体装置の製造方法を提供する
ことを目的とするものである。The present invention has been made in view of these conventional problems.It suppresses the reflection of exposure light from the step in the element area, and also prevents the reflection of light for position detection from the step in the alignment mark. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can perform positioning for more accurate pattern transfer by reliably detecting light.
１課題を解決するための手段］
上記課題は、高い光反射率の領域と低い光反射率の領域
とを有する基板上に形成された平坦化層の上に耐エツチ
ング性膜を形成する工程と、前記耐エツチング性膜上に
感光膜を形成する工程と、表面から光を全面照射して前
記高い光反射率を有する領域からの反射光を利用して前
記高い光反射率を有する領域上の感光膜に他の領域上の
感光膜よりも強い光を選択的に照射する工程と、感光し
た部分の感光膜を除去する薬液を用いて前記高い光反射
率を有する領域上の感光膜のみを除去する工程と、前記
感光膜をマスクとして赤外線を全面に照射して前記感光
膜の除去された領域の平坦化層を熱的に変質させて他の
領域の平坦化層よりも光の吸収率を高める工程と、残存
する感光膜を除去して別の感光膜を形成した後、該感光
膜を露光法によりパターニングする工程とを有すること
を特徴とする半導体装置の製造方法によって達成される
。1. Means for Solving the Problem] The above problem consists of a step of forming an etching-resistant film on a flattening layer formed on a substrate having a region of high light reflectance and a region of low light reflectance; , a step of forming a photoresist film on the etching-resistant film; and a step of irradiating the entire surface with light and using reflected light from the region having a high light reflectance to form a photoresist film on the region having a high light reflectance. A process of selectively irradiating the photoresist film with light that is stronger than the photoresist film on other areas, and using a chemical solution to remove the photoresist film in the exposed areas, only the photoresist film on the areas with high light reflectance is removed. removing the photoresist film, and irradiating the entire surface with infrared rays using the photoresist film as a mask to thermally alter the flattening layer in the removed area of the photoresist film so that it has a higher light absorption rate than the flattening layer in other areas. This is achieved by a method for manufacturing a semiconductor device, which comprises the steps of increasing the photoresist film, removing the remaining photoresist film to form another photoresist film, and then patterning the photoresist film using an exposure method.
［作 用］
本発明の半導体装置の製造方法によれば、高い光反射率
を有する領域上の平坦化層を選択的に熱的に変質させて
、この部分の平坦化層が高い光吸収率を有するようにし
ているので、高い光反射率を有する領域には露光用の強
い光が入射されず、かつ該領域からの反射光の放射は抑
制される。このため、平坦化層に普通に光を透過させる
材料を用いた場合でも、高い光反射率をもつ領域とそう
でない領域とで反射光の強度が均される。これにより、
露光用の光は反射光も含めて感光膜に一様に照射される
ので、精度のよいバターニングを行うことができる。[Function] According to the method for manufacturing a semiconductor device of the present invention, the planarization layer on the region having high light reflectance is selectively thermally altered so that the planarization layer in this portion has a high light absorption rate. Therefore, strong light for exposure is not incident on a region having a high light reflectance, and emission of reflected light from the region is suppressed. Therefore, even when a material that normally transmits light is used for the flattening layer, the intensity of reflected light is equalized between areas with high light reflectance and areas without. This results in
Since the exposure light including reflected light is uniformly irradiated onto the photoresist film, highly accurate patterning can be performed.
一方、平坦化層に普通に光を透過させる材料を用いるこ
とができるので、位置合わせ領域の位置合わせマークの
段差からの反射光を確実に検出できる。従って、この反
射光を用いて精度のよい位置合わせを行うことができる
。On the other hand, since a material that normally transmits light can be used for the flattening layer, it is possible to reliably detect the reflected light from the step difference in the alignment mark in the alignment area. Therefore, accurate positioning can be performed using this reflected light.
［実施例］
以下、本発明の実施例について図を参照しながら具体的
に説明する。[Example] Hereinafter, examples of the present invention will be specifically described with reference to the drawings.
第１図（ａ）〜（ｈ、 ）は、本発明の実施例のＳ４基
板上に形成されたＡＩ配線上の眉間絶縁膜にコンタクト
ホールを形成するためのホト工程を含む半導体装置の製
造方法について説明する断面図である。同［１ｉＵ（ａ
）〜（ｈ）において、左の図はトランジスタなどの素子
の形成される素子領域上３で、右の図はチップ化のため
の切断領域を利用した位置合わせマークの形成される位
置合わせ領域１２である。FIGS. 1(a) to 1(h) show a method for manufacturing a semiconductor device including a photo process for forming a contact hole in an insulating film between the eyebrows on an AI wiring formed on an S4 substrate according to an embodiment of the present invention. FIG. Same [1iU(a
) to (h), the figure on the left shows the upper element region 3 where elements such as transistors are formed, and the figure on the right shows the alignment area 12 where alignment marks are formed using cutting areas for making chips. It is.
まず、同図（ａ）に示すように、５４基板１４上の下層
絶縁膜としてのＳｉ０□１１！１５上にＡＩ配線１６を
形成した後、膜厚約５０００人の眉間絶縁膜としてのＰ
Ｓ（［１Ｂを形成する。これにより、同図（ａ）の右の
図に示す位置合わせ領域１２のＳｉＯ２膜からなる位置
合わせマーク１７はＰＳＧ膜１日により被覆される。こ
のとき、位置合わせマーク１７の凹凸はそのままの形状
で保持される。First, as shown in the same figure (a), after forming the AI wiring 16 on the Si0□11!15 as the lower layer insulating film on the 54 substrate 14,
As a result, the alignment mark 17 made of the SiO2 film in the alignment area 12 shown in the right figure of FIG. The unevenness of the mark 17 is maintained in its original shape.
続いて、液状のノボラック系樹脂をヘースにした樹脂を
回転塗布法により塗布し、ＰＳＧ膜１８及びＡ１配線１
６を被覆して膜厚約１〜２μ石の樹脂層（平坦化層）１
９を形成する。この樹脂ＦＷ１９は、ＡＩ配線１６の形
成などによりＬ１凸の生じたＳｔ基板１４の表面を平坦
化し、かつ加熱により選択的に変質させてその部分の光
の吸収率を調整するために形成される。Subsequently, a resin containing a liquid novolac resin as a base is applied by a spin coating method to form the PSG film 18 and the A1 wiring 1.
6 and a resin layer (flattening layer) 1 with a film thickness of about 1 to 2 μm.
form 9. This resin FW 19 is formed in order to flatten the surface of the St substrate 14 where the L1 convexity has occurred due to the formation of the AI wiring 16, etc., and selectively change the quality by heating to adjust the light absorption rate of that portion. .
次いで、この樹脂層１９の上に形成されるＳＯＧの溶削
に樹脂層１９が溶出するのを防止するため、２００〜２
１０°Ｃで加熱して樹脂層１９を硬化させた後、液状の
ＳＯＧを回転塗布法により樹脂層１９の上に塗布し、そ
の後温度２００°Ｃで加熱処理して溶媒を蒸発させ、膜
厚約２０００人の５ＯＧＩ！！（耐エツチング性膜）２
０を形成する。Next, in order to prevent the resin layer 19 from being eluted during the cutting of the SOG formed on this resin layer 19, 200 to 2
After curing the resin layer 19 by heating at 10°C, liquid SOG is applied onto the resin layer 19 by a spin coating method, and then heat-treated at a temperature of 200°C to evaporate the solvent, thereby changing the film thickness. Approximately 2,000 5OGI! ! (Etching resistant film) 2
form 0.
次に、ノボラック系のポジティブホトレジストを回転塗
布法により５ＯＧＩ！！２０の上に塗布して膜厚約１μ
ｍのポジティブホトレジスト！！！（感光膜）２１を形
成する。そして、９０″Ｃで熱硬化させる。Next, a novolac-based positive photoresist was applied by spin coating to 5OGI! ! Coated on top of 20 to a film thickness of about 1μ
m positive photoresist! ! ! (Photoresist film) 21 is formed. Then, it is heat cured at 90''C.
以上の作業により、位置合わせ領域１２にも素子領域１
３と同様な３Ｎの膜１９．２０．２１が形成される。By the above operations, the alignment area 12 also has the element area 1.
A 3N film 19, 20, 21 similar to 3 is formed.
次いで、全面に紫外光を照射すると、ＡＩ配線１６０表
面では光の反射率が高いので、紫外光はここでよく反射
されてＡＩ配線１６上のポジティブホトレジスト膜２１
には選択的に強い光が照射されることになる（同図（ｂ
））。従って、このＡＩ配線１６上のポジティブホトレ
ジスト膜２１のみが紫外光により変質する。一方、位置
合わせ領域１２では高い反射率を有するものは存在しな
いので、ポジティブホトレジスト膜２１にはあまり強い
紫外光は照射されず、ポジティブホトレジスト膜２１殆
ど変質しない。Next, when the entire surface is irradiated with ultraviolet light, since the surface of the AI wiring 160 has a high reflectance of the light, the ultraviolet light is well reflected there, and the positive photoresist film 21 on the AI wiring 16 is
will be selectively irradiated with strong light (see figure (b)
)). Therefore, only the positive photoresist film 21 on this AI wiring 16 is altered by the ultraviolet light. On the other hand, since there is no material with high reflectance in the alignment region 12, the positive photoresist film 21 is not irradiated with very strong ultraviolet light, and the positive photoresist film 21 hardly changes in quality.
次に、現像液に浸漬した場合、強い紫外光の照射された
素子領域１３のＡＩ配線１６上のポジティブホトレジス
ト膜２１のみが除去されて開口部２１ａが形成される（
同図（Ｃ））。一方、位置合わせ領域１２ではポジティ
ブホトレジスト膜２１は残存したままである。Next, when immersed in a developer, only the positive photoresist film 21 on the AI wiring 16 in the element region 13 irradiated with strong ultraviolet light is removed, forming an opening 21a (
Same figure (C)). On the other hand, in the alignment region 12, the positive photoresist film 21 remains.
続いて、エネルギーが４０〜６０ ｍＪ／ｃｍ２に調整
された赤外光を全面に照射すると、この開口部２１ａの
形成された底部の樹脂層１９とその周辺部のみが他の領
域よりも高温になって樹脂層１９の黒化が進み、光の吸
収率が高くなる。なお、このとき開口部２１ａの底部の
樹脂ｌ１１９の温度が約２６０〜２８０°Ｃになるのに
対してポジティブホトレジスト膜２１の被覆された部分
の樹脂層１９の温Ｉは約２３０〜２４０°Ｃになると推
定される。このとき、位置合わせ領域１２ではポジティ
ブホトレジスト膜２１が被覆されているので、樹脂層１
９の温度は高温にはならず、樹脂層１９の黒化も殆ど進
まない（同図（ｄ））。Subsequently, when the entire surface is irradiated with infrared light whose energy is adjusted to 40 to 60 mJ/cm2, only the resin layer 19 at the bottom where the opening 21a is formed and its surrounding area become hotter than other areas. As a result, the blackening of the resin layer 19 progresses, and the light absorption rate increases. At this time, the temperature of the resin layer 119 at the bottom of the opening 21a is about 260 to 280°C, whereas the temperature I of the resin layer 19 at the portion covered with the positive photoresist film 21 is about 230 to 240°C. It is estimated that At this time, since the alignment area 12 is covered with the positive photoresist film 21, the resin layer 1
The temperature at point 9 does not become high, and the blackening of the resin layer 19 hardly progresses (FIG. 9(d)).
次いで、残存するポジティブホトレジストｌ！！２１を
除去した後、別のポジティブホトレジスト膜（感光膜）
２３を形成する。次に、マスクパターン２４ａの形成さ
れたマスク２４を用いて位置検出用の光をウェハに照射
しなが位置合わせマークからの反射光を検出し、位置合
わセを行う。このとき、位置合わせ領域１２では、光の
吸収率は元のまま殆ど変化がないので、位置合わせマー
ク１７で反射された光はそのまま放射されて検出される
。Then the remaining positive photoresist l! ! After removing 21, another positive photoresist film (photoresist film)
form 23. Next, using the mask 24 on which the mask pattern 24a is formed, the wafer is irradiated with light for position detection while the reflected light from the alignment mark is detected to perform alignment. At this time, in the alignment region 12, the light absorption rate remains unchanged and hardly changes, so the light reflected by the alignment mark 17 is emitted as is and detected.
従って、精度のよい位置合わせを行うことができる。Therefore, highly accurate positioning can be performed.
次いで、露光用の光をコンタクトホールを形成すべきと
ころに選択的に照射する。Next, exposure light is selectively irradiated onto the area where the contact hole is to be formed.
このとき、素子領域１３ではＡＩ配線１６などの光の反
射率の大きいところはその上の樹脂１ｉｉ１９が黒化さ
れて光の吸収率が高くなっているので、ＳＯＧ膜２膜上
０上ジティブホトレジスト膜２３に照射される露光用の
紫外光の強度は場所に依らず平均化される。これにより
、露光強度のムラを防止することができるので、寸法精
度のよいパターンの形成が可能となる。（同図（ｅ））
。At this time, in the element region 13, the resin 1ii19 on the parts with high light reflectivity, such as the AI wiring 16, is blackened and has a high light absorption rate. The intensity of the exposure ultraviolet light irradiated onto the film 23 is averaged regardless of the location. This makes it possible to prevent unevenness in exposure intensity, making it possible to form a pattern with good dimensional accuracy. (Figure (e))
.
続いて、ＴＭＡＨ（テトラメチルアンモニウムハイドロ
オキサイド）を２．３８％含有する水溶液からなる現像
液に約６０秒浸漬して光の照射された部分のポジティブ
ホトレジストｌＩ！２３を除去すると、樹脂層１９の開
口部を形成すべきところにポジティブホトレジスト膜２
３の開口部２３ａが形成される（同図（ｆ））。Subsequently, the positive photoresist II! was immersed in a developer consisting of an aqueous solution containing 2.38% TMAH (tetramethylammonium hydroxide) for about 60 seconds to remove the positive photoresist II! When the positive photoresist film 23 is removed, a positive photoresist film 2 is formed where the opening of the resin layer 19 is to be formed.
3 openings 23a are formed (FIG. 3(f)).
続いて、このポジティブホトレジスト膜２３の開口部２
３ａを介してＣＦ、ガスを用いたＲＩＥ（Ｒｅａｃｔｉ
ｖｅ Ｔｏｎ Ｅｔｃｈｉｎｇ）法によりＳＯＧ膜２０
を選択的に除去する（同図（ｇ））。その後、残存する
レジスト膜２３を除去した後、残存するＳＯＧ膜２０を
マスクとして樹脂［１９とｐｓｃ４１８とを選択的に除
去してコンタクトホール１８ａが完成する（同図（ｈ）
）。Subsequently, the opening 2 of this positive photoresist film 23 is
RIE (Reacti) using CF and gas via 3a
The SOG film 20 is
is selectively removed ((g) in the same figure). Thereafter, after removing the remaining resist film 23, the resin [19 and the psc 418 are selectively removed using the remaining SOG film 20 as a mask, and the contact hole 18a is completed (FIG. 6(h)).
).
以上のように、本発明の半導体装置の製造方法によれば
、第１図（ｃ）に示すように、高い光反射率を有するＡ
１配線１６上の樹脂層１９を選択的に熱的に変質させて
黒化しているので、この部分の樹脂層１９は高い光吸収
率を有するようになる。As described above, according to the method of manufacturing a semiconductor device of the present invention, as shown in FIG.
Since the resin layer 19 on one wiring 16 is selectively thermally altered and blackened, the resin layer 19 in this portion has a high light absorption rate.
従って、Ａ１配線１６表面には露光用の強い光が入射さ
れず、かつ該へ１配線１６表面からの反射光の放射は抑
制される。このため、平坦化層として普通に光を透過さ
せる樹脂層１９を用いた場合でも、高い光反射率をもつ
領域とそうでない領域とで露光用の光は反射光も含めて
ポジティブホトレジスト膜２３に一様に照射されるので
、ポジティブホトレジスト膜２３の露光強度にムラが生
しるのを防止できる。これにより、寸法精度のよいパタ
ーニングを行うことができる。Therefore, strong light for exposure is not incident on the surface of the A1 wiring 16, and radiation of reflected light from the surface of the A1 wiring 16 is suppressed. For this reason, even when the resin layer 19 that normally transmits light is used as a flattening layer, the exposure light including reflected light is transmitted to the positive photoresist film 23 in areas with high light reflectance and areas without. Since the irradiation is uniform, it is possible to prevent unevenness in the exposure intensity of the positive photoresist film 23. Thereby, patterning with good dimensional accuracy can be performed.
一方、平坦化層として普通に光を透過させる樹脂層１９
を用いているので、位置合わせ領域１２の位置合わせマ
ーク１７の段差からの反射光を確実に検出できる。これ
により、この反射光を用いて精度のよい位置合わせを行
うことができる。On the other hand, a resin layer 19 that normally transmits light as a flattening layer
, the reflected light from the step of the alignment mark 17 in the alignment area 12 can be reliably detected. Thereby, accurate positioning can be performed using this reflected light.
以上のように、本発明の半導体装置の製造方法によれば
、高い光反射率を有する領域上の平坦化層のみを選択的
に熱的に変質させて高い光吸収率を有するようにしてい
るので、高い光反射率を有する領域には露光用の強い光
が入射されず、かつ該領域からの反射光の放射は抑制さ
れる。このため、平坦化層として普通に光を透過させる
材料を用いた場合でも、高い光反射率をもつ領域とそう
でない領域とで感光膜の露光強度が平均化されるので、
感光膜に露光ムラが生しるのを防止できる。As described above, according to the method for manufacturing a semiconductor device of the present invention, only the planarization layer on the region having a high light reflectance is selectively thermally altered to have a high light absorption rate. Therefore, strong light for exposure is not incident on the region having a high light reflectance, and emission of reflected light from the region is suppressed. For this reason, even when a material that normally transmits light is used as the flattening layer, the exposure intensity of the photoresist film is averaged between areas with high light reflectance and areas that do not.
It is possible to prevent uneven exposure from occurring on the photoresist film.
これにより、寸法精度のよいパターニングを行うことが
できる。Thereby, patterning with good dimensional accuracy can be performed.
一方、平坦化層として普通に光を透過させる材料を用い
ることができるので、位置合わせ領域の位置合わせマー
クの段差からの反射光を確実に検出できる。これにより
、この反射光を用いて精度のよい位置合わせを行うこと
ができる。On the other hand, since a material that normally transmits light can be used as the flattening layer, it is possible to reliably detect the reflected light from the step of the alignment mark in the alignment area. Thereby, accurate positioning can be performed using this reflected light.
第１図は、本発明の実施例の半導体装置の製造方法を説
明する断面図、
第２図は、従来例の半導体装置の製造方法を説明する断
面図、
第３図は、従来例の問題点を説明する断面図である。
〔符号の説明］
１．１４・・・Ｓｉ基板、
２１５・・・ＳｉＯ□膜、
３．１６・・・Ａ１配線、
４．１８・・・ｐｓｃ膜、
４ａ、１８ａ・・・コンタクトホール、５・・・樹脂層
、
６・・・ＳＯＧ膜、
７・・・レジスト膜、
２１ａ ２３ａ・・・開口部、
４・・・マスク、
２４ａ・・・マスクパターン、
１７・・・位置合わせマーク、
９・・・樹脂層（平坦化層）、
０・・・５ＯＧＩＩ！（耐エツチング性膜）、１２３・
・・ポジティブホトレジスト膜（感光膜）。FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention; FIG. 2 is a sectional view illustrating a method for manufacturing a conventional semiconductor device; FIG. 3 is a sectional view illustrating problems in the conventional example. It is a sectional view explaining a point. [Explanation of symbols] 1.14...Si substrate, 215...SiO□ film, 3.16...A1 wiring, 4.18...psc film, 4a, 18a...contact hole, 5 ... Resin layer, 6... SOG film, 7... Resist film, 21a 23a... Opening, 4... Mask, 24a... Mask pattern, 17... Alignment mark, 9 ...resin layer (flattening layer), 0...5OGII! (etching resistant film), 123・
...Positive photoresist film (photoresist film).
Claims (1)
板上に形成された平坦化層の上に耐エッチング性膜を形
成する工程と、 前記耐エッチング性膜上に感光膜を形成する工程と、 表面から光を全面照射して前記高い光反射率を有する領
域からの反射光を利用して前記高い光反射率を有する領
域上の感光膜に他の領域上の感光膜よりも強い光を選択
的に照射する工程と、感光した部分の感光膜を除去する
薬液を用いて前記高い光反射率を有する領域上の感光膜
のみを除去する工程と、 前記感光膜をマスクとして赤外線を全面に照射して前記
感光膜の除去された領域の平坦化層を熱的に変質させて
他の領域の平坦化層よりも光の吸収率を高める工程と、 残存する感光膜を除去して別の感光膜を形成した後、該
感光膜を露光法によりパターニングする工程とを有する
ことを特徴とする半導体装置の製造方法。[Claims] A step of forming an etching-resistant film on a planarization layer formed on a substrate having a region of high light reflectance and a region of low light reflectance, and on the etching-resistant film. forming a photoresist film on the area having a high light reflectance by irradiating the entire surface with light and using reflected light from the area having a high light reflectance to form a photoresist film on the area having a high light reflectance on another area; a step of selectively irradiating the photoresist film with stronger light than the photoresist film; a step of removing only the photoresist film on the region having a high light reflectance using a chemical solution that removes the photoresist film in the exposed portion; irradiating the entire surface with infrared rays using the film as a mask to thermally alter the flattening layer in the removed area of the photoresist film to increase the light absorption rate compared to the flattening layer in other areas; 1. A method for manufacturing a semiconductor device, comprising the steps of removing a photoresist film and forming another photoresist film, and then patterning the photoresist film by an exposure method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006811A JPH03211720A (en) | 1990-01-16 | 1990-01-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006811A JPH03211720A (en) | 1990-01-16 | 1990-01-16 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211720A true JPH03211720A (en) | 1991-09-17 |
Family
ID=11648584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006811A Pending JPH03211720A (en) | 1990-01-16 | 1990-01-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211720A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974136A (en) * | 1995-09-07 | 1997-03-18 | Nec Corp | Manufacture for semiconductor device |
-
1990
- 1990-01-16 JP JP2006811A patent/JPH03211720A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974136A (en) * | 1995-09-07 | 1997-03-18 | Nec Corp | Manufacture for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731516B2 (en) | Method of forming resist pattern | |
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| US5286607A (en) | Bi-layer resist process for semiconductor processing | |
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| KR100675782B1 (en) | Non absorbing reticle and method of making same | |
| KR20080081467A (en) | Method of reworking a semiconductor substrate and method of forming the pattern | |
| US6132940A (en) | Method for producing constant profile sidewalls | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JP2994501B2 (en) | Pattern formation method | |
| JPH06267843A (en) | Pattern forming method | |
| JPH03211720A (en) | Manufacture of semiconductor device | |
| JP2733410B2 (en) | Forming connection holes | |
| JP2001326153A (en) | Method of forming resist pattern | |
| JPH0244140B2 (en) | ||
| JPH0577287B2 (en) | ||
| KR100451508B1 (en) | A method for forming contact hole of semiconductor device | |
| JPS6224628A (en) | Formation of photoresist pattern | |
| KR100284026B1 (en) | Fine pattern formation method using sillation | |
| JP2712407B2 (en) | Method of forming fine pattern using two-layer photoresist | |
| JP2583987B2 (en) | Method for manufacturing semiconductor device | |
| KR930006133B1 (en) | M.o.s. contact hole forming method | |
| JPS63316437A (en) | Formation of photoresist pattern | |
| JPS63115337A (en) | Processing of photoresist | |
| JPH03211733A (en) | Manufacture of semiconductor device | |
| JPS59121923A (en) | Manufacture of semiconductor device |