JPH03209948A - ディジタル無線受信装置の復調回路 - Google Patents

ディジタル無線受信装置の復調回路

Info

Publication number
JPH03209948A
JPH03209948A JP2003463A JP346390A JPH03209948A JP H03209948 A JPH03209948 A JP H03209948A JP 2003463 A JP2003463 A JP 2003463A JP 346390 A JP346390 A JP 346390A JP H03209948 A JPH03209948 A JP H03209948A
Authority
JP
Japan
Prior art keywords
circuit
voltage
point
output
vao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003463A
Other languages
English (en)
Inventor
Kenji Higaki
桧垣 健二
Kiichi Teraoka
寺岡 紀一
Hajime Suganuma
元 菅沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2003463A priority Critical patent/JPH03209948A/ja
Publication of JPH03209948A publication Critical patent/JPH03209948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はディジタル無線受信装置の復調回路、特にそ
の受信立ち上がりに関するものである。
[従来の技術] 第2図は従来のこの種の復調回路の構成を示すブロック
図で、図において(1)は周波数弁別回路、(2)はフ
ィードバック増幅回路、(3)は結合コンデンサ、(4
)は演算増幅器で構成されたフィルタ、(5)はコンパ
レータ、(6)はフィードバック増幅回路、く7)はフ
ィルタ(4)の入力インピーダンスを等測的に表す抵抗
、(8)は双方向性のアナログスイッチ、くっ)はアナ
ログスイッチ(8)の信号入力端子を示す。
周波数弁別回路(1)の入力は、周波数変調された中間
周波数電圧であり、コンパレータ(5)の出力の2値打
号が復調出力となる。またVrは基準電圧を示し、第2
図の数値例ではV、=2゜5■としている。そしてCは
コンデンサ(3)の静電容量、Rは抵抗(7)の抵抗値
を示す。
第3図は第2図に示す復調回路の動作を示す波形図で、
第3図(イ)は伝送すべきディジタル信号の波形、同図
(ロ)は周波数弁別回路(1)の出力波形、同図(ハ)
はコンパレータ(5)の出力波形を示す。
伝送のために通過周波数帯域を制限しているので、第3
図(イ)に示す矩形波の波形は、周波数弁別回路(1)
の出力点では第3図(ロ)に示すような鈍った波形とな
る。このような波形をアイパターンと称し、このアイパ
ターンから、もとのディジタル符号である2値化号を再
生するのが復調回路の動作である。
第3図(イ)において論理「1」の電圧レベルと、論理
「0」の電圧レベルとの、中間の電圧レベルに相当する
電圧をしきい値として、第3図(ロ)の波形を2値化す
ればよいのであるが、このしきい値にすべき電圧は、増
幅回路(2)の出力点(a点)では受信部の局部発振周
波数のズレや回路特性のズレ等によって変動するので、
a点の電圧の直流成分をコンデンサ(3)で遮断するこ
ととし、コンデ°ンサ(3)の出力点であるb点の平均
電圧を■、に保ち、コンパレータ(5)では■、をしき
い値として2値化号化している。
a点におけるアイパターンの中心電圧をV asとする
と、コンデンサ(3)はv aa−v 、の電圧に相当
する電荷で充電され、a点において■a8を中心として
変化するアイパターンは、b点においては■、を中心と
して第3図(ロ)に示すように変化することとなり、コ
ンパレータ(5)において■、をしきい値として2値化
すると、第3図(ハ)に示すように正しく復調すること
ができる。
但し周波数弁別回路(1)に入力がない場合のa点の電
圧■、oは、−船釣には■a8とならない。
したがって信号受信がない期間には、コンデンサ(3)
はV 、O−V 、に相当する電荷で充電され、この状
態のときに■a、を中心電圧とする信号が到来すると、
信号到来の当初の期間はb点の中心電圧は■。−(Va
o  Vr )となり、これは−船釣には■、とならな
いので、コンパレータ(5)においてVrをしきい値と
して2値化すれば符号誤りが発生する。なお信号到来の
当初の期間を経過した後は、b点の直流電圧はCRの時
定数で充電され■1となるので、上述のような符号誤り
は発生しない。
ところで伝送すべき信号〔第3図(イ)参照〕は、論理
「1」または論理「0」の信号が比較的長期間連続する
場合があり、そのためCRの時定数を十分大きく設定し
ているため、受信立ち上がり時間、すなわち信号到来か
らb点の直流電圧が■1になりコンパレータ(5〉の出
力符号に誤りが無くなるまでの時間が長くなる。
アナログスイッチ(8)は、この受信立ち上がり時間を
短縮するために設けられており、第4図(イ)〔同図(
ロ)、(ハ)については後節で説明する〕の動作タイム
チャートに示すように、受信信号到来を検出したSQ信
号の立ち上がり時点から約50m5の間は、端子(9)
からの信号によりアナログスイッチ(8)をオン状態と
し、コ一 ンデンサ(3)のb点を直接■、と接続し、速やかにb
点の電圧を■、にすることとしている。
[発明が解決しようとする課題] 上記のような従来のディジタル無線装置の復調回路は以
上のように構成されているが、このような従来の構成で
は実際の使用において第4図(ロ)くハ)に示すような
問題を生じる。
第4図(ロ)は、第4図(イ)の動作に対応して発生す
るビットエラー存在期間を示し、第4図(ハ)は第4図
(ロ)における50m5時点以降に発生するエラーの原
因を説明するための図〔但し、図(ハ)の時間軸は図(
イ)、(ロ)の時間軸に対して拡大しである〕であるが
、第4図(ロ)に示すように、アナログスイッチ(8)
をオン状態にした時点から25m5程度経過するとコン
パレータ(5)の出力からのビットエラーは無くなるが
、アナログスイッチ(8)をオフにした時点で(SQ立
ち上がりから50m5以降で)再び10m5以上とット
エラーが発生する。
このビットエラーの発生は、周波数弁別回路(1)の出
力に重畳している中間周波数電圧の影響であり、すなわ
ちアナログスイッチ(8)がオフの場合には増幅回路(
2)の負荷となるインピーダンスの値が大きく、a点に
おける中間周波数の波形は正と負の部分が対称な正弦波
に保たれるが、アナログスイッチ(8)がオン状態にな
るとコンデンサ(3)からアナログスイッチ(8)を経
てフィードバック増幅回路(6)に電流を流す負荷回路
が、増幅回路(2)に対して極めて大きな負荷となり(
したがって負荷インピーダンスが極めて小さくなり)、
a点における中間周波数電圧の波形が歪みを受けること
が原因してビットエラーが発生する。
すなわち第4図(ハ)はアナログスイッチ(8)のオン
オフを境にした中間周波数電圧波形の相違を示す図であ
るが、このような波形の相違により中心電圧の相違が発
生する。
アナログスイッチ(8)がオン状態にある間は中間周波
数電圧の歪んだ波形による中心電圧に対応してa点の中
心電圧はV aidとなり、コンデンサ(3)はV a
sdV rに相当する電荷で充電され、またアナログス
イッチ(8)がオフになると中間周波数電圧の正常な波
形による中心電圧に対応してa点の中心電圧はV as
rとなり、コンデンサ(3)はV aar  V rに
相当する電荷で充電されなければならないが、コンデン
サ(3)がV agr  V asdだけ充電される間
、第4図(ロ)に示すような50m5以降のビットエラ
ーが発生するという問題点があった。
この発明はかかる課題を解決するためになされたもので
、50m5以降のとットエラーの発生を抑え、受信立ち
上がりを50m5以内に速やかに完了することができる
ディジタル無線受信装置の復調回路を得ることを目的と
している。
[課題を解決するための手段] この発明にかかるディジタル無線受信装置の復調回路は
、周波数弁別回路とこの周波数弁別回路の出力を増幅す
る増幅回路との間にローパスフィルタ回路を挿入するこ
ととしたものである。
[作用] この発明のディジタル無線受信装置の復調回路において
は、周波数弁別回路とこの周波数弁別回路の出力を増幅
する増幅回路との間にローパスフィルタ回路を挿入する
こととしたので、中間周波数電圧を十分に減衰すること
ができ、中間周波数電圧が原因による中心電圧のオフセ
ットをなくすことが可能となる。
[実施例] 以下、この発明の実施例を図面を用いて説明する。第1
図はこの発明の一実施例を示すブロック図で、図におい
て第2図と同一符号は同一または相当部分を示し、(1
0)はローパスフィルタ回路である。
このローパスフィルタ回路(10)は、周波数弁別回路
(1)の出力に重畳して出力される中間周波数(−船釣
には高周波、例えば455kHzの中間周波数)電圧を
十分に減衰させ、周波数弁別回路(1)の出力のアイパ
ターンに歪みを与えることのない特性を持つフィルタで
あれは、どのようなフィルタを使用してもよい。
一つ 第1図において周波数弁別回路(1)への入力がない場
合のa点の電圧をv、o、b点の電圧を■、とすると、
コンデンサ(3)はV 、o−V 、の電圧に相当する
電荷で充電され、このとき中心電圧値■。の信号がa点
に出力されると、b点の平均電圧はV、、−(v、o−
v、) −V、+ (Va8V−o)となる。そして(
v as−v、。)〉0であればアナログスイッチ(8
)を介して放電され、(Vas−VaO) <oであれ
ばアナログスイッチ(8)を介して充電され、b点の電
圧は急速にVrとなり、受信立ち上がりが完了する。そ
して第4図(イ)に示すように、SQ倍信号立ち上がり
時点から50m5以降ではアナログスイッチ(8)がオ
フとなるが、この時点では受信立ち上がりは既に完了し
ている。すなわちSQ倍信号立ち上がりから50m5以
内であることが受信立ち上がりに要求される規格てあり
、この実施例では第4図(ロ)に示すように25m5程
度となる。
そして増幅回路(2)の出力に中間周波数電圧が合成れ
てないため、第4図(ハ)に示すような 0 50m5以降に起こる現象を防止することができる。
[発明の効果] この発明は以上説明したように、50m5以降のとット
エラーの発生を抑え、受信立ち上がりを50m5以内に
速やかに完了することができるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は従来の回路の構成を示すブロック図、第3図は復調回
路の動作を示す波形図、第4図は従来の装置の問題点を
説明するための図である。 1・・・周波数弁別回路、2・・・フィードバック増幅
回路、3・・・結合コンデンサ、5・・コンパレータ、
8・・・アナログスイッチ、10・・・ローパスフィル
タ回路、■1 ・・・基準電圧。 なお、各図中同一符号は同一または相当部分を示すもの
とする。

Claims (1)

  1. 【特許請求の範囲】 ディジタル符号によって周波数変調された信号を受信し
    てFM復調を行う周波数弁別回路と、この周波数弁別回
    路の出力を増幅する増幅回路と、この増幅回路の出力に
    含まれる直流成分を遮断する結合コンデンサと、この結
    合コンデンサの出力側電極を抵抗を介して所定の基準電
    圧に接続する出力回路と、上記結合コンデンサの上記出
    力側電極の電圧を上記基準電圧をしきい値として2値信
    号に復調するコンパレータと、受信信号の到来を検知し
    た時点から所定の時間の間上記結合コンデンサの上記出
    力側電極に上記基準電圧を直接接続するスイッチ回路と
    を有するディジタル無線受信装置の復調回路において、 上記周波数弁別回路と上記増幅回路との間にローパスフ
    ィルタ回路を挿入し、上記周波数弁別回路の出力に重畳
    する高周波成分を十分に減衰させることを特徴とするデ
    ィジタル無線受信装置の復調回路。
JP2003463A 1990-01-12 1990-01-12 ディジタル無線受信装置の復調回路 Pending JPH03209948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003463A JPH03209948A (ja) 1990-01-12 1990-01-12 ディジタル無線受信装置の復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003463A JPH03209948A (ja) 1990-01-12 1990-01-12 ディジタル無線受信装置の復調回路

Publications (1)

Publication Number Publication Date
JPH03209948A true JPH03209948A (ja) 1991-09-12

Family

ID=11558022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003463A Pending JPH03209948A (ja) 1990-01-12 1990-01-12 ディジタル無線受信装置の復調回路

Country Status (1)

Country Link
JP (1) JPH03209948A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078578A (en) * 1995-12-11 2000-06-20 Nec Corporation Communication apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078578A (en) * 1995-12-11 2000-06-20 Nec Corporation Communication apparatus

Similar Documents

Publication Publication Date Title
US4339727A (en) Waveform converting circuit
JP2656734B2 (ja) 光受信回路
US20080252367A1 (en) Demodulator with Multiple Operating Modes for Amplitude Shift Keyed Signals
US11567613B2 (en) Signal processing system, chip and active stylus
WO2008138233A1 (fr) Circuit de démodulation, faisceaux hertziens numériques et procédé de démodulation
DE69417992D1 (de) Schaltung zur Wiederherstellung der Gleichstromkomponente
JPS6139731A (ja) 雑音検出器
US4488120A (en) Frequency shift keying demodulator using a phase locked loop and voltage comparator
JPH03209948A (ja) ディジタル無線受信装置の復調回路
US5023562A (en) Digitizing circuit for demodulated digital data signals
JPS6253967B2 (ja)
JPS6127714B2 (ja)
US4039959A (en) Two-tone decoder having high noise immunity
TW550911B (en) FSK/GFSK signal receiver with the function of digitally compensating frequency offset and the receiving method of the same
JP3482031B2 (ja) Fsk復調回路
US6249552B1 (en) Audio frequency recovery—DC restorer circuit for cordless phone applications
US4742570A (en) Multipath noise detecting circuit
JPS5918774Y2 (ja) 信号受信装置
US5015961A (en) Frequency shift demodulator
JP2679324B2 (ja) データ受信用フィルタ回路
JPS6266745A (ja) 復調装置
US6052570A (en) RSSI comparison circuit for a time duplex system
JPH06291689A (ja) 波形整形装置
JP3123896B2 (ja) ラジオ受信機
JPS62260455A (ja) 信号検出回路