JPH0320956B2 - - Google Patents
Info
- Publication number
- JPH0320956B2 JPH0320956B2 JP56130077A JP13007781A JPH0320956B2 JP H0320956 B2 JPH0320956 B2 JP H0320956B2 JP 56130077 A JP56130077 A JP 56130077A JP 13007781 A JP13007781 A JP 13007781A JP H0320956 B2 JPH0320956 B2 JP H0320956B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- frequency
- imaging device
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 25
- 230000000630 rising effect Effects 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、動きのある被写体を撮像した場合の
再生画像のぶれをなくして該画面の一部分を鮮明
に再生するようにした固体撮像装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state imaging device that eliminates blurring of a reproduced image when a moving subject is imaged and reproduces a portion of the screen clearly.
テレビジヨン用の撮像装置としては、従来、ビ
ジコン、イメージオルシコンなどの、いわゆる撮
像管が主に使用されていたが、近年、半導体技術
の進歩に伴つてビデオ信号の読出しに電子ビーム
を用いないでワイヤによる読出しを可能にした、
いわゆる固体撮像装置が実用化され、その性能改
善が急ピツチで進められるようになつてきた。 In the past, so-called image pickup tubes such as vidicon and image orthicon were mainly used as imaging devices for television, but in recent years, with advances in semiconductor technology, electron beams are no longer used to read out video signals. enables readout by wire,
So-called solid-state imaging devices have been put into practical use, and their performance has been improved at a rapid pace.
この固体撮像装置の一例を第１図Ａ及びＢに示
す。 An example of this solid-state imaging device is shown in FIGS. 1A and 1B.
ここで第１図Ａは二次元配列の固体撮像装置の
原理的な構成の一例で、同図Ｂは水平及び垂直の
走査パルスのタイミングチヤートの一例を示した
ものである。 Here, FIG. 1A shows an example of the basic configuration of a two-dimensional array solid-state imaging device, and FIG. 1B shows an example of a timing chart of horizontal and vertical scanning pulses.
図において、１，２はそれぞれ水平、垂直用の
走査回路、３は２次元状に配列された複数の光電
変換素子、４はビデオ信号出力端子、５，６はス
イツチング素子、７は垂直読出線、８は水平読出
線、９はビデオバイアス電圧源、１０は負荷抵抗
である。 In the figure, 1 and 2 are horizontal and vertical scanning circuits, 3 is a plurality of photoelectric conversion elements arranged two-dimensionally, 4 is a video signal output terminal, 5 and 6 are switching elements, and 7 is a vertical readout line. , 8 is a horizontal readout line, 9 is a video bias voltage source, and 10 is a load resistor.
走査回路１，２には例えば２相のクロツクパル
スCPx，CPyが供給され、入力パルスVsx，Vsyを
入力信号として、各出力OX(1)，OX(2)…OX(o)、
及びOY(1)，OY(2)…OY(o)に、VINをスタート信
号として、それぞれ入力パルスVsxとVsyがクロ
ツクCPxとCPyのタイミングで順次位相のシフト
したパルス列、Vpx(1)，Vpx(2)…Vpx(o)，Vpy(1)，
Vpy(2)…Vpy(o)を出力する。これらのパルス列の関
係は第１図Ｂに示されている。 For example, two-phase clock pulses CP x and CP y are supplied to the scanning circuits 1 and 2, and using the input pulses V sx and V sy as input signals, the respective outputs OX(1), OX(2)...OX (o) ,
And OY(1), OY(2)...OY (o) is a pulse train, Vpx, in which the input pulses Vsx and Vsy are phase-shifted sequentially at the timing of clocks CPx and CPy , respectively, using VIN as a start signal. (1), V px (2)…V px(o) , V py (1),
V py (2)…Output V py(o) . The relationship between these pulse trains is shown in FIG. 1B.
そこで、これらのパルス列Vpx(1)…，Vpy(1)…
によつてスイツチング素子５，６が順次開閉し、
２次元的に配列されたそれぞれの光電変換素子３
からの信号を読出線７から読出線８に読出して出
力端子４に取り出す。光電変換素子３からの信号
はその面上に投影された光学像に対応しているの
で、上記動作によりビデオ信号を出力端子４に取
り出すことができる。 Therefore, these pulse trains V px (1)…, V py (1)…
The switching elements 5 and 6 are sequentially opened and closed by
Each photoelectric conversion element 3 arranged two-dimensionally
The signal is read out from the readout line 7 to the readout line 8 and taken out to the output terminal 4. Since the signal from the photoelectric conversion element 3 corresponds to the optical image projected onto its surface, the video signal can be taken out to the output terminal 4 by the above operation.
ところで、この種の固体撮像装置では、必要な
解像度を得るために、例えば500×500個程度の光
電変換素子３と、それらとペアになつたスイツチ
ング素子５，６、さらに走査用の単位回路で構成
する必要があり、そのため、通常は高集積化が批
較的容易でしかも光電変換素子とスイツチング素
子を一体化して構成できるMOS−LSI技術によ
るものがほとんどであり、その一例を第２図に示
す。 By the way, in this type of solid-state imaging device, in order to obtain the necessary resolution, for example, about 500 x 500 photoelectric conversion elements 3, switching elements 5 and 6 paired with them, and a unit circuit for scanning are required. Therefore, most devices are based on MOS-LSI technology, which is relatively easy to achieve high integration and can be configured by integrating photoelectric conversion elements and switching elements. An example of this is shown in Figure 2. show.
この第２図はMOS−LSI技術により作られた
固体撮像装置用ICの光電変換素子３とスイツチ
ング素子５，６の構成を示したもので、１１は一
導電形の半導体基板、１２，１３，１４は基板１
１とは反対の導電形の拡散層、１５は絶縁酸化
膜、１６，１７は導電体膜からなるゲート電極で
ある。なお、８は拡散層１４に対するリード用導
電体膜で水平読出線を構成しているものである。 This figure 2 shows the configuration of a photoelectric conversion element 3 and switching elements 5 and 6 of an IC for a solid-state imaging device made by MOS-LSI technology, where 11 is a semiconductor substrate of one conductivity type, 12, 13, 14 is the board 1
1 is a diffusion layer of a conductivity type opposite to that of 1, 15 is an insulating oxide film, and 16 and 17 are gate electrodes made of conductor films. Note that 8 is a conductive film for reading to the diffusion layer 14 and constitutes a horizontal readout line.
そして、拡散層１２はフオトダイオードを基板
１１との間に形成して光電変換素子３となり、ゲ
ート電極１６は拡散層１２をソース、拡散層１３
をドレインとするMOSトランジスタを形成して
スイツチング素子６となり、さらに、ゲート電極
１７は拡散層１３をソース、拡散層１４をドレイ
ンとするMOSトランジスタを形成してスイツチ
ング素子５を構成している。 Then, the diffusion layer 12 forms a photodiode between it and the substrate 11 to become the photoelectric conversion element 3, and the gate electrode 16 uses the diffusion layer 12 as a source and the diffusion layer 13 as a source.
The switching element 5 is formed by forming a MOS transistor in which the gate electrode 17 has the diffusion layer 13 as the source and the diffusion layer 14 as the drain.
また、図示してないが走査回路１，２もMOS
トランジスタからなるシフトレジスタなどを利用
して作られる。 Although not shown, the scanning circuits 1 and 2 are also MOS
It is made using a shift register made of transistors.
そこで、走査回路１，２からパルスVpx(o)，
Vpy(o)が出力線Ox(o)，Oy(o)に現われたとき、スイ
ツチング素子６と５が同時に導通し、その位置に
ある光電変換素子３にビデオバイアス電圧源９か
らの充電電流が流れるが、このときの充電電流の
大きさは、その光電変換素子３に入射していた光
量に比例して放電していた電荷の量に対応したも
のとなるから、結局、負荷抵抗１０にはその光電
変換素子３の入射光量に応じた電圧が現われ、ビ
デオ信号として出力端子４から取り出されること
になる。 Therefore, pulses V px(o) ,
When V py(o) appears on the output lines O x(o) and O y(o) , switching elements 6 and 5 become conductive at the same time, and the photoelectric conversion element 3 at that position receives the voltage from the video bias voltage source 9. A charging current flows, but the magnitude of the charging current at this time corresponds to the amount of charge that was being discharged in proportion to the amount of light that was incident on the photoelectric conversion element 3, so in the end, the load resistance A voltage corresponding to the amount of light incident on the photoelectric conversion element 3 appears at 10, and is taken out from the output terminal 4 as a video signal.
次に第３図Ａは水平及び垂直の走査回路１，２
の一例では、１８はインバータ、１９はMOSト
ランジスタ、２０は入力パルス端子である。この
回路はインバータと転送ゲートからなる周知のシ
フトレジスタで、第３図Ｂに示すような２相のク
ロツクパルスCP1とCP2を印加しておき、先端２
０に入力パルスVsが供給されるとパルス列Vp(1)，
Vp(2)…Vp(o)がクロツク周期で順次位相シフトし
て得られるから、クロツクパルスとしてCPx、入
力パルスVsxとすれば出力にパルス列Vpx(1)……
を発生して水平走査回路１として使用でき、クロ
ツクパルスにCPy、入力パルスにVsyを印加すれ
ば出力にパルス列Vpy(1)…が得られるから垂直走
査回路２として動作させることができる。 Next, FIG. 3A shows horizontal and vertical scanning circuits 1 and 2.
In one example, 18 is an inverter, 19 is a MOS transistor, and 20 is an input pulse terminal. This circuit is a well-known shift register consisting of an inverter and a transfer gate, and two-phase clock pulses CP 1 and CP 2 as shown in FIG. 3B are applied to the tip 2.
When the input pulse V s is supplied to 0, the pulse train V p (1),
V p (2)...V p(o) is obtained by sequential phase shifting in the clock cycle, so if CP x is the clock pulse and the input pulse V sx is the output pulse train V px (1)...
It can be used as a horizontal scanning circuit 1 by generating , and by applying CP y to the clock pulse and V sy to the input pulse, a pulse train V py (1) . . . is obtained as an output, so it can be operated as a vertical scanning circuit 2.
なお、第３図Ａでは２相のクロツクパルスCP1
とCP2を用いたシフトレジスタの例を示したが、
クロツクパルスとしては２相に限らず３相、或い
は４相のもので動作させることもでき、そのよう
なシフトレジスタも周知であつて、いずれを用い
ても走査回路を構成することが可能である。 In addition, in FIG. 3A, the two-phase clock pulse CP 1
I showed an example of a shift register using CP 2 , but
The clock pulse is not limited to two phases, but can also be operated with three or four phases, and such shift registers are well known, and it is possible to construct a scanning circuit using any of them.
さて、以上の説明から明らかなように、固体撮
像装置を動作させるためには、周波数や位相に一
定の関係をもつた種々のパルス（クロツクパルス
及び入力パルス）を必要とする。 Now, as is clear from the above description, in order to operate a solid-state imaging device, various pulses (clock pulses and input pulses) having a certain relationship in frequency and phase are required.
即ち、第１図〜第３図から理解されるように、
クロツクパルスCPx，CPy、入力パルスVsx，Vsy
が必要になり、このうち、クロツクパルスCPxは
水平方向に設けられている光電変換素子３の素子
数に応じて、例えば６〜7MHzの高周波信号が使
用され、入力パルスVsxとクロツクパルスCPyに
はテレビジヨン信号の水平周波数の信号が、そし
て入力パルスVsyにはテレビジヨン信号の垂直周
波数の信号がそれぞれ使用される。またスタート
信号VINは垂直周波数の信号が使用される。 That is, as understood from FIGS. 1 to 3,
Clock pulses CP x , CP y , input pulses V sx , V sy
For the clock pulse CP A signal at the horizontal frequency of the television signal is used for , and a signal at the vertical frequency of the television signal is used for the input pulse V sy . Further, a vertical frequency signal is used as the start signal VIN.
そこで、従来の、例えばNTSC規格のカラー用
固体撮像装置においては、基準となる高周波信号
源を設け、それから例えば14.318MHzの基準周波
数信号を分周回路、カウンタ回路、デコーダ回路
などによつて処理し、上記各種のパルスを得るよ
うに構成していた。 Therefore, in conventional color solid-state imaging devices that comply with the NTSC standard, for example, a high-frequency signal source is provided as a reference, and then the reference frequency signal of, for example, 14.318 MHz is processed by a frequency dividing circuit, a counter circuit, a decoder circuit, etc. , and was configured to obtain the various pulses mentioned above.
これらの信号を使つて、動いている被写体を撮
像すると、、第４図に示したように、同図Ａの被
写体が１垂直周期後には同図Ｂのごとく変化した
ものを撮像することになる。 If you use these signals to image a moving subject, as shown in Figure 4, the image of the subject A in Figure 4 will change as shown in Figure B after one vertical cycle. .
したがつて、この撮像出力を再生すると、同図
Ｃのようにぶれた画面となつてしまう。 Therefore, when this image pickup output is reproduced, the screen becomes blurred as shown in C in the same figure.
この欠点を克服する手段として、従来、画面は
半分になるが、垂直周期を1/2倍にするという方
法があるが、単に垂直周波数駆動パルス発生回路
の入力パルスを１垂直周期に２度発生させても、
前の画面と後の画面が一しよになつてしまい、依
然として再生画面のぶれは残る。 Conventionally, as a means to overcome this drawback, there is a method of halving the screen size but increasing the vertical period by half, but simply generating the input pulse of the vertical frequency drive pulse generator twice in one vertical period. Even if I let you,
The previous screen and the next screen are now aligned, and the playback screen still remains blurry.
本発明の目的は、上記した従来技術の欠点を除
去し、動きのある被写体を撮像したときの再生画
面のぶれを低減させて、とくにVTRを用いたス
ローやスチル再生においてその一部分の再生画面
を鮮明に観察できるようにした固体撮像装置を提
供することにある。 An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, to reduce blurring of the playback screen when a moving subject is captured, and to reduce the blurring of a part of the playback screen, especially in slow or still playback using a VTR. An object of the present invention is to provide a solid-state imaging device that enables clear observation.
本発明は、上記目的を達成するために、鮮明画
像を得たい時には、固体撮像装置からの垂直方向
の読み出し周期を早めて、ぶれ発生の原因である
走査時間を短かくしたことを特徴とする。 In order to achieve the above object, the present invention is characterized in that when it is desired to obtain a clear image, the vertical readout cycle from the solid-state imaging device is accelerated to shorten the scanning time that causes blurring. .
以下、本発明による撮像装置の一実施例を第５
図、第６図および第７図を用いて説明する。 Hereinafter, one embodiment of the imaging device according to the present invention will be described in the fifth embodiment.
This will be explained using FIGS. 6 and 7.
第５図は本発明の一実施例を示すブロツク図
で、２１は基準周波数発振器、２２は水晶発振
子、２３は同期信号回路、２４は信号処理回路、
２５は水平走査回路用クロツクパルス発生回路、
２６は分周回路、２７は位相・パルス幅設定回
路、２８は水平周波数駆動パルス発生回路、２９
は分周回路、３０はカウンタ回路、３１はデコー
ダ回路、３２は固体撮像装置、３３は動作制御回
路、３４は垂直周波数駆動パルス発生回路、３５
は分周回路、３６はカウンタ回路、３７はデコー
ダ回路、３８は動作制御回路、３９は論理和回
路、４０は動作制御回路、４１はスイツチ回路、
４２は基準周波数発振器、４３は水晶発振子、４
４はデコーダ回路、４５はアナログスイツチであ
る。なお、その他の数字で示した部分は第１図と
同様の部分である。 FIG. 5 is a block diagram showing an embodiment of the present invention, in which 21 is a reference frequency oscillator, 22 is a crystal oscillator, 23 is a synchronizing signal circuit, 24 is a signal processing circuit,
25 is a clock pulse generation circuit for the horizontal scanning circuit;
26 is a frequency dividing circuit, 27 is a phase/pulse width setting circuit, 28 is a horizontal frequency drive pulse generation circuit, 29
30 is a frequency dividing circuit, 30 is a counter circuit, 31 is a decoder circuit, 32 is a solid-state imaging device, 33 is an operation control circuit, 34 is a vertical frequency drive pulse generation circuit, 35
is a frequency divider circuit, 36 is a counter circuit, 37 is a decoder circuit, 38 is an operation control circuit, 39 is an OR circuit, 40 is an operation control circuit, 41 is a switch circuit,
42 is a reference frequency oscillator, 43 is a crystal oscillator, 4
4 is a decoder circuit, and 45 is an analog switch. Note that the other parts indicated by numbers are the same parts as in FIG.
次に、第５図に示した装置の動作を第６図の波
形図を参照して説明する。 Next, the operation of the apparatus shown in FIG. 5 will be explained with reference to the waveform diagram in FIG. 6.
基準周波数発振器２１は基準高周波信号ａを発
生し同期信号回路２５に供給する。このとき、基
準高周波信号ａの周波数としては、既に説明した
ように、NTSC方式の撮像装置では14.318MHzに
選ばれている。 The reference frequency oscillator 21 generates a reference high frequency signal a and supplies it to the synchronization signal circuit 25. At this time, as already explained, the frequency of the reference high frequency signal a is selected to be 14.318 MHz in the NTSC imaging apparatus.
同期信号回路２３は基準高周波信号ａから合成
テレビジヨン信号の生成に必要な各種の同期信号
（水平・垂直同期信号、クランプパルス、水平・
垂直ブランキングパルス等）ｂを作成し、これを
信号処理回路２４に供給してテレビジヨン信号の
合成を行なわせる。 The synchronization signal circuit 23 generates various synchronization signals (horizontal and vertical synchronization signals, clamp pulses, horizontal and vertical synchronization signals, horizontal and vertical synchronization signals, clamp pulses, horizontal and
(vertical blanking pulse, etc.) is generated and supplied to the signal processing circuit 24 to synthesize a television signal.
このような各種の同期信号ｂを発生する同期信
号回路２３としては、LSIとして種々のものが知
られている。 Various types of LSI are known as the synchronization signal circuit 23 that generates various synchronization signals b.
また、水平走査回路用クロツクパルス発生回路
２５に供給された基準高周波信号ａは、分周回路
２６で1/2に分周されて7.16MHzの信号となり、
位相・パルス幅設定回路２７で所定の位相関係を
有し所定のパルス幅をもつたクロツクパルスCPx
に整形され、水平走査回路１に供給される。 Further, the reference high frequency signal a supplied to the horizontal scanning circuit clock pulse generation circuit 25 is frequency-divided by 1/2 by the frequency dividing circuit 26 to become a 7.16 MHz signal.
The phase/pulse width setting circuit 27 generates a clock pulse CP x having a predetermined phase relationship and a predetermined pulse width.
The signal is shaped into a horizontal scanning circuit 1 and supplied to the horizontal scanning circuit 1.
ここまでは従来の装置と特に変りはない。 Up to this point, there is no particular difference from conventional equipment.
水平周波数駆動パルス発生回路２８の分周回路
２９は分周回路２６の出力信号をさらに分周し、
入力パルスVsx、クロツクパルスCPyに要求され
る位相、パルス幅が得られるような出力信号ｃを
得る。 The frequency dividing circuit 29 of the horizontal frequency drive pulse generation circuit 28 further divides the output signal of the frequency dividing circuit 26,
An output signal c is obtained that provides the phase and pulse width required for the input pulse V sx and clock pulse CP y .
この出力信号ｃをカウンタ回路、デコーダ回路
３１を介して水平走査回路１の入力パルスVsxお
よび垂直走査回路２のクロツクパルスCPyを生成
し固体撮像素子３２に入力する。 This output signal c is passed through a counter circuit and a decoder circuit 31 to generate an input pulse V sx for the horizontal scanning circuit 1 and a clock pulse CP y for the vertical scanning circuit 2, which are input to the solid-state image pickup device 32.
前述の説明の如く、分周回路２９の出力信号ｃ
から、カウンタ回路３０、デコーダ回路３１を介
して、図示の例では２相のクロツクパルスCPyお
よびリセツトパルスｄを生成する。このようなカ
ウンタ回路３０およびデコーダ回路３１は公知で
ある。 As explained above, the output signal c of the frequency dividing circuit 29
From there, a two-phase clock pulse CP y and a reset pulse d are generated via a counter circuit 30 and a decoder circuit 31 in the illustrated example. Such counter circuit 30 and decoder circuit 31 are well known.
またデコーダ回路３１において、上記リセツト
パルスｄと出力信号ｃとの論理積をとり、水平走
査回路入力パルスVsxを得ることも公知のデジタ
ル回路技術で容易に実現できる。なお、図示の例
ではクロツクパルスCPyは２相であるがより多相
のクロツクパルスでも容易に実現できる。 Further, in the decoder circuit 31, the above reset pulse d and the output signal c are ANDed to obtain the horizontal scanning circuit input pulse Vsx , which can be easily realized using known digital circuit technology. In the illustrated example, the clock pulse CP y is of two phases, but it can easily be realized with a clock pulse of more multiple phases.
次に、上記リセツトパルスｄを動作制御回路３
３に入力する。また同期回路２３から１水平期間
の頭に出力される水平周波数の水平ドライブパル
スHDを動作制御回路３３に入力する。なお通常
市販されている同期回路LSIからは水平ドライブ
パルスHDが容易に得られる。また図示の例で
は、水平ドライブパルスHDを用いているが、類
似した信号であればこれに限らない。公知の技術
で水平ドライブパルスHDに類似した信号は容易
に生成できるから、それを用いてもよい。 Next, the reset pulse d is applied to the operation control circuit 3.
Enter 3. Further, a horizontal drive pulse HD of a horizontal frequency outputted from the synchronization circuit 23 at the beginning of one horizontal period is inputted to the operation control circuit 33. Note that the horizontal drive pulse HD can be easily obtained from a commercially available synchronous circuit LSI. Further, in the illustrated example, the horizontal drive pulse HD is used, but the invention is not limited to this as long as it is a similar signal. Since a signal similar to the horizontal drive pulse HD can be easily generated using a known technique, it may be used.
水平ドライブパルスHDおよびリセツトパルス
ｄとから動作制御パルスｅを生成する回路が動作
制御回路３３である。分周回路２９、カウンタ回
路３０は、動作制御パルスｅが“１”レベルの時
動作し、“０”レベルの時停止する。以上のよう
な動作をする動作制御回路３３、分周回路２９、
およびカウンタ回路３０も公知の技術で容易に構
成し得る。 The operation control circuit 33 is a circuit that generates the operation control pulse e from the horizontal drive pulse HD and the reset pulse d. The frequency dividing circuit 29 and the counter circuit 30 operate when the operation control pulse e is at the "1" level, and stop when the operation control pulse e is at the "0" level. The operation control circuit 33, frequency dividing circuit 29, which operates as described above,
The counter circuit 30 can also be easily constructed using known techniques.
次に、垂直周波数駆動パルス発生回路３４につ
いて説明する。分周回路３５は、分周回路２６の
出力信号をさらに分周し、入力パルスVsyに要求
される位相およびパルス幅が得られるような出力
信号ｆを得る。この出力信号ｆをカウンタ回路３
６、デコーダ回路３７、論理和回路３９を介して
垂直走査回路２の入力パルスVsyとして、第６図
のVSMのように１フイールド期間に整数回、例え
ば２回、パルスを生成させて用いる。この入力パ
ルスVsyを生成するためのデコーダ回路出力３７
の２つのパルスのうち１つのパルスを動作制御回
路３８に入力する。 Next, the vertical frequency drive pulse generation circuit 34 will be explained. The frequency dividing circuit 35 further divides the frequency of the output signal of the frequency dividing circuit 26 to obtain an output signal f that provides the phase and pulse width required for the input pulse V sy . This output signal f is sent to the counter circuit 3.
6. A pulse is generated and used as the input pulse V sy of the vertical scanning circuit 2 via the decoder circuit 37 and the OR circuit 39 an integer number of times, for example twice, in one field period, as shown in V SM in FIG. 6. . Decoder circuit output 37 for generating this input pulse V sy
One of the two pulses is input to the operation control circuit 38.
また、同期回路２３から１垂直期間の頭に出力
される垂直周波数の垂直ドライブパルスVDを動
作制御回路３８に入力する。垂直ドライブパルス
VDは先に説明した水平ドライブパルスHDと同
様市販されている同期回路LSIから得られるが、
垂直ドライブパルスVDと類似した他のパルスを
用いてもよいことは水平ドライブパルスHDの場
合と同様である。 Further, the vertical drive pulse VD of the vertical frequency outputted from the synchronization circuit 23 at the beginning of one vertical period is inputted to the operation control circuit 38. vertical drive pulse
VD can be obtained from a commercially available synchronous circuit LSI, similar to the horizontal drive pulse HD explained earlier.
As with the horizontal drive pulse HD, other pulses similar to the vertical drive pulse VD may be used.
基準周波数発振器４２は、第６図のVBLMに示
す切換制御パルスが“１”レベルの時にCpyを十
分に高い周波数に切り換えるたわの回路であり、
デコーダ回路４４を介して通常時よりも十分に高
い周波数の２相のクロツクパルスCpyを生成し、
スイツチ回路４１に入力する。 The reference frequency oscillator 42 is a circuit that switches Cpy to a sufficiently high frequency when the switching control pulse shown in FIG. 6, VBLM , is at the "1" level.
Generates a two-phase clock pulse Cpy with a sufficiently higher frequency than normal through the decoder circuit 44,
It is input to the switch circuit 41.
動作制御回路４０は、第６図のVBLMの切換制
御パルスでもつて通常の周波数と十分高い周波数
のCpyとを切り換えるスイツチ回路４１を制御す
るものである。なお、このVBLMのパルスは、デ
コーダ回路３７の出力から、容易に公知のデジタ
ル技術によつて実現できる。また、上記VBLMの
パルスで周波数の異なつた第１と第２のクロツク
パルスCpyを切り換えることも公知の技術で達成
される。 The operation control circuit 40 controls a switch circuit 41 that switches between a normal frequency and a sufficiently high frequency C py using the V BLM switching control pulse shown in FIG. Note that this V BLM pulse can be easily realized from the output of the decoder circuit 37 using known digital technology. Furthermore, switching between the first and second clock pulses Cpy , which have different frequencies, using the VBLM pulse can also be accomplished using known techniques.
こうして、第６図で示すような２相のCpy，
（Cp1M，Cp2M）、およびSSMが得られるので、固体
撮像装置３２は、パルス波形Vp(1)M，Vp(2)M，…，
Vp(o/2)M，Vp(o/2+1)M，…Vp(o)Mの様に、VBLMのパル
スが存在していないときは通常の周波数で駆動さ
れ、VBLMが存在する期間では高い周波数で駆動
される。 In this way, the two-phase C py as shown in Figure 6,
(C p1M , C p2M ), and S SM are obtained, so the solid-state imaging device 32 generates pulse waveforms V p (1) M , V p (2) M , ...,
When the V BLM pulse is not present, the V It is driven at a high frequency during the period when BLM exists.
なお、ここで言う高い周波数とは、VBLMの期
間が終るまでに第１図に示したVpy(o)までのパル
スが全てシフトされ出力されてしまうような周波
数を意味する。 Note that the high frequency referred to here means a frequency at which all pulses up to V py(o) shown in FIG. 1 are shifted and output by the end of the V BLM period.
したがつて、上記実施例によれば、第７図に示
したように、通常の周波数で駆動される部分の画
像は鮮明に再生され、高い周波数で駆動される部
分は、真中の細い横線となつて見える。この線の
幅は、VBLMを狭い区間に設定し、それに合わせ
てVBLM期間のCpxの周波数を高くすれば、ほとん
ど目立たなくなる。 Therefore, according to the above embodiment, as shown in FIG. 7, the image of the part driven at a normal frequency is reproduced clearly, and the part driven at a high frequency is reproduced with a thin horizontal line in the middle. It looks old. The width of this line becomes almost invisible by setting V BLM to a narrow interval and increasing the frequency of C px during the V BLM period accordingly.
なお、以上の説明では、１フイールド期間に
（VSM）が２個のパルスを含んでいる場合、すな
わち画面の上半分が二つ積み重なつた第７図に示
したような再生画面が出力される場合についてで
あるが、１フイールド期間にVSMが２個以上のパ
ルスを含んでいても本発明が適用できることは明
らかである。 In the above explanation, if (V SM ) includes two pulses in one field period, the output will be a playback screen like the one shown in Figure 7, in which the upper half of the screen is two stacked. However, it is clear that the present invention is applicable even if V SM includes two or more pulses in one field period.
また、VTRにおいて、再生画面を静止させて
観察するスチル再生を行う場合は、第５図に示し
たアナログスイツチ４５を設け、ビデオ信号出力
端子４の信号を同期信号回路２３からの１フレー
ム周波数のフレームパルスFAで、このアナログ
スイツチ４５をオン・オフすればよく、画面フリ
ツカは生じるが、より鮮明なスチル画面を得るこ
とができる。フレームパルスFAは、１フレーム
期間の１垂直走査期間の間、“１”レベルになつ
ている信号で、市販の同期信号LSIを用いて容易
に構成できるし、また、任意のデイジタル回路技
術により、これと類似のパルスを作成してもよ
い。 In addition, when performing still playback in which the playback screen is frozen and observed in a VTR, an analog switch 45 shown in FIG. This analog switch 45 can be turned on and off using the frame pulse FA, and although screen flickering occurs, a clearer still screen can be obtained. The frame pulse FA is a signal that remains at the "1" level during one vertical scanning period of one frame period, and can be easily configured using a commercially available synchronization signal LSI, and can be configured using any digital circuit technology. A pulse similar to this may also be created.
以上説明したように、本発明は、固体撮像装置
において、１垂直走査期間の最初と、１垂直走査
期間の約半分の期間後に、垂直走査駆動回路に入
力パルスを与え、該入力パルスを与える直前の走
査期間とそれ以外の走査期間とで垂直駆動用のク
ロツクパルスを切り換えることにより、再生画面
のぶれを低減することができるので、スロー再生
やスチル再生などの鮮明度を要求される再生時に
は、とくに品質の良好な画面を得ることができ
る。 As described above, in a solid-state imaging device, the present invention provides an input pulse to a vertical scanning drive circuit at the beginning of one vertical scanning period and after about half of one vertical scanning period, and immediately before applying the input pulse. By switching the clock pulse for vertical drive between the scanning period and the other scanning periods, it is possible to reduce blurring on the playback screen, which is especially useful when playing back that requires clarity, such as slow playback or still playback. You can get a good quality screen.
第１図Ａ，Ｂは固体撮像装置の原理的構成とそ
の駆動パルスの波形を示す説明図、第２図は固体
撮像装置を構成する光電変換素子とスイツチング
素子を説明するための断面図、第３図Ａ，Ｂは走
査回路の一例を示すブロツク図とその動作波形
図、第４図は従来技術による撮像出力の再生画面
を説明するための概略説明図、第５図は本発明の
固体撮像装置の１実施例を示すブロツク図、第６
図は第５図の動作説明用波形図、第７図は本発明
の固体撮像装置の出力の再生画面を説明するため
の概略説明図である。
２１……基準周波数発振器、２３……同期信号
回路、２４……信号処理回路、２５……水平走査
回路用クロツクパルス発生回路、３２……固体撮
像装置、３４……垂直走査周波数駆動パルス発生
回路、４１……スイツチ回路、４５……アナログ
スイツチ。
1A and 1B are explanatory diagrams showing the fundamental structure of a solid-state imaging device and the waveforms of its driving pulses; FIG. 3A and 3B are block diagrams and operation waveform diagrams showing an example of a scanning circuit, FIG. 4 is a schematic explanatory diagram for explaining a reproduction screen of an image pickup output according to the prior art, and FIG. 5 is a solid-state image pickup according to the present invention. Block diagram showing one embodiment of the device, No. 6
The figure is a waveform diagram for explaining the operation of FIG. 5, and FIG. 7 is a schematic explanatory diagram for explaining the reproduction screen of the output of the solid-state imaging device of the present invention. 21...Reference frequency oscillator, 23...Synchronizing signal circuit, 24...Signal processing circuit, 25...Clock pulse generation circuit for horizontal scanning circuit, 32...Solid-state imaging device, 34...Vertical scanning frequency drive pulse generation circuit, 41...Switch circuit, 45...Analog switch.
Claims (1)
備えた固体撮像装置において、水平走査周波数に
等しい周波数の第１のクロツクパルスを発生する
手段と、上記第１のクロツクパルスより充分に短
い周波数の第２のクロツクパルスを発生する手段
と、フイールド周波数の整数倍の周波数と所定の
パルス幅とを有する切換制御パルスを発生する手
段と、フイールド周波数の整数倍の周波数を有し
且つ上記切換制御パルスの後縁部に同期して立上
る前縁部を有する入力パルスを発生する手段と、
上記第１のクロツクパルスと第２のクロツクパル
スを入力して上記切換制御パルスが存在しないと
きには第１のクロツクパルスを出力し、上記切換
制御パルスが存在しているときだけ上記第２のク
ロツクパルスを出力する切換手段とを設け、上記
垂直走査駆動回路のシフトレジスタを上記入力パ
ルスと上記切換手段から出力されるパルスで動作
させることにより、上記固体撮像装置から読取ら
れてくる画像信号のうち、上記切換制御パルスの
パルス幅で定まる部分から読取られてくる画像信
号を無効化して上記固体撮像装置の特定の部分だ
けがフイールド走査期間に複数回繰返し走査され
た画像信号が出力されるように構成したことを特
徴とする固体撮像装置。 ２ 特許請求の範囲第１項において、上記撮像装
置から読取つた画像信号を一垂直走査期間ごとに
抜出す手段が設けられていることを特徴とする固
体撮像装置。[Claims] 1. In a solid-state imaging device equipped with a vertical scanning drive circuit consisting of a shift register, means for generating a first clock pulse having a frequency equal to the horizontal scanning frequency, and a frequency sufficiently shorter than the first clock pulse. means for generating a switching control pulse having a frequency that is an integral multiple of the field frequency and a predetermined pulse width; means for generating an input pulse having a leading edge rising synchronously with the trailing edge;
A switch that inputs the first clock pulse and the second clock pulse, outputs the first clock pulse when the switching control pulse is not present, and outputs the second clock pulse only when the switching control pulse exists. and operating the shift register of the vertical scanning drive circuit using the input pulse and the pulse output from the switching means, so that the switching control pulse is selected from among the image signals read from the solid-state imaging device. The image signal read from a portion determined by the pulse width of is invalidated, and only a specific portion of the solid-state imaging device is configured to output an image signal that has been repeatedly scanned a plurality of times during a field scanning period. A solid-state imaging device. 2. The solid-state imaging device according to claim 1, further comprising means for extracting an image signal read from the imaging device every vertical scanning period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130077A JPS5833371A (en) | 1981-08-21 | 1981-08-21 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130077A JPS5833371A (en) | 1981-08-21 | 1981-08-21 | Solid-state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833371A JPS5833371A (en) | 1983-02-26 |
| JPH0320956B2 true JPH0320956B2 (en) | 1991-03-20 |
Family
ID=15025431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130077A Granted JPS5833371A (en) | 1981-08-21 | 1981-08-21 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833371A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126376A (en) * | 1982-12-25 | 1984-07-20 | Fujitsu Ltd | Driving method of image pickup device |
| JPS60261928A (en) * | 1984-06-08 | 1985-12-25 | Mazda Motor Corp | Engine provided with supercharger |
| JPH0714200B2 (en) * | 1987-05-11 | 1995-02-15 | 株式会社日立製作所 | Imaging device |
-
1981
- 1981-08-21 JP JP56130077A patent/JPS5833371A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5833371A (en) | 1983-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531156A (en) | Solid state image pickup device | |
| JPS6161586B2 (en) | ||
| JPS585627B2 (en) | solid state imaging device | |
| JPS59174074A (en) | Reproducing circuit for output signal of solid state image pickup device | |
| JPH0320956B2 (en) | ||
| JP2010136253A (en) | Imaging apparatus and control method thereof | |
| JPH0591417A (en) | Solid state image pickup device and its driving method | |
| JPS6038987A (en) | Charge transfer image pickup device | |
| JPS59108490A (en) | Image pickup device | |
| JP4285828B2 (en) | Driving method of solid-state imaging device | |
| SU1021024A1 (en) | Device for displaying data on a large screen | |
| JPH0793704B2 (en) | Solid-state imaging device | |
| JP2703944B2 (en) | Driving method of solid-state imaging device | |
| JP3915416B2 (en) | Imaging apparatus and imaging element driving method | |
| JPH0153543B2 (en) | ||
| JP2868942B2 (en) | Solid-state imaging device | |
| SU1483673A1 (en) | Image signal generator | |
| JPH05316402A (en) | High speed video camera | |
| JPH01143473A (en) | Solid-state image pickup device | |
| JPH0646341A (en) | Solid-state image pickup device | |
| JPS58178674A (en) | Solid-state image pickup device | |
| JPH11187296A (en) | Video camera and its control method | |
| JPS61212175A (en) | Image pickup device | |
| JPH05176237A (en) | Solid-state image pickup device | |
| JPH0214684A (en) | Image pickup device |