JPH03187247A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH03187247A JPH03187247A JP32597089A JP32597089A JPH03187247A JP H03187247 A JPH03187247 A JP H03187247A JP 32597089 A JP32597089 A JP 32597089A JP 32597089 A JP32597089 A JP 32597089A JP H03187247 A JPH03187247 A JP H03187247A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor chip
- solder
- package substrate
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000007789 sealing Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000002844 melting Methods 0.000 claims description 39
- 230000008018 melting Effects 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000005476 soldering Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000004927 fusion Effects 0.000 abstract 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 6
- 229910000978 Pb alloy Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置およびその製造方法に関
し、特に気密封止(ハーメチック・シール)構造を備え
た半導体集積回路装置に適用して有効な技術に関するも
のである。
し、特に気密封止(ハーメチック・シール)構造を備え
た半導体集積回路装置に適用して有効な技術に関するも
のである。
半導体集積回路装置の実装方式の一つに、CCBバンプ
を介してパッケージ基板の主面に実装された半導体チッ
プをキャップで気密封止したチップキャリヤ(Chip
Carrier)がある。このチップキャリヤについ
ては、例えば特開昭62−249429号、特開昭63
−310139号公報などに記載されている。
を介してパッケージ基板の主面に実装された半導体チッ
プをキャップで気密封止したチップキャリヤ(Chip
Carrier)がある。このチップキャリヤについ
ては、例えば特開昭62−249429号、特開昭63
−310139号公報などに記載されている。
第7図は、上記文献に記載されたチップキャリアの断面
構造を示している。このチップキャリア20は、ムライ
トなどのセラミック材料からなるパッケージ基板21の
主面に形成された電極22上にCCBバンプ23を介し
て接続された半導体チップ24をキャップ25で気密封
止したパッケージ構造を備えている。キャップ25は、
例えば窒化アルミニウム(AIN>からなり、封止用半
田26を介してパッケージ基板21の主面に接合されて
いる。
構造を示している。このチップキャリア20は、ムライ
トなどのセラミック材料からなるパッケージ基板21の
主面に形成された電極22上にCCBバンプ23を介し
て接続された半導体チップ24をキャップ25で気密封
止したパッケージ構造を備えている。キャップ25は、
例えば窒化アルミニウム(AIN>からなり、封止用半
田26を介してパッケージ基板21の主面に接合されて
いる。
キャップ25の下面と半導体チップ24の背面(上面)
とは、伝熱用半田27を介して接合されており、半導体
チップ24から発生した熱が伝熱用半田27を経てキャ
ップ25から外部に放散される構造になっている。また
、パッケージ基板21の下面に形成された電極22上に
は、前記CCBバンプ23よりも大径のCCBバンプ2
8が形成されている。チップキャリア20は、このCC
Bバンプ28を介してモジュール基板に実装される。パ
ッケージ基板21の内部には、例えばW(タングステン
〉からなる内部配線29が形成されており、この内部配
線29を通じてパッケージ基板21の主面および下面の
電極22.22間が電気的に接続されている。
とは、伝熱用半田27を介して接合されており、半導体
チップ24から発生した熱が伝熱用半田27を経てキャ
ップ25から外部に放散される構造になっている。また
、パッケージ基板21の下面に形成された電極22上に
は、前記CCBバンプ23よりも大径のCCBバンプ2
8が形成されている。チップキャリア20は、このCC
Bバンプ28を介してモジュール基板に実装される。パ
ッケージ基板21の内部には、例えばW(タングステン
〉からなる内部配線29が形成されており、この内部配
線29を通じてパッケージ基板21の主面および下面の
電極22.22間が電気的に接続されている。
上記チップキャリアを組立てるには、まずチップマウン
ト装置を用いて半導体チップをパッケージ基板の主面に
正確に位置決めする。すなわち、半導体チップのCCB
バンプをパッケージ基板の電極上に正確に位置決めする
。続いて、リフロー炉内でCCBバンプを加熱、溶融し
てこれを電極に固着させる。次に、パッケージ基板の主
面にキャッフヲ被せ、封止用半田を用いてこのキャップ
をパッケージ基板の主面に固着させるとともに、伝熱用
半田を用いて半導体チップの背面をキャップの下面に固
着させる。
ト装置を用いて半導体チップをパッケージ基板の主面に
正確に位置決めする。すなわち、半導体チップのCCB
バンプをパッケージ基板の電極上に正確に位置決めする
。続いて、リフロー炉内でCCBバンプを加熱、溶融し
てこれを電極に固着させる。次に、パッケージ基板の主
面にキャッフヲ被せ、封止用半田を用いてこのキャップ
をパッケージ基板の主面に固着させるとともに、伝熱用
半田を用いて半導体チップの背面をキャップの下面に固
着させる。
パッケージ基板の主面にキャップを半田付けするには、
パッケージ基板とキャップとの接合部に半田プリフォー
ムを介装し、この半田プリフォームをリフロー炉内で加
熱、溶融する。あるいは、パッケージ基板側およびくま
たは)キャップ側に予備半田を形成しておき、この予備
半田を加熱、溶融する。また、半導体チップの背面をキ
ャップの下面に半田付1すするには、キャップと半導体
チップとの間に半田プリフォームを介装し、この半田プ
リフォームを加熱、溶融する。あるいは、キャップの下
面側および(または)半導体チップの背面に予備半田を
形成しておき、この予備半田を加熱、溶融する。
パッケージ基板とキャップとの接合部に半田プリフォー
ムを介装し、この半田プリフォームをリフロー炉内で加
熱、溶融する。あるいは、パッケージ基板側およびくま
たは)キャップ側に予備半田を形成しておき、この予備
半田を加熱、溶融する。また、半導体チップの背面をキ
ャップの下面に半田付1すするには、キャップと半導体
チップとの間に半田プリフォームを介装し、この半田プ
リフォームを加熱、溶融する。あるいは、キャップの下
面側および(または)半導体チップの背面に予備半田を
形成しておき、この予備半田を加熱、溶融する。
キャップをパッケージ基板の主面に半田付けする工程と
、半導体チップの背面をキャップの下面に半田付けする
工程とは同時に行われる。従って、封止用半田と伝熱用
半田とは、融点がほぼ等しい材料で構成される。また、
封止用半田および伝熱用半田はその融点がCCBバンプ
の融点よりも低い材料で構成される。さもないと、リフ
ロー炉内で封止用半田および伝熱用半田を加熱、溶融す
る際にCCBバンプが再溶融し、キャップの重みでCC
Bバンプが潰れるため、隣り合ったCCBバンプ同士が
短絡してしまうからである。このような理由から、CC
Bバンプは、例えば2重量 :%程度の5rH−を含有
するP b / S n合金(融点=320〜330℃
程度)のような高融点半田で構成されており、封止用半
田および伝熱用半田は、例えば10重量%程度のSnを
含有するP b / S n合金(融点=290〜30
0℃程度)のような低融点半田で構成されている。
、半導体チップの背面をキャップの下面に半田付けする
工程とは同時に行われる。従って、封止用半田と伝熱用
半田とは、融点がほぼ等しい材料で構成される。また、
封止用半田および伝熱用半田はその融点がCCBバンプ
の融点よりも低い材料で構成される。さもないと、リフ
ロー炉内で封止用半田および伝熱用半田を加熱、溶融す
る際にCCBバンプが再溶融し、キャップの重みでCC
Bバンプが潰れるため、隣り合ったCCBバンプ同士が
短絡してしまうからである。このような理由から、CC
Bバンプは、例えば2重量 :%程度の5rH−を含有
するP b / S n合金(融点=320〜330℃
程度)のような高融点半田で構成されており、封止用半
田および伝熱用半田は、例えば10重量%程度のSnを
含有するP b / S n合金(融点=290〜30
0℃程度)のような低融点半田で構成されている。
このように、チップキャリアは、パッケージ基板の主面
にキャップを半田付けして半導体チップの気密封止を行
っているため、この半田付けの良否がパッケージの気密
信頼性を大きく左右する。
にキャップを半田付けして半導体チップの気密封止を行
っているため、この半田付けの良否がパッケージの気密
信頼性を大きく左右する。
本発明者は、前記チップキャリヤの組立て工程を検討し
た結果、下記の問題点を見出した。
た結果、下記の問題点を見出した。
すなわち、チップキャリアの組立て工程のうち、パッケ
ージ基板の主面にキャップを半田付けする工程では、前
述したようにパッケージ基板とキャップとの間に介装し
た半田プリフォームを加熱、溶融するか、あるいはパッ
ケージ基板側およびキャップ側に形成した予備半田を加
熱、溶融する。
ージ基板の主面にキャップを半田付けする工程では、前
述したようにパッケージ基板とキャップとの間に介装し
た半田プリフォームを加熱、溶融するか、あるいはパッ
ケージ基板側およびキャップ側に形成した予備半田を加
熱、溶融する。
ところが、半田プリフォーム(または予備半田)を溶融
すると、キャップがその重みでパッケージ基板側に沈み
込むため、キャップとパッケージ基板とで囲まれた封止
領域(キャビティ)の容積が減少する。そのため、キャ
ビティの内圧が上昇し、溶融した封止用半田がキャビテ
ィの外方に向かって膨らむ結果、最悪の場合には、封止
用半田の内部に貫通孔(ブローホール)が生じてしまう
という問題がある。
すると、キャップがその重みでパッケージ基板側に沈み
込むため、キャップとパッケージ基板とで囲まれた封止
領域(キャビティ)の容積が減少する。そのため、キャ
ビティの内圧が上昇し、溶融した封止用半田がキャビテ
ィの外方に向かって膨らむ結果、最悪の場合には、封止
用半田の内部に貫通孔(ブローホール)が生じてしまう
という問題がある。
本発明の目的は、半導体チップを実装したパッケージ基
板の主面にキャップを半田付けして前記半導体チップを
気密封止するとともに、前記半導体チップの背面を前記
キャップの下面に半田付けしたパッケージ構造を備えた
半導体集積回路装置の気密信頼性を向上させることので
きる技術を提供することにある。
板の主面にキャップを半田付けして前記半導体チップを
気密封止するとともに、前記半導体チップの背面を前記
キャップの下面に半田付けしたパッケージ構造を備えた
半導体集積回路装置の気密信頼性を向上させることので
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、半導体チップを実装したパッケージ基
板の主面にキャップを半田付けして前記半導体チップを
気密封止するとともに、前記半導体チップの背面を前記
キャップの下面に半田付けしてなるパッケージ構造を備
えた半導体集積回路装置において、前記キャップの一部
に貫通孔を設け、その一方の開口端を前記半導体チップ
とキャップとの接合面に配置したものである。
板の主面にキャップを半田付けして前記半導体チップを
気密封止するとともに、前記半導体チップの背面を前記
キャップの下面に半田付けしてなるパッケージ構造を備
えた半導体集積回路装置において、前記キャップの一部
に貫通孔を設け、その一方の開口端を前記半導体チップ
とキャップとの接合面に配置したものである。
本願の他の発明は、半導体チップを実装したパッケージ
基板の主面にキャップを半田付けして前記半導体チップ
を気密封止するとともに、前記半導体チップの背面を前
記キャップの下面に半田付けしてなるパッケージ構造を
備えた半導体集積回路装置の製造方法において、前記パ
ッケージ基板の主面にキャップを半田付けする際、あら
かじめ高融点金属からなる枠状の薄板の両面に低融点金
属からなる枠状の薄板を積層するとともに、前記低融点
金属からなる薄板の一部に枠の内外に通じる貫通溝を設
けてなる封止用半田を用意し、この封止用半田を前記パ
ッケージ基板とキャップとの接合部に介装した後、加熱
、溶融するものである。
基板の主面にキャップを半田付けして前記半導体チップ
を気密封止するとともに、前記半導体チップの背面を前
記キャップの下面に半田付けしてなるパッケージ構造を
備えた半導体集積回路装置の製造方法において、前記パ
ッケージ基板の主面にキャップを半田付けする際、あら
かじめ高融点金属からなる枠状の薄板の両面に低融点金
属からなる枠状の薄板を積層するとともに、前記低融点
金属からなる薄板の一部に枠の内外に通じる貫通溝を設
けてなる封止用半田を用意し、この封止用半田を前記パ
ッケージ基板とキャップとの接合部に介装した後、加熱
、溶融するものである。
前記第一の発明によれば、封止用半田および伝熱用半田
の溶融に伴ってキャビティの容積が減少した際、キャビ
ティ内の空気の一部が貫通孔を通じて外部に放出される
ことにより、キャビティの内圧の上昇が防止されるので
、封止用半田の内部に貫通孔(ブローホール)ができる
のを防止することができる。また、前記貫通孔の一方の
開口端を半導体チップとキャップとの接合面に配置する
ことにより、半導体チップとキャップの間に介装される
半田が溶融した際、その一部が貫通孔に浸入してその内
部を塞ぐので、キャビティ内の気密を確保することがで
きる。
の溶融に伴ってキャビティの容積が減少した際、キャビ
ティ内の空気の一部が貫通孔を通じて外部に放出される
ことにより、キャビティの内圧の上昇が防止されるので
、封止用半田の内部に貫通孔(ブローホール)ができる
のを防止することができる。また、前記貫通孔の一方の
開口端を半導体チップとキャップとの接合面に配置する
ことにより、半導体チップとキャップの間に介装される
半田が溶融した際、その一部が貫通孔に浸入してその内
部を塞ぐので、キャビティ内の気密を確保することがで
きる。
前記第二の発明によれば、高融点金属からなる薄板の両
面に低融点金属からなる薄板を積層した封止用半田を加
熱することにより、先ず低融点金属からなる薄板が溶融
し始め、これに伴ってキャビティの容積も減少し始める
。このとき、キャビティ内の空気の一部は封止用半田に
設けた貫通溝を通じて外部に放出されるのでキャビティ
の内圧の上昇が防止される。また、封止用半田の溶融が
進行するに伴って、貫通溝が消失するため、キャビティ
内の気密を確保することができる。
面に低融点金属からなる薄板を積層した封止用半田を加
熱することにより、先ず低融点金属からなる薄板が溶融
し始め、これに伴ってキャビティの容積も減少し始める
。このとき、キャビティ内の空気の一部は封止用半田に
設けた貫通溝を通じて外部に放出されるのでキャビティ
の内圧の上昇が防止される。また、封止用半田の溶融が
進行するに伴って、貫通溝が消失するため、キャビティ
内の気密を確保することができる。
〔実施例1〕
第1図は、本実施例1の半導体集積回路装置であるチッ
プキャリヤ1を示している。このチップキャリヤ1は、
CCBバンプ2を介してバツケージ基板3の電極4上に
フェイスダウン・ボンディングした半導体チップ5をキ
ャップ6で気密封止したパッケージ構造を備えている。
プキャリヤ1を示している。このチップキャリヤ1は、
CCBバンプ2を介してバツケージ基板3の電極4上に
フェイスダウン・ボンディングした半導体チップ5をキ
ャップ6で気密封止したパッケージ構造を備えている。
上記キャップ6は、封止用半田7を介してパッケージ基
板3の主面に半田付けされている。また、半導体チップ
5の背面(上面)は、伝熱用半田8を介してキャップ6
の下面に半田付けされている。
板3の主面に半田付けされている。また、半導体チップ
5の背面(上面)は、伝熱用半田8を介してキャップ6
の下面に半田付けされている。
パッケージ基板3の下面の電極4には、前記CCBバン
プ2よりも径の大きいCCBバンプ9が接合されている
。このCCBバンプ9は、パッケージ基板3の内部に設
けられた、例えばW(タングステン〉からなる内部配線
10を通じてCCBバンプ2、さらには半導体チップ5
と電気的に接続されている。CCBバンプ9は、チップ
キャリヤ1をモジ一−ル基板などに実装する際の外部端
子として使用されるものであり、キャップ6をパッケー
ジ基板3に半田付けした後の工程で形成される。
プ2よりも径の大きいCCBバンプ9が接合されている
。このCCBバンプ9は、パッケージ基板3の内部に設
けられた、例えばW(タングステン〉からなる内部配線
10を通じてCCBバンプ2、さらには半導体チップ5
と電気的に接続されている。CCBバンプ9は、チップ
キャリヤ1をモジ一−ル基板などに実装する際の外部端
子として使用されるものであり、キャップ6をパッケー
ジ基板3に半田付けした後の工程で形成される。
上記パッケージ基板3は、ムライトなどのセラミック材
料で構成されており、キャップ6は、例えば窒化アルミ
ニウム(A f N)で構成されている。CCBバンプ
2は、例えば2重量%程度のSnを含有するP b /
S n合金(融点=320〜330℃程度〉で構成さ
れており、CCBバンプ9は、例えば30重量%程度の
Snを含有するpb/Sn合金(融点−250〜260
℃程度)で構成されている。封止用半田7および伝熱用
半田8は、例えば10重量%程度のSnを含有するpb
/Sn合金(融点=290〜300℃程度)で構成され
ている。
料で構成されており、キャップ6は、例えば窒化アルミ
ニウム(A f N)で構成されている。CCBバンプ
2は、例えば2重量%程度のSnを含有するP b /
S n合金(融点=320〜330℃程度〉で構成さ
れており、CCBバンプ9は、例えば30重量%程度の
Snを含有するpb/Sn合金(融点−250〜260
℃程度)で構成されている。封止用半田7および伝熱用
半田8は、例えば10重量%程度のSnを含有するpb
/Sn合金(融点=290〜300℃程度)で構成され
ている。
本実施例1のチップキャリヤ1は、キャップ6の一部に
微細な貫通孔11が設けられている。この貫通孔11の
一方の開口端はキャップ6の上面に配置されており、も
う一方の開口端は半導体チップ5とキャップ6との接合
面に配置されている。
微細な貫通孔11が設けられている。この貫通孔11の
一方の開口端はキャップ6の上面に配置されており、も
う一方の開口端は半導体チップ5とキャップ6との接合
面に配置されている。
ただし、組立てが完了したチップキャリヤ1においては
、伝熱用半田8の一部が貫通孔11の内部を塞いでいる
ため、この貫通孔11を通じてキヤビテ。内に空気や水
分などが浸入することはない。
、伝熱用半田8の一部が貫通孔11の内部を塞いでいる
ため、この貫通孔11を通じてキヤビテ。内に空気や水
分などが浸入することはない。
キャップ6とパッケージ基板3との接合部におけるパッ
ケージ基板3およびキャップ6のそれぞれの表面には、
例えばT i / N i / A uからなる複合金
属膜で構成された半田メタライズ層12が必要に応じて
形成される。この半田メタライズ層12は、主として封
止用半田7の濡れ性の向上を目的として形成される。
ケージ基板3およびキャップ6のそれぞれの表面には、
例えばT i / N i / A uからなる複合金
属膜で構成された半田メタライズ層12が必要に応じて
形成される。この半田メタライズ層12は、主として封
止用半田7の濡れ性の向上を目的として形成される。
次に、キャップ6の一部に前記貫通孔11を設けたこと
によって得られる作用、効果を、チップキャリヤ1の組
立て工程に従って説明する。
によって得られる作用、効果を、チップキャリヤ1の組
立て工程に従って説明する。
チップキャリヤlを組立てるには、まず第2図に示すよ
うに、半導体チップ5の主面に形成されたCCBバンプ
2をパッケージ基板3の電極4上に位置決めした後、こ
のパッケージ基板3をリフロー炉(図示せず)に搬送し
、不活性ガスの雰囲気中でCCBバンプ2を加熱、溶融
してこれを電極4に固着させる。
うに、半導体チップ5の主面に形成されたCCBバンプ
2をパッケージ基板3の電極4上に位置決めした後、こ
のパッケージ基板3をリフロー炉(図示せず)に搬送し
、不活性ガスの雰囲気中でCCBバンプ2を加熱、溶融
してこれを電極4に固着させる。
次に、第3図に示すように、あらかじめ四角枠状に成形
し、ておいた封止用半田7(半田プリフォーム〉をパッ
ケージ基板3の主面に載置するとともに、同じくあらか
じめ成形しておいた伝熱用半田8 (半田プリフォーム
〉を半導体チップ5の背面に載置した後、封止用半田7
の上にキャップ6を載置する。このとき、必要に応じて
キャップ6の上方から所定の荷重を印加する。
し、ておいた封止用半田7(半田プリフォーム〉をパッ
ケージ基板3の主面に載置するとともに、同じくあらか
じめ成形しておいた伝熱用半田8 (半田プリフォーム
〉を半導体チップ5の背面に載置した後、封止用半田7
の上にキャップ6を載置する。このとき、必要に応じて
キャップ6の上方から所定の荷重を印加する。
次に、この状態でパッケージ基板3をリフロー炉に搬送
し、不活性ガスの雰囲気中で封止用半田7および伝熱用
半田8を加熱、溶融する。封止用半田7および伝熱用半
田8が溶融し始めると、キャップ6がその重みでパッケ
ージ基板3側に沈み込むために、キャビティの容積が減
少し始めるが、第4図に示すように、キャビティ内の空
気の一部は貫通孔11を通じて外部に放出されるため、
キャビティの内圧が上昇することはない。
し、不活性ガスの雰囲気中で封止用半田7および伝熱用
半田8を加熱、溶融する。封止用半田7および伝熱用半
田8が溶融し始めると、キャップ6がその重みでパッケ
ージ基板3側に沈み込むために、キャビティの容積が減
少し始めるが、第4図に示すように、キャビティ内の空
気の一部は貫通孔11を通じて外部に放出されるため、
キャビティの内圧が上昇することはない。
そして、封止用半田7および伝熱用半田8の溶融がさら
に進行すると、前記第1図に示すように、伝熱用半田8
が半導体チップ5の背面全体に広がり、その一部が貫通
孔11に浸入してその内部を塞ぐため、キャビティ内が
気密状態となる。
に進行すると、前記第1図に示すように、伝熱用半田8
が半導体チップ5の背面全体に広がり、その一部が貫通
孔11に浸入してその内部を塞ぐため、キャビティ内が
気密状態となる。
以上のように、キャップ6の一部に貫通孔11を設け、
その一方の開口端を半導体チップ5とヰャップ6との接
合面に配置した本実施例1のチップキャリヤ1によれば
、封止用半田7および伝熱用半田8の溶融に伴うキャビ
ティ内の圧力上昇を防止することができるため、封止用
半田7の内部に貫通孔(ブローホール)が生じるのを確
実に防止することができる。
その一方の開口端を半導体チップ5とヰャップ6との接
合面に配置した本実施例1のチップキャリヤ1によれば
、封止用半田7および伝熱用半田8の溶融に伴うキャビ
ティ内の圧力上昇を防止することができるため、封止用
半田7の内部に貫通孔(ブローホール)が生じるのを確
実に防止することができる。
〔実施例2〕
本実施例2の半導体集積回路装置であるチップキャリヤ
1は、キャップ6の一部に貫通孔11を設けていない点
、および封止用半田7の組成が異なっている点を除き、
前記実施例1のチップキャリヤ1と同一のパッケージ構
造を備えている。
1は、キャップ6の一部に貫通孔11を設けていない点
、および封止用半田7の組成が異なっている点を除き、
前記実施例1のチップキャリヤ1と同一のパッケージ構
造を備えている。
本実施例2によるチップキャリヤ1の組立て工程では、
パッケージ基板3の主面にキャップ6を半田付けする際
に、第5図に示すような封止用半田7を使用する。この
封止用半田7は、高融点金属からなる四角枠状の薄板7
aの両面に低融点金属からなる四角枠状の薄板7b、7
bを積層したものである。また、低融点金属からなる二
枚の薄板7b、7bのそれぞれの一部には、枠の内外に
通じる貫通a13が、例えば2個設けられている。
パッケージ基板3の主面にキャップ6を半田付けする際
に、第5図に示すような封止用半田7を使用する。この
封止用半田7は、高融点金属からなる四角枠状の薄板7
aの両面に低融点金属からなる四角枠状の薄板7b、7
bを積層したものである。また、低融点金属からなる二
枚の薄板7b、7bのそれぞれの一部には、枠の内外に
通じる貫通a13が、例えば2個設けられている。
貫通溝13は、二枚の薄板7b、7bのそれぞれの一部
に1個あるいは3個以上設けてもよい。また、貫通溝1
3は二枚の薄板7b、7bの−゛方にのみ設けてもよい
。高融点金属からなる薄板7aは、例えばPb(融点=
327.4℃)であり、低融点金属からなる二枚の薄
板7b、7bは、例えばSn(融点= 231.8℃)
である。このとき、PbとSnの重量比がPb :Sn
’q9 : 1、すなわち10重量%程度のSnを含有
するP b / S n合金である伝熱用半田8と路間
−にtlるように、薄板?a、7bの板厚を調整する。
に1個あるいは3個以上設けてもよい。また、貫通溝1
3は二枚の薄板7b、7bの−゛方にのみ設けてもよい
。高融点金属からなる薄板7aは、例えばPb(融点=
327.4℃)であり、低融点金属からなる二枚の薄
板7b、7bは、例えばSn(融点= 231.8℃)
である。このとき、PbとSnの重量比がPb :Sn
’q9 : 1、すなわち10重量%程度のSnを含有
するP b / S n合金である伝熱用半田8と路間
−にtlるように、薄板?a、7bの板厚を調整する。
上記封止用半田7を用いてパッケージ基板3の主面にキ
ャップ6を半田付けするには、封止用半田7をパッケー
ジ基板3の主面に載置するとともに、伝熱用半田8を半
導体チップ5の背面に載置した後、封止用半田7の上に
キャップ6を載置する。その際、必要に応じてキャップ
6の上方から所定の荷重を印加する。次に、この状態で
パッケージ基板3をリフロー炉に搬送し、不活性ガスの
雰囲気中でパッケージ基板3を加熱する。リフロー炉内
の温度がSnの融点(231,8℃)まで達すると、ま
ず二枚の薄板7b、7bが溶融し始める。このとき、キ
ャップ6がその重みでパッケージ基板3側に沈み込むた
めに、キャビティの容積が減少し始めるが、第6図に示
すように、キャビティ内の空気の一部は貫通溝13を通
じて外部に放出されるため、キャビティの内圧が上昇す
ることはない。
ャップ6を半田付けするには、封止用半田7をパッケー
ジ基板3の主面に載置するとともに、伝熱用半田8を半
導体チップ5の背面に載置した後、封止用半田7の上に
キャップ6を載置する。その際、必要に応じてキャップ
6の上方から所定の荷重を印加する。次に、この状態で
パッケージ基板3をリフロー炉に搬送し、不活性ガスの
雰囲気中でパッケージ基板3を加熱する。リフロー炉内
の温度がSnの融点(231,8℃)まで達すると、ま
ず二枚の薄板7b、7bが溶融し始める。このとき、キ
ャップ6がその重みでパッケージ基板3側に沈み込むた
めに、キャビティの容積が減少し始めるが、第6図に示
すように、キャビティ内の空気の一部は貫通溝13を通
じて外部に放出されるため、キャビティの内圧が上昇す
ることはない。
そして、溶融したSnは、炉内の温度の上昇につれてP
bの薄板7aの内部に拡散するため、貫通溝13は次第
に消失する。そして、炉内の温度がPb:5n=9:1
(重量比)からなるPb/Sn合金の共融点(共結
点)である290〜300℃程度に達すると、封止用半
田7および伝熱用半田8が完全に溶融し、キャビティ内
が気密状態となる。
bの薄板7aの内部に拡散するため、貫通溝13は次第
に消失する。そして、炉内の温度がPb:5n=9:1
(重量比)からなるPb/Sn合金の共融点(共結
点)である290〜300℃程度に達すると、封止用半
田7および伝熱用半田8が完全に溶融し、キャビティ内
が気密状態となる。
以上のように、高融点金属からなる枠状の薄板7aの両
面に低融点金属からなる枠状の薄板7bを積層するとと
もに、この薄板7bの一部に粋の内外に通じる貫通溝1
3を設けた封止用半田7を用いてパッケージ基板3の主
面にキャップ6を半田付けする本実施例2のチップキャ
リヤ1の組立て方法によれば、封止用半田7および伝熱
用半田8の溶融時におけるキャビティ内の圧力上昇を防
止することができるため、前記実施例1の場合と同様、
封止用半田7の内部に貫通孔(ブローホール)が生じる
のを確実に防止することができる。
面に低融点金属からなる枠状の薄板7bを積層するとと
もに、この薄板7bの一部に粋の内外に通じる貫通溝1
3を設けた封止用半田7を用いてパッケージ基板3の主
面にキャップ6を半田付けする本実施例2のチップキャ
リヤ1の組立て方法によれば、封止用半田7および伝熱
用半田8の溶融時におけるキャビティ内の圧力上昇を防
止することができるため、前記実施例1の場合と同様、
封止用半田7の内部に貫通孔(ブローホール)が生じる
のを確実に防止することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例1.2に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例1.2に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
例えば、前記実施例1のキャップに設ける貫通孔は、複
数であってもよい。
数であってもよい。
また、前記実施例2の封止用半田は、pbとSnの組み
合わせに限定されるものではない。
合わせに限定されるものではない。
以上の説明では、主として本発明者によってなされた発
明をその背景となったチップキャリヤに適用した場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、半導体チップを実装したパッケージ基板にキャッ
プを半田付けすることによって半導体チップの気密封止
を行う各種のパッケージに適用することができる。
明をその背景となったチップキャリヤに適用した場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、半導体チップを実装したパッケージ基板にキャッ
プを半田付けすることによって半導体チップの気密封止
を行う各種のパッケージに適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
(1)、半導体チップを実装したパッケージ基板の主面
にキャップを半田付けして前記半導体チップを気密封止
するとともに、前記半導体チップの背面を前記キャップ
の下面に半田付けしてなるパッケージ構造を備えた半導
体集積回路装置において、前記キャップの一部に貫通孔
を設け、その一方の開口端を前記半導体チップとキャッ
プとの接合面に配置した本願の一発明によれば、半田の
溶融に伴うキャビティ内の圧力上昇を防止することがで
きるので、封止用半田の内部に貫通孔(ブローホール)
が生じるのを確実に防止することができる。
にキャップを半田付けして前記半導体チップを気密封止
するとともに、前記半導体チップの背面を前記キャップ
の下面に半田付けしてなるパッケージ構造を備えた半導
体集積回路装置において、前記キャップの一部に貫通孔
を設け、その一方の開口端を前記半導体チップとキャッ
プとの接合面に配置した本願の一発明によれば、半田の
溶融に伴うキャビティ内の圧力上昇を防止することがで
きるので、封止用半田の内部に貫通孔(ブローホール)
が生じるのを確実に防止することができる。
(2)、半導体チップを実装したパッケージ基板の主面
にキャップを半田付けして前記半導体チップを気密封止
するとともに、前記半導体チップの背面を前記キャップ
の下面に半田付けしてなるパッケージ構造を備えた半導
体集積回路装置の製造方法において、前記パッケージ基
板の主面にキャップを半田付けする際、あらかじめ高融
点金属からなる枠状の薄板の両面に低融点金属からなる
枠状の薄板を積層するとともに、前記低融点金属からな
る薄板の一部に枠の内外に通じる貫通溝を設けてなる封
止用半田を用意し、この封止用半田を前記パッケージ基
板とキャップとの接合部に介装した後、加熱、溶融する
本願の他の発明によれば、半田の溶融に伴うキャビティ
内の圧力上昇を防止することができるので、前記(1)
の発明と同様の効果を得ることができる。
にキャップを半田付けして前記半導体チップを気密封止
するとともに、前記半導体チップの背面を前記キャップ
の下面に半田付けしてなるパッケージ構造を備えた半導
体集積回路装置の製造方法において、前記パッケージ基
板の主面にキャップを半田付けする際、あらかじめ高融
点金属からなる枠状の薄板の両面に低融点金属からなる
枠状の薄板を積層するとともに、前記低融点金属からな
る薄板の一部に枠の内外に通じる貫通溝を設けてなる封
止用半田を用意し、この封止用半田を前記パッケージ基
板とキャップとの接合部に介装した後、加熱、溶融する
本願の他の発明によれば、半田の溶融に伴うキャビティ
内の圧力上昇を防止することができるので、前記(1)
の発明と同様の効果を得ることができる。
第1図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第2図乃至第4図は、この半導体集積回路装置の組立て
工程を示す要部断面図、 第5図は、本発明の他の実施例である半導体集積回路装
置の組立て工程で使用する封止用半田の斜視図、 第6図は、この半導体集積回路装置の組立て工程を示す
要部断面図、 第7図は、従来技術である半導体集積回路装置の要部断
面図である。 l、20・・・チップキャリヤ、2,9.23゜28・
・・CCBパン7’、3.21・・・パッケージ基板、
4.22・・・電極、5,24・・・半導体チップ、6
.25・・・キャップ、7.26・・・封止用半田、?
a、7b・・・薄板、827・・・伝熱用半田、10.
29・・・内部配線、11・・・貫通孔、12・・・半
田メタライズ層、13・・・貫通溝。
の要部断面図、 第2図乃至第4図は、この半導体集積回路装置の組立て
工程を示す要部断面図、 第5図は、本発明の他の実施例である半導体集積回路装
置の組立て工程で使用する封止用半田の斜視図、 第6図は、この半導体集積回路装置の組立て工程を示す
要部断面図、 第7図は、従来技術である半導体集積回路装置の要部断
面図である。 l、20・・・チップキャリヤ、2,9.23゜28・
・・CCBパン7’、3.21・・・パッケージ基板、
4.22・・・電極、5,24・・・半導体チップ、6
.25・・・キャップ、7.26・・・封止用半田、?
a、7b・・・薄板、827・・・伝熱用半田、10.
29・・・内部配線、11・・・貫通孔、12・・・半
田メタライズ層、13・・・貫通溝。
Claims (1)
- 【特許請求の範囲】 1、半導体チップを実装したパッケージ基板の主面にキ
ャップを半田付けして前記半導体チップを気密封止する
とともに、前記半導体チップの背面を前記キャップの下
面に半田付けしてなるパッケージ構造を備えた半導体集
積回路装置であって、前記キャップの一部に貫通孔を設
け、その一方の開口端を前記半導体チップとキャップと
の接合面に配置したことを特徴とする半導体集積回路装
置。 2、前記半導体チップは、CCBバンプを介してパッケ
ージ基板に実装されていることを特徴とする請求項1記
載の半導体集積回路装置。 3、半導体チップを実装したパッケージ基板の主面にキ
ャップを半田付けして前記半導体チップを気密封止する
とともに、前記半導体チップの背面を前記キャップの下
面に半田付けしてなるパッケージ構造を備えた半導体集
積回路装置の製造方法であって、前記パッケージ基板の
主面にキャップを半田付けするに際し、あらかじめ高融
点金属からなる枠状の薄板の両面に低融点金属からなる
枠状の薄板を積層するとともに、前記低融点金属からな
る薄板の一部に枠の内外に通じる貫通溝を設けてなる封
止用半田を用意し、前記封止用半田を前記パッケージ基
板とキャップとの接合部に介装した後、前記封止用半田
を加熱、溶融することを特徴とする半導体集積回路装置
の製造方法。 4、前記封止用半田を構成する高融点金属および低融点
金属の溶融点は、半導体チップの背面とキャップの下面
との間に介装される半田の溶融点と略等しいことを特徴
とする請求項3記載の半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32597089A JPH03187247A (ja) | 1989-12-18 | 1989-12-18 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32597089A JPH03187247A (ja) | 1989-12-18 | 1989-12-18 | 半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03187247A true JPH03187247A (ja) | 1991-08-15 |
Family
ID=18182630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32597089A Pending JPH03187247A (ja) | 1989-12-18 | 1989-12-18 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03187247A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889323A (en) * | 1996-08-19 | 1999-03-30 | Nec Corporation | Semiconductor package and method of manufacturing the same |
WO2001067539A1 (en) * | 2000-03-08 | 2001-09-13 | Teledyne Technologies Incorporated | Microwave device and method for making same |
US6294408B1 (en) * | 1999-01-06 | 2001-09-25 | International Business Machines Corporation | Method for controlling thermal interface gap distance |
US6376907B1 (en) | 1997-12-01 | 2002-04-23 | Kabushiki Kaisha Toshiba | Ball grid array type package for semiconductor device |
US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
JP7298799B1 (ja) * | 2022-10-26 | 2023-06-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315052B2 (ja) * | 1979-06-01 | 1988-04-02 | Matsushita Electric Ind Co Ltd | |
JPH01293636A (ja) * | 1988-05-23 | 1989-11-27 | Hitachi Ltd | 気密封止チツプキヤリア |
-
1989
- 1989-12-18 JP JP32597089A patent/JPH03187247A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315052B2 (ja) * | 1979-06-01 | 1988-04-02 | Matsushita Electric Ind Co Ltd | |
JPH01293636A (ja) * | 1988-05-23 | 1989-11-27 | Hitachi Ltd | 気密封止チツプキヤリア |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889323A (en) * | 1996-08-19 | 1999-03-30 | Nec Corporation | Semiconductor package and method of manufacturing the same |
US6376907B1 (en) | 1997-12-01 | 2002-04-23 | Kabushiki Kaisha Toshiba | Ball grid array type package for semiconductor device |
KR100360146B1 (ko) * | 1997-12-01 | 2003-01-15 | 가부시끼가이샤 도시바 | 반도체장치 |
US6294408B1 (en) * | 1999-01-06 | 2001-09-25 | International Business Machines Corporation | Method for controlling thermal interface gap distance |
WO2001067539A1 (en) * | 2000-03-08 | 2001-09-13 | Teledyne Technologies Incorporated | Microwave device and method for making same |
US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
JP7298799B1 (ja) * | 2022-10-26 | 2023-06-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2024089817A1 (ja) * | 2022-10-26 | 2024-05-02 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5081067A (en) | Ceramic package type semiconductor device and method of assembling the same | |
JP4938779B2 (ja) | 微小電子機械機構装置およびその製造方法 | |
JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH05226487A (ja) | 半導体装置 | |
JPH03108361A (ja) | 半導体集積回路装置 | |
JPH0513603A (ja) | 半導体集積回路装置 | |
JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
JPH03181153A (ja) | 半導体集積回路装置 | |
JP3445761B2 (ja) | 電子デバイス用セラミックパッケージ | |
JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
WO2024100981A1 (ja) | 回路モジュール、及び回路モジュールの実装方法 | |
JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3024506B2 (ja) | Siチップとパッケージの接続方法 | |
JPH0437137A (ja) | 半導体チップ又は半導体装置及びその製造方法 | |
JPS6329555A (ja) | 封止電子装置 | |
JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
JP2531768B2 (ja) | 半田封止構造 | |
JPH0483362A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2572092Y2 (ja) | 半導体素子パッケージ | |
JP2022102015A (ja) | パッケージ、リッド及びパッケージの製造方法 | |
JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH04286145A (ja) | 半導体集積回路装置 |