JPH03185916A - パワーｆｅｔ用適応ゲート充電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、大略、電子回路に関するものであって、更に
詳細には、パワーＦＥＴをターンオンさせるために初期
的電流パルスを供給し、次いで電荷供給源からの最小の
電流ドレインでもって前記パワーＦＥＴのゲートを「オ
ン」電位に維持するために低い適応保持電流を供給する
適応充電回路に関するものである。

従来技術 大型のパワーＭＯ８ＦＥＴトランジスタのゲトインピー
ダンスは高度に容量性である。従って、「充電」及び「
放電」という用語は、それぞれ、パワートランジスタを
ターンオン及びターンオフすることを表わすものとして
使用する。

全ての高電位側ドライバ適用において（且つ、低供給電
圧から動作する低電位側ドライバにおいて）、パワーＦ
ＥＴのゲートは、ＦＥＴにおいて低いＲｄｓ（オン）を
達成するために、ゲート充電回路によって供給電位より
も高く上昇されねばならない。このことは、ゲート充電
回路を供給するために電荷ポンプを使用することを必要
とする。

電荷ポンプは、典型的に、非常に高い出力抵抗を有して
いるので、ゲート電荷回路の構成は、電荷ポンプからの
不要な電流ドレインを最小とするものでなければならな
い。即ち、電荷ポンプから流れるものであるがパワーＦ
ＥＴのゲートへ流れるものではない電流を最小とすべき
である。

典型的に、ＭＯ８装置は真のオン／オフスイッチとして
動作することが可能であるので、Ｍｏｓ充電回路を使用
することによって低電流ドレインを達成することが可能
である。

１９８９年５月１７日付で出願された米国特許出願第０
７／３５３．１２３号（発明者、５ｔｅｐｈｅｎ　　Ｗ
、　　、Ｈｏｂｒｅｃｈｔ）は、本願出願人に譲渡され
ており、それは拡散型金属酸化物半導体トランジスタ（
ＤＭＯ５Ｔ）パワー装置用の充電回路を開示している。

上記特許出願に開示されている充電回路は、バイポーラ
装置とＭＯＳスイッチの組合わせを使用しており、ＤＭ
ＯＳ　Ｔがオフである場合に、比較的低い零入力状態電
流で動作する差動増幅器ゲートドライバを使用している
。ＤＭＯ８Ｔがオフからオンヘスイッチされ。

る場合、差動増幅器のテール電流が実質的に一次高い値
へ一時的に上昇され、従ってＤＭＯ８Ｔ寄生ゲート容量
は迅速にオンレベルへ駆動させることが可能である。上
記特許出願の充電回路は従来公知の充電回路と比較して
明確な利点を有するものであるが、ＭＯＳスイッチの主
要な欠点は、ある厳しい動作環境において、ＭＯＳトラ
ンジスタのブレークダウン電圧は、高電圧過渡的状態に
耐えるのには不十分であるということである。例えば、
自動車システムにおいては、不本意の逆バッテリー条件
やバッテリーケーブルの弛みなどの発生する可能性のた
めに、ある自動車メーカーでは、この様な適用場面にお
いて使用される集積回路が、通常使用されているＭＯ８
Ｉ−ランジスタのプレクダウン電圧よりはるかに高い最
大で６０Ｖの電圧に耐えることが可能であることを特定
している。

従って、ＭＯＳスイッチングトランジスタを過渡的電圧
状態から遮断するために付加的な保護回路が必要となる
。この付加的な回路は、製品をコスト高なものとするの
みならず、ＩＣダイ而面を使用するので、歩留りが低下
するという問題が発生する。

従来の充電回路の別の欠点としては、高速オン／オフス
イッチングを得るために、パワーＦＥＴゲートにおいて
電圧駆動を使用するという点である。Ｉ　−Ｃ（ｄＶ／
ｄ　ｔ）の関係が与えられると、電圧における迅速な変
化は高い電流の流れを発生させるものであることを容易
に理解することが可能である。この高い電流の流れは、
充電回路に物理的に近接して位置されている他の回路に
対して破壊的なものであるような場合のある電界を形成
する。例えば、自動車への適用においては、電圧駆動充
電回路によって発生される電界は、制動及び／又は加速
を制御するオンボード、即ちボード上のコンピュータに
影響を与える場合がある。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の゛欠点を解消し、電荷供給源からの
電流ドレインを最小とした適応充電回路を提供すること
を目的とする。

構成 本発明によれば、制御信号に応答してパワーＦＥＴをス
イッチオンする適応ゲート電荷回路が提供される。この
適応ゲート電荷回路は、パワーＦＥＴをスイッチオンす
るのに十分な初期的時間期間の間パワーＦＥＴのゲート
へ電荷ポンプ貯蔵コンデンサから充電電流を供給するこ
とにより、制御信号のアサーション、即ち活性化に応答
する駆動回路を有している。この初期的時間期間の後、
保持回路が、電荷ポンプからパワーＦＥＴゲートへ保持
電流を供給し、電荷の洩れを補償する。この保持回路は
パワーＦＥＴゲートにおけるターンオン電位を保持する
間、該保持回路へ接続されている電流制限回路が、電荷
ポンプからの電流ドレインを、電荷の洩れを補償するた
めに必要とされる保持電流＋予め選択された最小４４加
的電流の値へ制限する。

実施例 以下、添イ４の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。

添付の図面は、本発明の一実施例に基づいて構成された
適応ゲート充電回路１０を概略示している。図示した回
路は、公知の製造技術を使用して集積化形態で実現する
ことが可能である。

図示した如く、適応ゲート充電回路１０は、電荷ポンプ
１２とパワーＦＥＴ１４との間に接続されている。パワ
ーＦ、Ｅ　Ｔ　１４は、高電位側ドライバ形態で接続し
た状態を示しており、負荷１６の他方の側は接地へ接続
されている。当業者によって理解される如く、本発明の
概念は、低電位側ドライバ形態で使用されるゲート充電
回路にも同様に適用可能なものである。

回路１０への入力信号は、ＮＰＮ入カトランジスタＱ５
ヘベース駆動を与える。トランジスタＱ５は、そのエミ
ッタを接地接続しており、且つそのコレクタを１３にΩ
抵抗Ｒ３を介してカスコードＮＰＮトランジスタＱ１１
の２Ｘエミツタへ接続している。トランジスタＱ１１の
コレクタは、マルチコレクタＰＮＰ電流ミラートランジ
スタＱ２６のベース・コレクタ接合へ接続されている。

トランジスタＱ２６の２Ｘエミツタは、６Ｘ　ＰＮＰ電
流ミラートランジスタＱ２７のマルチコレクタの一つへ
接続されている。電流ミラートランジスタＱ２６及びＱ
２７の出力端は、パワーＦＥＴ１４のゲートへ共通接続
されている。

４．８ｖ供給源が、ＩＯＫΩ抵抗Ｒ６を介してＮＰＮト
ランジスタＱ１１ヘベース駆動を与え、月つ２７にΩ抵
抗Ｒ４を介してＰＮＰ　トランジスタＱ１０ヘベース駆
動を与える。トランジスタＱ１０のベースは、更に、１
３にΩ抵抗Ｒ５及びＮＰＮトランジスタＱ１２及び０１
３を介して接地へ接続されている。トランジスタＱ１３
のコレクタは、カスコードトランジスタＱ１１のエミッ
タへ接続されており、且つそのエミッタは２０にΩ抵抗
Ｒ７を介して接地・へ接続されている。

図示した如く、時間ｔ。０において、トランジスタＱ５
は短い（約２５μＳ）駆動パルスによってターンオンさ
れ、且つ約１５０μＡ電流がトランジスタＱ１１内に流
れる。この電流は、電流ミラートランジスタＱ２６内に
おいて１０倍乗算され、月つ電流ミラーＱ２７を駆動し
、それは更に該電流を乗算する。トランジスタＱ２６及
びＱ２７の結合コレクタ電流（それは、約６ｍＡとなる
が、当業者にとって明らかな如く、実際の値はベース電
流損失分だけ減少される）が、貯蔵コンデンサＣ１から
パワーＦＥＴ１４のゲートを充電する。

この初期的駆動パルスの後に、トランジスタＱ５がター
ンオフし且つ充電回路１０が適応維持モトへ復帰し、ト
ランジスタＱ　１．３から３μＡがトランジスタＱｌｌ
内に流れるに過ぎない。電流ミラートランジスタＱ２６
において１０倍乗算されたとしても、５にΩ抵抗Ｒ１５
内に流れる電流レベルはトランジスタＱ２７のｖＢ８の
スレッシュホールドを超える、即ち該トランジスタをタ
ーンオンさせるのには不十分である。従って、ｌ−ラン
ジスタＱ２７はオフ状態を維持し、電流ミラートランジ
スタＱ２６のみが、パワーＦＥＴ１４のゲートへ電流を
供給する。該ゲートのターンオンを完了するために付加
的な電荷が要求される場合には、電流ミラートランジス
タＱ２６から最大で２７μＡ（９Ｘ３μＡ）が得られ、
電荷ポンプ１２から３０μＡが引出されることとなる。

パワーＦＥＴ１４のゲートが電荷ポンプ電位へ上昇する
と、電流ミラートランジスタＱ２６の一次コレクタが飽
和し、且つ該一次コレクタを取囲む同心円状のコレクタ
は、過剰電流をベースへ帰還させる。こ１ の「入れ子型コレクタＪ　ＰＮＰ幾何学的形状は、米国
特許第４，１５３，９０９号（Ｄｏｂｋｉｍ）の第３図
に示されている。

パ’７−ＦＥＴ１４のゲートによって電流が必要とされ
ない場合には、電流ミラートランジスタＱ２６の全ての
エミッタ電流はそのベースへ帰還し、電流ミラートラン
ジスタＱ２６をダイオードとして動作させる。このこと
は、電荷ポンプ１２上の電流ドレインを１１１．に３μ
Ａへ減少させる。パワーＦＥＴ１４のゲートを高状態に
保持するために必要とされる洩れ電流（たかだか２７μ
Ａ）は、電流ミラートランジスタＱ２６を介して電荷ポ
ンプ１２によって供給される。従って、トランジスタＱ
２６の実効的電流比は、自動的に、パワーＦＥＴ１４の
必要な度合に適応し、その際に電荷ポンプ１２からの電
流ドレインを最小としている。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であるこ　２ とは勿論である。

【図面の簡単な説明】

添付の図面は、本発明の一実施例に基づいて構成された
適応ゲート充電回路を示した概略図である。 （符号の説明） １０：適応ゲート充電回路 １２：電荷ポンプ １４：パワーＦＥＴ １６：負荷

Claims (1)

1. 【特許請求の範囲】 １、適応ゲート充電回路において、 （ａ）所定の要素を所望の電位へ充電するのに十分な初
   期的時間期間の間制御信号に応答して電荷供給源から充
   電電流を供給する駆動手段、 （ｂ）前記要素からの電荷洩れを補償するために前記初
   期的時間期間の後に前記電荷供給源から前記要素へ十分
   な保持電流を供給するための前記電荷供給源へ接続され
   ている適応維持手段、 （ｃ）前記初期的時間期間の後に前記電荷供給源からの
   電流ドレインを前記保持電流＋最小付加的電流の値へ制
   限するために前記適応維持手段へ接続されている電流制
   限手段、 を有することを特徴とする適応ゲート充電回路。 ２、パワーＦＥＴゲートへ供給される電流を制御するた
   めにパワーＦＥＴのゲートと電荷供給源との間に接続さ
   れている適応ゲート充電回路において、前記パワーＦＥ
   Ｔをターンオンさせるのに十分な初期的時間期間の間に
   電荷供給源から前記パワーＦＥＴゲートへ電流パルスを
   供給するための制御信号に応答する充電手段が設けられ
   ており、前記充電手段は、前記電荷供給源と前記パワー
   ＦＥＴゲートとの間に接続されており前記パワーＦＥＴ
   ゲートからの電荷の洩れを補償するために前記初期的時
   間期間の後に前記パワーＦＥＴゲートへ十分な保持電流
   を供給する適応維持手段を具備すると共に、前記適応維
   持手段と前記パワーＦＥＴゲートとの間に接続されてお
   り前記初期的時間期間の後に前記電荷供給源からの電流
   ドレインを前記保持電流＋最小付加的電流の値へ制限す
   る電流制限手段を具備していることを特徴とする適応ゲ
   ート充電回路。 ３、特許請求の範囲第２項において、前記初期的時間期
   間に対して初期的電流を供給する手段が設けられており
   、且つ前記適応維持手段が、 （ａ）エミッタを前記電荷供給源へ接続しており、一次
   コレクタを前記パワーＦＥＴゲートへ接続しており、且
   つベースを二次コレクタへ接続すると共に抵抗要素を介
   して前記電荷供給源へ接続している第一マルチコレクタ
   電流ミラーＰＮＰトランジスタ、 （ｂ）エミッタを前記第一電流ミラートランジスタのベ
   ース・二次コレクタ接合へ接続しており、一次コレクタ
   を前記パワーＦＥＴゲートへ接続しており、二次コレク
   タをそのベースと前記一次コレクタを取囲む同心円状の
   コレクタとに接続している第二マルチコレクタ電流ミラ
   ーＰＮＰトランジスタ、を有することを特徴とする適応
   ゲート充電回路。 ４、特許請求の範囲第３項において、前記初期的時間期
   間の後に前記第二電流ミラートランジスタのベースに対
   して前記第二電流ミラートランジスタをターンオンさせ
   るのに十分であるが前記第一電流ミラートランジスタを
   ターンオンさせるのには不十分な維持電流を発生する手
   段が設けられており、その際に、前記初期的時間期間の
   後に、前記第二電流ミラートランジスタのみが前記パワ
   ーＦＥＴゲートへ電流を供給することを特徴とする適応
   ゲート充電回路。 ５、特許請求の範囲第３項において、前記第二電流ミラ
   ートランジスタの前記同心的コレクタが過剰電流をその
   ベースへ帰還させ、従って、前記第二電流ミラートラン
   ジスタの一次コレクタが飽和すると、前記第二電流ミラ
   ートランジスタの全てのエミッタ電流がそのベースへ帰
   還され、前記第二電流ミラートランジスタをダイオード
   として動作させることを特徴とする適応ゲート充電回路
   。