JPH03185916A - パワーfet用適応ゲート充電回路 - Google Patents
パワーfet用適応ゲート充電回路Info
- Publication number
- JPH03185916A JPH03185916A JP2301229A JP30122990A JPH03185916A JP H03185916 A JPH03185916 A JP H03185916A JP 2301229 A JP2301229 A JP 2301229A JP 30122990 A JP30122990 A JP 30122990A JP H03185916 A JPH03185916 A JP H03185916A
- Authority
- JP
- Japan
- Prior art keywords
- current
- gate
- power fet
- adaptive
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 23
- 238000012423 maintenance Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 229920006395 saturated elastomer Polymers 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、大略、電子回路に関するものであって、更に
詳細には、パワーFETをターンオンさせるために初期
的電流パルスを供給し、次いで電荷供給源からの最小の
電流ドレインでもって前記パワーFETのゲートを「オ
ン」電位に維持するために低い適応保持電流を供給する
適応充電回路に関するものである。
詳細には、パワーFETをターンオンさせるために初期
的電流パルスを供給し、次いで電荷供給源からの最小の
電流ドレインでもって前記パワーFETのゲートを「オ
ン」電位に維持するために低い適応保持電流を供給する
適応充電回路に関するものである。
従来技術
大型のパワーMO8FETトランジスタのゲトインピー
ダンスは高度に容量性である。従って、「充電」及び「
放電」という用語は、それぞれ、パワートランジスタを
ターンオン及びターンオフすることを表わすものとして
使用する。
ダンスは高度に容量性である。従って、「充電」及び「
放電」という用語は、それぞれ、パワートランジスタを
ターンオン及びターンオフすることを表わすものとして
使用する。
全ての高電位側ドライバ適用において(且つ、低供給電
圧から動作する低電位側ドライバにおいて)、パワーF
ETのゲートは、FETにおいて低いRds(オン)を
達成するために、ゲート充電回路によって供給電位より
も高く上昇されねばならない。このことは、ゲート充電
回路を供給するために電荷ポンプを使用することを必要
とする。
圧から動作する低電位側ドライバにおいて)、パワーF
ETのゲートは、FETにおいて低いRds(オン)を
達成するために、ゲート充電回路によって供給電位より
も高く上昇されねばならない。このことは、ゲート充電
回路を供給するために電荷ポンプを使用することを必要
とする。
電荷ポンプは、典型的に、非常に高い出力抵抗を有して
いるので、ゲート電荷回路の構成は、電荷ポンプからの
不要な電流ドレインを最小とするものでなければならな
い。即ち、電荷ポンプから流れるものであるがパワーF
ETのゲートへ流れるものではない電流を最小とすべき
である。
いるので、ゲート電荷回路の構成は、電荷ポンプからの
不要な電流ドレインを最小とするものでなければならな
い。即ち、電荷ポンプから流れるものであるがパワーF
ETのゲートへ流れるものではない電流を最小とすべき
である。
典型的に、MO8装置は真のオン/オフスイッチとして
動作することが可能であるので、Mos充電回路を使用
することによって低電流ドレインを達成することが可能
である。
動作することが可能であるので、Mos充電回路を使用
することによって低電流ドレインを達成することが可能
である。
1989年5月17日付で出願された米国特許出願第0
7/353.123号(発明者、5tephen W
、 、Hobrecht)は、本願出願人に譲渡され
ており、それは拡散型金属酸化物半導体トランジスタ(
DMO5T)パワー装置用の充電回路を開示している。
7/353.123号(発明者、5tephen W
、 、Hobrecht)は、本願出願人に譲渡され
ており、それは拡散型金属酸化物半導体トランジスタ(
DMO5T)パワー装置用の充電回路を開示している。
上記特許出願に開示されている充電回路は、バイポーラ
装置とMOSスイッチの組合わせを使用しており、DM
OS Tがオフである場合に、比較的低い零入力状態電
流で動作する差動増幅器ゲートドライバを使用している
。DMO8Tがオフからオンヘスイッチされ。
装置とMOSスイッチの組合わせを使用しており、DM
OS Tがオフである場合に、比較的低い零入力状態電
流で動作する差動増幅器ゲートドライバを使用している
。DMO8Tがオフからオンヘスイッチされ。
る場合、差動増幅器のテール電流が実質的に一次高い値
へ一時的に上昇され、従ってDMO8T寄生ゲート容量
は迅速にオンレベルへ駆動させることが可能である。上
記特許出願の充電回路は従来公知の充電回路と比較して
明確な利点を有するものであるが、MOSスイッチの主
要な欠点は、ある厳しい動作環境において、MOSトラ
ンジスタのブレークダウン電圧は、高電圧過渡的状態に
耐えるのには不十分であるということである。例えば、
自動車システムにおいては、不本意の逆バッテリー条件
やバッテリーケーブルの弛みなどの発生する可能性のた
めに、ある自動車メーカーでは、この様な適用場面にお
いて使用される集積回路が、通常使用されているMO8
I−ランジスタのプレクダウン電圧よりはるかに高い最
大で60Vの電圧に耐えることが可能であることを特定
している。
へ一時的に上昇され、従ってDMO8T寄生ゲート容量
は迅速にオンレベルへ駆動させることが可能である。上
記特許出願の充電回路は従来公知の充電回路と比較して
明確な利点を有するものであるが、MOSスイッチの主
要な欠点は、ある厳しい動作環境において、MOSトラ
ンジスタのブレークダウン電圧は、高電圧過渡的状態に
耐えるのには不十分であるということである。例えば、
自動車システムにおいては、不本意の逆バッテリー条件
やバッテリーケーブルの弛みなどの発生する可能性のた
めに、ある自動車メーカーでは、この様な適用場面にお
いて使用される集積回路が、通常使用されているMO8
I−ランジスタのプレクダウン電圧よりはるかに高い最
大で60Vの電圧に耐えることが可能であることを特定
している。
従って、MOSスイッチングトランジスタを過渡的電圧
状態から遮断するために付加的な保護回路が必要となる
。この付加的な回路は、製品をコスト高なものとするの
みならず、ICダイ而面を使用するので、歩留りが低下
するという問題が発生する。
状態から遮断するために付加的な保護回路が必要となる
。この付加的な回路は、製品をコスト高なものとするの
みならず、ICダイ而面を使用するので、歩留りが低下
するという問題が発生する。
従来の充電回路の別の欠点としては、高速オン/オフス
イッチングを得るために、パワーFETゲートにおいて
電圧駆動を使用するという点である。I −C(dV/
d t)の関係が与えられると、電圧における迅速な変
化は高い電流の流れを発生させるものであることを容易
に理解することが可能である。この高い電流の流れは、
充電回路に物理的に近接して位置されている他の回路に
対して破壊的なものであるような場合のある電界を形成
する。例えば、自動車への適用においては、電圧駆動充
電回路によって発生される電界は、制動及び/又は加速
を制御するオンボード、即ちボード上のコンピュータに
影響を与える場合がある。
イッチングを得るために、パワーFETゲートにおいて
電圧駆動を使用するという点である。I −C(dV/
d t)の関係が与えられると、電圧における迅速な変
化は高い電流の流れを発生させるものであることを容易
に理解することが可能である。この高い電流の流れは、
充電回路に物理的に近接して位置されている他の回路に
対して破壊的なものであるような場合のある電界を形成
する。例えば、自動車への適用においては、電圧駆動充
電回路によって発生される電界は、制動及び/又は加速
を制御するオンボード、即ちボード上のコンピュータに
影響を与える場合がある。
目 的
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の゛欠点を解消し、電荷供給源からの
電流ドレインを最小とした適応充電回路を提供すること
を目的とする。
した如き従来技術の゛欠点を解消し、電荷供給源からの
電流ドレインを最小とした適応充電回路を提供すること
を目的とする。
構成
本発明によれば、制御信号に応答してパワーFETをス
イッチオンする適応ゲート電荷回路が提供される。この
適応ゲート電荷回路は、パワーFETをスイッチオンす
るのに十分な初期的時間期間の間パワーFETのゲート
へ電荷ポンプ貯蔵コンデンサから充電電流を供給するこ
とにより、制御信号のアサーション、即ち活性化に応答
する駆動回路を有している。この初期的時間期間の後、
保持回路が、電荷ポンプからパワーFETゲートへ保持
電流を供給し、電荷の洩れを補償する。この保持回路は
パワーFETゲートにおけるターンオン電位を保持する
間、該保持回路へ接続されている電流制限回路が、電荷
ポンプからの電流ドレインを、電荷の洩れを補償するた
めに必要とされる保持電流+予め選択された最小44加
的電流の値へ制限する。
イッチオンする適応ゲート電荷回路が提供される。この
適応ゲート電荷回路は、パワーFETをスイッチオンす
るのに十分な初期的時間期間の間パワーFETのゲート
へ電荷ポンプ貯蔵コンデンサから充電電流を供給するこ
とにより、制御信号のアサーション、即ち活性化に応答
する駆動回路を有している。この初期的時間期間の後、
保持回路が、電荷ポンプからパワーFETゲートへ保持
電流を供給し、電荷の洩れを補償する。この保持回路は
パワーFETゲートにおけるターンオン電位を保持する
間、該保持回路へ接続されている電流制限回路が、電荷
ポンプからの電流ドレインを、電荷の洩れを補償するた
めに必要とされる保持電流+予め選択された最小44加
的電流の値へ制限する。
実施例
以下、添イ4の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
様について詳細に説明する。
添付の図面は、本発明の一実施例に基づいて構成された
適応ゲート充電回路10を概略示している。図示した回
路は、公知の製造技術を使用して集積化形態で実現する
ことが可能である。
適応ゲート充電回路10を概略示している。図示した回
路は、公知の製造技術を使用して集積化形態で実現する
ことが可能である。
図示した如く、適応ゲート充電回路10は、電荷ポンプ
12とパワーFET14との間に接続されている。パワ
ーF、E T 14は、高電位側ドライバ形態で接続し
た状態を示しており、負荷16の他方の側は接地へ接続
されている。当業者によって理解される如く、本発明の
概念は、低電位側ドライバ形態で使用されるゲート充電
回路にも同様に適用可能なものである。
12とパワーFET14との間に接続されている。パワ
ーF、E T 14は、高電位側ドライバ形態で接続し
た状態を示しており、負荷16の他方の側は接地へ接続
されている。当業者によって理解される如く、本発明の
概念は、低電位側ドライバ形態で使用されるゲート充電
回路にも同様に適用可能なものである。
回路10への入力信号は、NPN入カトランジスタQ5
ヘベース駆動を与える。トランジスタQ5は、そのエミ
ッタを接地接続しており、且つそのコレクタを13にΩ
抵抗R3を介してカスコードNPNトランジスタQ11
の2Xエミツタへ接続している。トランジスタQ11の
コレクタは、マルチコレクタPNP電流ミラートランジ
スタQ26のベース・コレクタ接合へ接続されている。
ヘベース駆動を与える。トランジスタQ5は、そのエミ
ッタを接地接続しており、且つそのコレクタを13にΩ
抵抗R3を介してカスコードNPNトランジスタQ11
の2Xエミツタへ接続している。トランジスタQ11の
コレクタは、マルチコレクタPNP電流ミラートランジ
スタQ26のベース・コレクタ接合へ接続されている。
トランジスタQ26の2Xエミツタは、6X PNP電
流ミラートランジスタQ27のマルチコレクタの一つへ
接続されている。電流ミラートランジスタQ26及びQ
27の出力端は、パワーFET14のゲートへ共通接続
されている。
流ミラートランジスタQ27のマルチコレクタの一つへ
接続されている。電流ミラートランジスタQ26及びQ
27の出力端は、パワーFET14のゲートへ共通接続
されている。
4.8v供給源が、IOKΩ抵抗R6を介してNPNト
ランジスタQ11ヘベース駆動を与え、月つ27にΩ抵
抗R4を介してPNP トランジスタQ10ヘベース駆
動を与える。トランジスタQ10のベースは、更に、1
3にΩ抵抗R5及びNPNトランジスタQ12及び01
3を介して接地へ接続されている。トランジスタQ13
のコレクタは、カスコードトランジスタQ11のエミッ
タへ接続されており、且つそのエミッタは20にΩ抵抗
R7を介して接地・へ接続されている。
ランジスタQ11ヘベース駆動を与え、月つ27にΩ抵
抗R4を介してPNP トランジスタQ10ヘベース駆
動を与える。トランジスタQ10のベースは、更に、1
3にΩ抵抗R5及びNPNトランジスタQ12及び01
3を介して接地へ接続されている。トランジスタQ13
のコレクタは、カスコードトランジスタQ11のエミッ
タへ接続されており、且つそのエミッタは20にΩ抵抗
R7を介して接地・へ接続されている。
図示した如く、時間t。0において、トランジスタQ5
は短い(約25μS)駆動パルスによってターンオンさ
れ、且つ約150μA電流がトランジスタQ11内に流
れる。この電流は、電流ミラートランジスタQ26内に
おいて10倍乗算され、月つ電流ミラーQ27を駆動し
、それは更に該電流を乗算する。トランジスタQ26及
びQ27の結合コレクタ電流(それは、約6mAとなる
が、当業者にとって明らかな如く、実際の値はベース電
流損失分だけ減少される)が、貯蔵コンデンサC1から
パワーFET14のゲートを充電する。
は短い(約25μS)駆動パルスによってターンオンさ
れ、且つ約150μA電流がトランジスタQ11内に流
れる。この電流は、電流ミラートランジスタQ26内に
おいて10倍乗算され、月つ電流ミラーQ27を駆動し
、それは更に該電流を乗算する。トランジスタQ26及
びQ27の結合コレクタ電流(それは、約6mAとなる
が、当業者にとって明らかな如く、実際の値はベース電
流損失分だけ減少される)が、貯蔵コンデンサC1から
パワーFET14のゲートを充電する。
この初期的駆動パルスの後に、トランジスタQ5がター
ンオフし且つ充電回路10が適応維持モトへ復帰し、ト
ランジスタQ 1.3から3μAがトランジスタQll
内に流れるに過ぎない。電流ミラートランジスタQ26
において10倍乗算されたとしても、5にΩ抵抗R15
内に流れる電流レベルはトランジスタQ27のvB8の
スレッシュホールドを超える、即ち該トランジスタをタ
ーンオンさせるのには不十分である。従って、l−ラン
ジスタQ27はオフ状態を維持し、電流ミラートランジ
スタQ26のみが、パワーFET14のゲートへ電流を
供給する。該ゲートのターンオンを完了するために付加
的な電荷が要求される場合には、電流ミラートランジス
タQ26から最大で27μA(9X3μA)が得られ、
電荷ポンプ12から30μAが引出されることとなる。
ンオフし且つ充電回路10が適応維持モトへ復帰し、ト
ランジスタQ 1.3から3μAがトランジスタQll
内に流れるに過ぎない。電流ミラートランジスタQ26
において10倍乗算されたとしても、5にΩ抵抗R15
内に流れる電流レベルはトランジスタQ27のvB8の
スレッシュホールドを超える、即ち該トランジスタをタ
ーンオンさせるのには不十分である。従って、l−ラン
ジスタQ27はオフ状態を維持し、電流ミラートランジ
スタQ26のみが、パワーFET14のゲートへ電流を
供給する。該ゲートのターンオンを完了するために付加
的な電荷が要求される場合には、電流ミラートランジス
タQ26から最大で27μA(9X3μA)が得られ、
電荷ポンプ12から30μAが引出されることとなる。
パワーFET14のゲートが電荷ポンプ電位へ上昇する
と、電流ミラートランジスタQ26の一次コレクタが飽
和し、且つ該一次コレクタを取囲む同心円状のコレクタ
は、過剰電流をベースへ帰還させる。こ1 の「入れ子型コレクタJ PNP幾何学的形状は、米国
特許第4,153,909号(Dobkim)の第3図
に示されている。
と、電流ミラートランジスタQ26の一次コレクタが飽
和し、且つ該一次コレクタを取囲む同心円状のコレクタ
は、過剰電流をベースへ帰還させる。こ1 の「入れ子型コレクタJ PNP幾何学的形状は、米国
特許第4,153,909号(Dobkim)の第3図
に示されている。
パ’7−FET14のゲートによって電流が必要とされ
ない場合には、電流ミラートランジスタQ26の全ての
エミッタ電流はそのベースへ帰還し、電流ミラートラン
ジスタQ26をダイオードとして動作させる。このこと
は、電荷ポンプ12上の電流ドレインを111.に3μ
Aへ減少させる。パワーFET14のゲートを高状態に
保持するために必要とされる洩れ電流(たかだか27μ
A)は、電流ミラートランジスタQ26を介して電荷ポ
ンプ12によって供給される。従って、トランジスタQ
26の実効的電流比は、自動的に、パワーFET14の
必要な度合に適応し、その際に電荷ポンプ12からの電
流ドレインを最小としている。
ない場合には、電流ミラートランジスタQ26の全ての
エミッタ電流はそのベースへ帰還し、電流ミラートラン
ジスタQ26をダイオードとして動作させる。このこと
は、電荷ポンプ12上の電流ドレインを111.に3μ
Aへ減少させる。パワーFET14のゲートを高状態に
保持するために必要とされる洩れ電流(たかだか27μ
A)は、電流ミラートランジスタQ26を介して電荷ポ
ンプ12によって供給される。従って、トランジスタQ
26の実効的電流比は、自動的に、パワーFET14の
必要な度合に適応し、その際に電荷ポンプ12からの電
流ドレインを最小としている。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であるこ 2 とは勿論である。
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であるこ 2 とは勿論である。
添付の図面は、本発明の一実施例に基づいて構成された
適応ゲート充電回路を示した概略図である。 (符号の説明) 10:適応ゲート充電回路 12:電荷ポンプ 14:パワーFET 16:負荷
適応ゲート充電回路を示した概略図である。 (符号の説明) 10:適応ゲート充電回路 12:電荷ポンプ 14:パワーFET 16:負荷
Claims (1)
- 【特許請求の範囲】 1、適応ゲート充電回路において、 (a)所定の要素を所望の電位へ充電するのに十分な初
期的時間期間の間制御信号に応答して電荷供給源から充
電電流を供給する駆動手段、 (b)前記要素からの電荷洩れを補償するために前記初
期的時間期間の後に前記電荷供給源から前記要素へ十分
な保持電流を供給するための前記電荷供給源へ接続され
ている適応維持手段、 (c)前記初期的時間期間の後に前記電荷供給源からの
電流ドレインを前記保持電流+最小付加的電流の値へ制
限するために前記適応維持手段へ接続されている電流制
限手段、 を有することを特徴とする適応ゲート充電回路。 2、パワーFETゲートへ供給される電流を制御するた
めにパワーFETのゲートと電荷供給源との間に接続さ
れている適応ゲート充電回路において、前記パワーFE
Tをターンオンさせるのに十分な初期的時間期間の間に
電荷供給源から前記パワーFETゲートへ電流パルスを
供給するための制御信号に応答する充電手段が設けられ
ており、前記充電手段は、前記電荷供給源と前記パワー
FETゲートとの間に接続されており前記パワーFET
ゲートからの電荷の洩れを補償するために前記初期的時
間期間の後に前記パワーFETゲートへ十分な保持電流
を供給する適応維持手段を具備すると共に、前記適応維
持手段と前記パワーFETゲートとの間に接続されてお
り前記初期的時間期間の後に前記電荷供給源からの電流
ドレインを前記保持電流+最小付加的電流の値へ制限す
る電流制限手段を具備していることを特徴とする適応ゲ
ート充電回路。 3、特許請求の範囲第2項において、前記初期的時間期
間に対して初期的電流を供給する手段が設けられており
、且つ前記適応維持手段が、 (a)エミッタを前記電荷供給源へ接続しており、一次
コレクタを前記パワーFETゲートへ接続しており、且
つベースを二次コレクタへ接続すると共に抵抗要素を介
して前記電荷供給源へ接続している第一マルチコレクタ
電流ミラーPNPトランジスタ、 (b)エミッタを前記第一電流ミラートランジスタのベ
ース・二次コレクタ接合へ接続しており、一次コレクタ
を前記パワーFETゲートへ接続しており、二次コレク
タをそのベースと前記一次コレクタを取囲む同心円状の
コレクタとに接続している第二マルチコレクタ電流ミラ
ーPNPトランジスタ、を有することを特徴とする適応
ゲート充電回路。 4、特許請求の範囲第3項において、前記初期的時間期
間の後に前記第二電流ミラートランジスタのベースに対
して前記第二電流ミラートランジスタをターンオンさせ
るのに十分であるが前記第一電流ミラートランジスタを
ターンオンさせるのには不十分な維持電流を発生する手
段が設けられており、その際に、前記初期的時間期間の
後に、前記第二電流ミラートランジスタのみが前記パワ
ーFETゲートへ電流を供給することを特徴とする適応
ゲート充電回路。 5、特許請求の範囲第3項において、前記第二電流ミラ
ートランジスタの前記同心的コレクタが過剰電流をその
ベースへ帰還させ、従って、前記第二電流ミラートラン
ジスタの一次コレクタが飽和すると、前記第二電流ミラ
ートランジスタの全てのエミッタ電流がそのベースへ帰
還され、前記第二電流ミラートランジスタをダイオード
として動作させることを特徴とする適応ゲート充電回路
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/433,557 US5023474A (en) | 1989-11-08 | 1989-11-08 | Adaptive gate charge circuit for power FETs |
US433,557 | 1989-11-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03185916A true JPH03185916A (ja) | 1991-08-13 |
Family
ID=23720579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2301229A Pending JPH03185916A (ja) | 1989-11-08 | 1990-11-08 | パワーfet用適応ゲート充電回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5023474A (ja) |
EP (1) | EP0427065B1 (ja) |
JP (1) | JPH03185916A (ja) |
KR (1) | KR0177145B1 (ja) |
DE (1) | DE69026195T2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0555648A3 (en) * | 1992-01-16 | 1994-09-28 | Kopp Heinrich Ag | Circuit for controlling field-controlled power switches |
US5258662A (en) * | 1992-04-06 | 1993-11-02 | Linear Technology Corp. | Micropower gate charge pump for power MOSFETS |
ES2112895T3 (es) * | 1992-06-16 | 1998-04-16 | Sgs Thomson Microelectronics | Circuito para controlar la corriente maxima en un transistor mos de potencia utilizado para excitar una carga conectada a tierra. |
US5359244A (en) * | 1992-07-31 | 1994-10-25 | Sgs-Thomson Microelectronics, Inc. | Gate drive circuit for a MOS power transistor |
EP0627807B1 (en) * | 1993-05-27 | 1998-08-12 | Fujitsu Limited | Power line connection circuit and power line switch IC for the same |
US5563587A (en) * | 1994-03-21 | 1996-10-08 | Rosemount Inc. | Current cancellation circuit |
EP0684699B1 (en) * | 1994-05-25 | 2001-10-24 | STMicroelectronics S.r.l. | Slew rate control and optimization of power consumption in a power stage |
US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
US5923210A (en) * | 1997-05-07 | 1999-07-13 | Caterpillar Inc. | High side driver circuit with diagnostic output |
US6188265B1 (en) * | 1997-12-12 | 2001-02-13 | Scenix Semiconduction, Inc. | High-voltage NMOS switch |
DE19855054A1 (de) * | 1998-11-28 | 2000-05-31 | E G O Control Systems Gmbh & C | Schaltungseinrichtung für einen elektronischen Leistungsschalter |
US7129678B2 (en) * | 2002-01-25 | 2006-10-31 | Victory Industrial Corporation | High voltage generator using inductor-based charge pump for automotive alternator voltage regulator |
JP4400336B2 (ja) * | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
KR100980112B1 (ko) | 2008-03-27 | 2010-09-03 | 광주과학기술원 | Rf 스위칭 장치 및 방법 |
WO2010117884A1 (en) * | 2009-04-07 | 2010-10-14 | Marvell World Trade Ltd | Transistor gate driver for short circuit protection |
DE102009049615B4 (de) * | 2009-10-16 | 2015-04-02 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung zur Ansteuerung eines Leistungsschalters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4153909A (en) * | 1973-12-10 | 1979-05-08 | National Semiconductor Corporation | Gated collector lateral transistor structure and circuits using same |
US4471245A (en) * | 1982-06-21 | 1984-09-11 | Eaton Corporation | FET Gating circuit with fast turn-on capacitor |
US4609832A (en) * | 1983-10-14 | 1986-09-02 | Sundstrand Corporation | Incremental base drive circuit for a power transistor |
US4736121A (en) * | 1985-09-10 | 1988-04-05 | Sos Microelettronica S.p.A. | Charge pump circuit for driving N-channel MOS transistors |
FR2627033B1 (fr) * | 1988-02-04 | 1990-07-20 | Sgs Thomson Microelectronics | Circuit de commande de grille d'un transistor mos de puissance fonctionnant en commutation |
-
1989
- 1989-11-08 US US07/433,557 patent/US5023474A/en not_active Expired - Lifetime
-
1990
- 1990-10-26 DE DE69026195T patent/DE69026195T2/de not_active Expired - Fee Related
- 1990-10-26 EP EP90120560A patent/EP0427065B1/en not_active Expired - Lifetime
- 1990-11-06 KR KR1019900017894A patent/KR0177145B1/ko not_active IP Right Cessation
- 1990-11-08 JP JP2301229A patent/JPH03185916A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE69026195D1 (de) | 1996-05-02 |
US5023474A (en) | 1991-06-11 |
KR910010868A (ko) | 1991-06-29 |
EP0427065A3 (en) | 1991-12-18 |
DE69026195T2 (de) | 1996-11-07 |
EP0427065B1 (en) | 1996-03-27 |
KR0177145B1 (ko) | 1999-04-01 |
EP0427065A2 (en) | 1991-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03185916A (ja) | パワーfet用適応ゲート充電回路 | |
JP2959030B2 (ja) | 誘導負荷を有する電力用mosトランジスタを制御する回路 | |
JPH0677741A (ja) | Mosパワートランジスタの最大電流を制御するための回路 | |
US4471245A (en) | FET Gating circuit with fast turn-on capacitor | |
US5017816A (en) | Adaptive gate discharge circuit for power FETS | |
US4491807A (en) | FET Negative resistance circuits | |
US4513241A (en) | Foldback current limiting driver | |
US5023481A (en) | Totem pole circuit with additional diode coupling | |
JP2003078361A (ja) | 電源回路及び半導体装置 | |
US5834964A (en) | Lateral PNP fast turn-on circuit | |
US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
US6850111B1 (en) | Charge pump circuit | |
US5719491A (en) | Output driver for high-speed device | |
JPH0263213A (ja) | パワースイッチ回路 | |
JP3239631B2 (ja) | 電流制御形半導体装置 | |
US5616971A (en) | Power switching circuit | |
US4096400A (en) | Inductive load driving amplifier | |
JP3297256B2 (ja) | 高速スイッチング回路 | |
JP2586601B2 (ja) | カレントミラー回路 | |
JP3580956B2 (ja) | リセット信号発生回路 | |
US5408137A (en) | Output driver circuit with high breakdown voltage | |
JP2776621B2 (ja) | 出力回路 | |
JP3146265B2 (ja) | 定電流回路 | |
JPH05268024A (ja) | スイッチング回路 | |
JPH01264561A (ja) | 昇圧回路 |