JPH03185736A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03185736A JPH03185736A JP32457989A JP32457989A JPH03185736A JP H03185736 A JPH03185736 A JP H03185736A JP 32457989 A JP32457989 A JP 32457989A JP 32457989 A JP32457989 A JP 32457989A JP H03185736 A JPH03185736 A JP H03185736A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- hydrogen
- film
- semiconductor thin
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 80
- 239000010409 thin film Substances 0.000 claims abstract description 74
- 239000001257 hydrogen Substances 0.000 claims abstract description 66
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 66
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 11
- 239000013078 crystal Substances 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229910021419 crystalline silicon Inorganic materials 0.000 description 19
- 230000000694 effects Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000003513 alkali Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 239000002585 base Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004435 EPR spectroscopy Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004566 IR spectroscopy Methods 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- -1 hydrogen halides Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】 ［ａ業上の利用分野］′ 本発明は、半導体装置の製造方法に関する。[Detailed description of the invention] [Field of use in business a]' The present invention relates to a method for manufacturing a semiconductor device.
［従来の技術］
従来、絶縁基板上の薄膜トランジスタ（以下ＴＰＴと称
す）は、第２図に示すように、ガラスなどの絶縁基板３
１上に、半導体薄膜３２を形成し、そこに素子を作り込
んで構成されていた。[Prior Art] Conventionally, a thin film transistor on an insulating substrate (hereinafter referred to as TPT) has an insulating substrate 3 made of glass or the like, as shown in FIG.
1, a semiconductor thin film 32 is formed on top of the semiconductor thin film 32, and elements are built therein.
また、近年、ＴＰＴの特性向上のため、半導体薄膜とし
て、結晶性半導体薄膜を用いることがよく見られる。こ
こで言う結晶性半導体とは、通常使用されている単結晶
ウェハーに比べると、欠陥が数多く存在している単結晶
半導体や、内部に１個以上の結晶粒界を持つ多結晶半導
体を言う。Furthermore, in recent years, crystalline semiconductor thin films are often used as semiconductor thin films in order to improve the characteristics of TPT. The term "crystalline semiconductor" as used herein refers to a single-crystal semiconductor, which has more defects than a normally used single-crystal wafer, or a polycrystalline semiconductor, which has one or more internal crystal grain boundaries.
しかしながら、上記従来例では、第３図に示すように結
晶性半導体薄膜３２と基板３１との界面や結晶性半導体
薄膜３２とゲート絶縁［３３との界面に、数多くの界面
準位３４，３５が存在し、結晶性半導体薄膜３２に、例
えば、図のようにＭＯＳＦＥＴを形成した場合、この界
面準位の影響で、チャネル部でキャリアが界面準位３４
゜３５にトラップされ、いわゆるバックチャネルを形成
し、しきい値電圧の変動や、信号のｏｎ１０ｆｆ比の低
下など、素子特性の劣化をもたらしていた。However, in the conventional example described above, as shown in FIG. For example, when a MOSFET is formed in the crystalline semiconductor thin film 32 as shown in the figure, carriers in the channel part are moved to the interface state 34 due to the influence of this interface state.
35, forming a so-called back channel, resulting in deterioration of device characteristics such as fluctuations in threshold voltage and reduction in signal ON10ff ratio.
また、結晶性半導体薄膜として、多結晶シリコン薄膜を
用いることがよく見られるが、多結晶シリコン薄膜内に
存在する結晶粒界３６には、数多くの界面準位３７が存
在し、これらが、キャリアをトラップすることにより、
チャネル部でのキャリアの移動度を低下させてしまう。Further, polycrystalline silicon thin films are often used as crystalline semiconductor thin films, but there are many interface states 37 in the crystal grain boundaries 36 that exist within the polycrystalline silicon thin film, and these are carriers. By trapping
This reduces carrier mobility in the channel portion.
また、基板にアルカリイオン含有量の多いガラスなどの
安価な材料を用いると、基板材料中Ｃ含まれるＮａ”な
どのアルカリイオン３８が、製造プロセス中の熱処理に
よって半導体薄膜の方へ移動し、基板との界面やシリコ
ン等の半導体薄膜中に可動イオンとして存在し、素子特
性の劣化や、信頼性に問題を生じさせていた。Furthermore, if an inexpensive material such as glass with a high alkali ion content is used for the substrate, alkali ions such as Na'' contained in C in the substrate material will migrate toward the semiconductor thin film due to heat treatment during the manufacturing process. They exist in the form of mobile ions at interfaces with semiconductors and in thin films of semiconductors such as silicon, causing deterioration of device characteristics and reliability problems.
これらの問題を解決する方法として、例えば、素子形成
後、素子の保護膜として、プラズマＣＶＤ法により窒化
シリコン膜を形成し、この保護膜による水素パッシベー
ションを用いて、シリコン薄膜内の局在準位を減らし、
移動度を高くすることが行われてきた。また、アルカリ
イオン汚染防止のために、高純度石英や無アルカリガラ
スなどを基板として用いる方法をとっていた。As a method to solve these problems, for example, after the device is formed, a silicon nitride film is formed as a protective film of the device by plasma CVD method, and hydrogen passivation by this protective film is used to improve localized levels within the silicon thin film. reduce,
Efforts have been made to increase mobility. Additionally, in order to prevent alkali ion contamination, a method of using high-purity quartz, alkali-free glass, or the like as a substrate has been used.
しかしながら、上記の方法によっても、結晶粒界のパッ
シベーション、ならびに、基板との界面のパッシベーシ
ョンは完全でない。すなわち、上記の方法では、半導体
薄膜の中に水素が導入される過程と、逆に、半導体薄膜
から水素が放出される過程とが共存し、さらに、半導体
薄膜中の粒界、界面以外の結晶性のよい場所にも水素が
拡散しており、有効に、粒界、界面のパッシベーション
を行なう為には更に改善すべき余地が多く残されていた
。However, even with the above method, the passivation of the grain boundaries and the passivation of the interface with the substrate are not perfect. That is, in the above method, a process in which hydrogen is introduced into the semiconductor thin film and a process in which hydrogen is released from the semiconductor thin film coexist. Hydrogen diffuses even in areas with good properties, and there remains much room for further improvement in order to effectively passivate grain boundaries and interfaces.
また、高純度石英や無アルカリガラスなどの基板は、高
価であり、大面積の基板に安価な素子を形成すべく採用
されるＴＰＴ本来の１つの利点を失う結果となってしま
う。Further, substrates made of high-purity quartz or non-alkali glass are expensive, and one of the inherent advantages of TPT, which is employed to form inexpensive elements on large-area substrates, is lost.
［ｎＢを解決するための手段］
本発明の半導体装置の製造方法は、絶縁基体上に、結晶
性半導体薄膜を形成して成る半導体装置の製造方法にお
いて、前記結晶性半導体薄膜の上下両側に、水素の拡散
にたいしてバリアとなる第１、第２の絶ａｍをそれぞれ
形成する工程と、前記結晶性半導体薄膜中に水素を導入
する工程と、光を照射し、前記結晶性半導体薄膜の粒界
近傍または界面近傍の局所部分のみを加熱する工程と、
を含むことを特徴とする。[Means for Solving nB] The method for manufacturing a semiconductor device of the present invention includes forming a crystalline semiconductor thin film on an insulating substrate, in which: on both upper and lower sides of the crystalline semiconductor thin film, A step of forming first and second ams that act as a barrier against hydrogen diffusion, a step of introducing hydrogen into the crystalline semiconductor thin film, and a step of irradiating light to form near the grain boundaries of the crystalline semiconductor thin film. or a step of heating only a local part near the interface;
It is characterized by including.
［作用］
本発明では、結晶性半導体薄膜に水素を導入し、かつ光
照射することにより、結晶性半導体薄膜内の結晶粒界や
欠陥あるいは結晶性半導体薄膜と基体との界面などが、
選択的に加熱し、こうした場所に存在するトラップ準位
が有効に水素で終端し、トラップ準位の数を減らすこと
ができるので、ＴＰＴ等の半導体装置の電気特性を向上
させることが期待できる。[Function] In the present invention, by introducing hydrogen into a crystalline semiconductor thin film and irradiating it with light, crystal grain boundaries and defects in the crystalline semiconductor thin film, or the interface between the crystalline semiconductor thin film and the substrate, etc.
By selectively heating, the trap levels existing in these locations can be effectively terminated with hydrogen and the number of trap levels can be reduced, so it is expected that the electrical characteristics of semiconductor devices such as TPTs will be improved.
また、ＴＰＴのソース・ドレインなどに導入された不純
物の空間的位置をほとんど変えずに、結晶粒界や欠陥、
または、半導体薄膜と基体との界面などを、選択的に加
熱することができるので、微細トランジスタの製造が容
易になる。In addition, it is possible to eliminate crystal grain boundaries, defects, etc. without changing the spatial position of impurities introduced into the source and drain of TPT.
Alternatively, since the interface between the semiconductor thin film and the substrate can be selectively heated, manufacturing of fine transistors becomes easier.
さらに、結晶性半導体薄膜のみを加熱することができる
ことから、ガラスなどの基板からのＮａ’″などのアル
カリイオンの侵入を防止でき、信頼性の向上が期待でき
る。Furthermore, since only the crystalline semiconductor thin film can be heated, it is possible to prevent alkali ions such as Na''' from entering from a substrate such as glass, and an improvement in reliability can be expected.
また、半導体薄膜上に、水素の拡散にたいしてバリアと
なる絶縁膜を形成しているため、薄膜中に拡散した水素
のｏｕｔ−ｄｉｆｆｕｓｉｏｎを防止し、上述の効果を
さらに安定して得ることが期待できる。Furthermore, since an insulating film is formed on the semiconductor thin film to act as a barrier against hydrogen diffusion, it is expected that out-diffusion of hydrogen diffused into the thin film will be prevented and the above-mentioned effects will be obtained more stably. .
なお、水素の拡散にたいしてバリアとなる絶縁膜として
、窒化シリコン膜を基体と結晶性半導体薄膜との間に形
成する場合には、ガラスなどの基体からのＮａ”などの
アルカリイオンに対するブロッキングの効果も生じ、信
頼性の向上はさらに期待できる。Note that when a silicon nitride film is formed between the substrate and the crystalline semiconductor thin film as an insulating film that acts as a barrier against hydrogen diffusion, it also has the effect of blocking alkali ions such as Na'' from the substrate such as glass. As a result, further improvements in reliability can be expected.
［実施態様例］
以下に図面を参照しながら本発明の好適な実施態様につ
いて説明する。[Embodiment Examples] Preferred embodiments of the present invention will be described below with reference to the drawings.
（第１実施態様例）
第１図は、本発明方法により製造した半導体装置例の断
面図である。(First Embodiment) FIG. 1 is a sectional view of an example of a semiconductor device manufactured by the method of the present invention.
本発明の第１の実施態様としては、まず、ガラス等の絶
縁基板２１上に、水素の拡散にたいしてバリアとなる第
１の絶縁膜・とじて、例えば、プラズマＣＶＤ法により
、基板温度２００ｔ：〜３００℃で窒化シリコン１ｉ２
２を形成する０本例ではこの窒化シリコン膜２２中には
数％〜数十％の水素を含ませておく。In the first embodiment of the present invention, first, a first insulating film that serves as a barrier against hydrogen diffusion is formed on an insulating substrate 21 made of glass or the like by, for example, plasma CVD, at a substrate temperature of 200 t. Silicon nitride 1i2 at 300℃
In this example, several percent to several tens of percent of hydrogen is contained in the silicon nitride film 22.
その後、窒化シリコン１ＩＩ２２を形成した時の温度と
同程度かそれ以下の温度で結晶性半導体薄膜として例え
ば結晶性シリコン薄膜２３を形成する。結晶性シリコン
薄＠２３としては、スパッタリング法、減圧ＣＶＤ法、
プラズマＣＶＤ法により形成された多結晶シリコンや、
スパッタリング法やＣＶＤ法（より形成された非晶質シ
リコンをアニールし再結晶化したものや、本出願人が別
途提案しているプラズマＣＶＤ法において、成膜雰囲気
中へのＨＣｆ等のハロゲン化水素ガスの添加効果によっ
てえられた大粒径多結晶シリコンや、本出願人が特願昭
６２−７３６２９号公報、特願昭６２−７３６３０号公
報で提案しているところの大粒径多結晶シリコンや、本
出願人が特開昭６３−１０７０１６号公報で提案してい
るところの非晶質基板上に形成した単結晶シリコン等が
用いられる。Thereafter, a crystalline silicon thin film 23, for example, is formed as a crystalline semiconductor thin film at a temperature comparable to or lower than the temperature at which silicon nitride 1II22 was formed. For crystalline silicon thin@23, sputtering method, low pressure CVD method,
Polycrystalline silicon formed by plasma CVD method,
In the sputtering method, CVD method (in which amorphous silicon formed by annealing and recrystallization, and the plasma CVD method separately proposed by the applicant), hydrogen halides such as HCf are added to the film-forming atmosphere. Large-grain polycrystalline silicon obtained by the effect of gas addition, and large-grain polycrystalline silicon proposed by the present applicant in Japanese Patent Application No. 62-73629 and Japanese Patent Application No. 62-73630. Alternatively, single crystal silicon formed on an amorphous substrate, as proposed by the present applicant in Japanese Unexamined Patent Publication No. 107016/1983, can be used.
次に、水素の拡散にたいしてバリアとなる第２の絶縁膜
２４を結晶性シリコン２３上に形成する。水素の拡散に
たいしてバリアとなる第２の絶縁１］ｉ２４としては、
減圧ＣＶＤ法で形成した窒化シリコン膜や、第１の絶縁
膜と同様にして、プラズマＣＶＤ法で形成した窒化シリ
コン膜や窒化酸化シリコン膜を用いることができる。Next, a second insulating film 24 that serves as a barrier against hydrogen diffusion is formed on the crystalline silicon 23. The second insulation 1]i24 that acts as a barrier against hydrogen diffusion is as follows:
A silicon nitride film formed by a low pressure CVD method, or a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method in the same manner as the first insulating film can be used.
次に、照射光として、例えば近赤外光を、結晶性シリコ
ン薄１ｉ２３の界面近傍、結晶粒界近傍に照射する。近
赤外光は、例えば、キセノンランプ（波長０．８μｍ）
等が適している。０．８μｍ程度の波長の光を照射する
と、シリコン薄膜２３中で、電子・正孔対が発生する。Next, as irradiation light, for example, near-infrared light is irradiated near the interface and crystal grain boundaries of the crystalline silicon thin film 1i23. Near-infrared light is e.g. a xenon lamp (wavelength 0.8 μm)
etc. are suitable. When irradiated with light having a wavelength of about 0.8 μm, electron-hole pairs are generated in the silicon thin film 23.
光照射により発生した電子および正孔は、シリコン薄膜
の結晶の中を、比較的長い寿命をもって、それぞれ、導
電帯および価電子帯中を走行する。これらのうち、粒界
、欠陥、または界面に達したものは、そこに存在するダ
グリングボンドなどに起因する捕獲準位を介して再結合
を起こす、再結合によって失った電子・正孔のエネルギ
ーは、格子振動、すなわち、熱エネルギーに変換される
。換言すれば、シリコン薄膜中に含まれる粒界、欠陥、
または界面が、選択的に、電子・正孔再結合（よる熱で
加熱されることになる。この熱エネルギーにより、粒界
、欠陥、または界面の捕獲準位を、すでに膜中に存在し
ている水素で終端することができ、結晶欠陥を回復する
ことができる。Electrons and holes generated by light irradiation travel within the conductive band and valence band, respectively, within the silicon thin film crystal with a relatively long lifetime. Among these, those that reach grain boundaries, defects, or interfaces cause recombination through trap levels caused by dagging bonds existing there, and the energy of electrons and holes lost due to recombination. is converted into lattice vibration, i.e. thermal energy. In other words, grain boundaries, defects,
Alternatively, the interface will be selectively heated by electron/hole recombination. This thermal energy will cause trap levels in grain boundaries, defects, or interfaces that already exist in the film to be heated. It can be terminated with hydrogen that is present, and crystal defects can be recovered.
ここで、波長０．８μｍの光はエネルギーに換算すると
、１．５ｋｅＶに対応し、吸収係数は、結晶シリコンの
場合、約Ｉ Ｘ １０” ａｍ−’であり、透過深さは
、表面より１ ／ ｅの強度の点で約１０μｍである。Here, light with a wavelength of 0.8 μm corresponds to 1.5 keV when converted into energy, the absorption coefficient is about I x 10” am-' in the case of crystalline silicon, and the penetration depth is 1.5 keV from the surface. /e intensity is approximately 10 μm.
０．８μｍよりも十分に波長の短い光（例えば、可視光
、赤外光など）では、光の持っているエネルギーが高く
、光照射によって発生した電子が、導電帯の高エネルギ
一方向まで存在するようになり、導電帯中の電子の衝突
により、薄膜全体が加熱されてしまい、基板の加熱、水
素の離脱、ドーピングされた不純物の拡散を弓き起こし
てしまう。Light with a wavelength sufficiently shorter than 0.8 μm (for example, visible light, infrared light, etc.) has high energy, and electrons generated by light irradiation exist in one high-energy direction of the conductive band. As a result, the entire thin film is heated due to collisions of electrons in the conductive band, causing heating of the substrate, release of hydrogen, and diffusion of doped impurities.
逆に、０．８μｍよりも十分に波長の長い光（例えば、
波長１〜数μｍの光）では、膜が厚い場合、光が表面か
らかなり深くまで浸透し、これにより、表面だけでなく
、かなり深いところでも、電子・正孔対が発生し、再結
合を起こし発熱してしまう、したがって、デバイス動作
に必要となる薄膜の表面付近のみを、効率よく加熱する
ことができなくなるおそれがある。Conversely, light with a wavelength sufficiently longer than 0.8 μm (for example,
For light with a wavelength of 1 to several μm), if the film is thick, the light penetrates quite deep from the surface, and this generates electron-hole pairs not only at the surface but also at a considerable depth, causing recombination. Therefore, it may not be possible to efficiently heat only the area near the surface of the thin film, which is necessary for device operation.
以上から、０．７μｍより大きく、１．０μｍより小さ
い波長、好適には０．８μｍ程度の波長を持った近赤外
光による光照射が、本発明では最適である。From the above, light irradiation with near-infrared light having a wavelength larger than 0.7 μm and smaller than 1.0 μm, preferably about 0.8 μm, is optimal in the present invention.
また、このときＣ発生する熱は、薄膜中の水素の拡散が
起こり始める３００℃より高く、また、薄膜中の水素が
再び外へ拡散しない６００℃よりも低い温度で行うこと
が好ましく、これは、照射光の光量を調節することで実
現できる。In addition, it is preferable that the heat generated at this time be higher than 300°C, where hydrogen in the thin film begins to diffuse, and lower than 600°C, at which hydrogen in the thin film does not diffuse out again. This can be achieved by adjusting the amount of irradiation light.
この光照射を行う際の雰囲気ガスとしては、Ｎ、、Ａｒ
、Ｈ，あるいはそれらの混合ガスなどがあげられる。The atmospheric gas used for this light irradiation is N, Ar.
, H, or a mixture thereof.
この光照射中に、窒化シリコン膜中に存在する水素が、
結晶性シリコン薄膜中に拡散することにより、選択的に
加熱された下地界面に存在する界面準位や、結晶性シリ
コン薄膜中の欠陥準位や、結晶性シリコンの粒界に存在
する界面準位を終端し、下地界面でのバックチャネルの
発生を抑制し、かつ、粒界のポテンシャルを小さくし、
移動度を大きくする。During this light irradiation, the hydrogen present in the silicon nitride film is
By diffusing into the crystalline silicon thin film, the interface states exist at the base interface that is selectively heated, the defect levels in the crystalline silicon thin film, and the interface states that exist at the grain boundaries of the crystalline silicon. terminating, suppressing the occurrence of back channels at the base interface, and reducing the potential of grain boundaries.
Increase mobility.
また、基板と結晶性シリコン薄膜との間に窒化シリコン
膜を形成することで、ガラス等の基板からのＮａ“等の
アルカリイオンに対してブロッキングの効果を持たせる
ことができ、信頼性がより一層向上する。In addition, by forming a silicon nitride film between the substrate and the crystalline silicon thin film, it is possible to have a blocking effect against alkali ions such as Na'' from the glass substrate, improving reliability. Improve further.
また、結晶性シリコン薄膜両面に、水素の拡散に対して
バリアとなる絶縁膜を形成することにより、熱処理によ
って水素が拡散する際、結晶性シリコン薄膜表面からの
ｏｕｔ−ｄｉｆｆｕｓｉｏｎを防止でき、水素によるパ
シベーション効果をさらに高めることができる。In addition, by forming an insulating film that acts as a barrier against hydrogen diffusion on both sides of the crystalline silicon thin film, it is possible to prevent out-diffusion from the surface of the crystalline silicon thin film when hydrogen diffuses through heat treatment. The passivation effect can be further enhanced.
（第２実施態様例〉
第１実施態様例では、窒化シリコンｗＡ２２中には数％
〜数十％の水素を含ませていたが、本例ではそれに替え
、プラズマＣＶＤ装置を用いて、チャンバー内に水素ガ
スを導入した後、放電を起し、水素プラズマにより、結
晶性シリコン薄膜中に水素を導入する。(Second Embodiment) In the first embodiment, silicon nitride wA22 contains several percent
In this example, hydrogen gas was introduced into the chamber using a plasma CVD device, and then a discharge was generated to cause the hydrogen plasma to contain hydrogen in the crystalline silicon thin film. Introducing hydrogen into
本例でも、光照射を行うが、この光照射中に、プラズマ
中から導入された水素が、結晶性シリコン薄膜中に拡散
することにより、選択的に加熱された下地界面に存在す
る界面準位や結晶性シリコン薄膜中の欠陥準位や、結晶
性シリコンの粒界に存在する界面準位を終端し、下地界
面でのバックチャネルの発生を抑制し、かつ、粒界のポ
テンシャルを小さくし、移動度を大きくする。また、こ
の光照射中に発生する熱は水素の拡散が起こり始める３
００℃より高く、また、膜中の水素が再び外へ拡散しな
い６００℃よりも低い温度で行う必要があり、これは、
照射光の光量を調節することで実現できることは第１実
施態様例と同様である。In this example, light irradiation is also performed, and during this light irradiation, hydrogen introduced from the plasma diffuses into the crystalline silicon thin film, creating an interface state that exists at the selectively heated base interface. It terminates defect levels in crystalline silicon thin films and interface levels existing at grain boundaries of crystalline silicon, suppresses the generation of back channels at the underlying interface, and reduces the potential of grain boundaries. Increase mobility. In addition, the heat generated during this light irradiation begins to cause hydrogen diffusion.
It is necessary to carry out the process at a temperature higher than 00°C and lower than 600°C, at which hydrogen in the film will not diffuse out again.
What can be achieved by adjusting the amount of irradiation light is the same as in the first embodiment.
（第３実施態様例）
本例では、窒化シリコン膜２２中には数％〜数十％の水
素を含ませておくことに替え、水素を、通常のイオン注
入方法により、結晶性シリコン薄膜中に導入する。(Third Embodiment Example) In this example, instead of including several percent to several tens of percent hydrogen in the silicon nitride film 22, hydrogen is added into the crystalline silicon thin film by a normal ion implantation method. to be introduced.
本例でも、光照射を行うが、この光照射中に、イオン注
入法により注入された水素が、結晶性シリコン薄膜中に
拡散することにより、選択的に加熱された下地界面に存
在する界面単位や、結晶性シリコン薄膜中の欠陥準位や
、結晶性シリコンの粒界に存在する界面準位を終端し、
下地界面でのバックチャネルの発生を抑制し、かつ、粒
界のポテンシャルを小さくし、移動度を大きくする。In this example, light irradiation is also performed, and during this light irradiation, hydrogen implanted by ion implantation diffuses into the crystalline silicon thin film, resulting in interface units existing at the selectively heated base interface. terminating defect levels in crystalline silicon thin films and interface levels existing at grain boundaries of crystalline silicon,
It suppresses the generation of back channels at the base interface, reduces the potential of grain boundaries, and increases mobility.
＊ｆＳ７ｅ＞専昭鼾中り一讐串する軌は、水素の拡散が
起こり始める３００℃より高く、また、膜中の水素が再
び外へ拡散しない６００℃よりも低い温度で行う必要が
あり、これは、照射光の光量を調節することで実現でき
ることは第１実施態様例と同様である。*fS7e> The trajectory of the reaction must be performed at a temperature higher than 300°C, where hydrogen diffusion begins, and lower than 600°C, at which hydrogen in the film does not diffuse out again. Similar to the first embodiment, this can be achieved by adjusting the amount of irradiated light.
［実施例］ 本発明の実施例を、図面を用いて詳細に述べる。[Example] Embodiments of the present invention will be described in detail using the drawings.
第２図は、本発明によるＭＯＳＦＥＴの製造工程を示す
模式的断面図である。FIG. 2 is a schematic cross-sectional view showing the manufacturing process of a MOSFET according to the present invention.
（実施例１）
ガラス基板上２′１に、水素の拡散にたいしてバリアと
なる第１の絶縁膜として、プラズマＣＶＤ法で、ＳｉＨ
，／ＮＨ３混合ガス系により、窒化シリコン膜２２を１
０００人堆積した。堆積条件としては、平行平板型プラ
ズマＣＶＤ装置を用い、５ｉｎ４ （１０％Ｈ２希釈）
流量１５ｓｃａｎ、ＮＨ２流量１０１０５ｃ、圧力０．
１６Ｔｏｒｒ、放電パワー３．５Ｗ、基板温度３００℃
の条件で、３５分間堆積を行った。この条件で堆積した
窒化シリコン膜中には、ＩＲ（赤外分光）分析の結果、
約１０％の水素が含まれていることが分かった（第２図
（ａ）〉。(Example 1) SiH was deposited on the glass substrate 2'1 by plasma CVD as a first insulating film that acts as a barrier against hydrogen diffusion.
,/NH3 mixed gas system, the silicon nitride film 22 is
000 people deposited. The deposition conditions were 5in4 (10% H2 dilution) using a parallel plate plasma CVD device.
Flow rate 15scan, NH2 flow rate 10105c, pressure 0.
16Torr, discharge power 3.5W, substrate temperature 300℃
Deposition was carried out for 35 minutes under these conditions. In the silicon nitride film deposited under these conditions, as a result of IR (infrared spectroscopy) analysis,
It was found that about 10% hydrogen was contained (Figure 2 (a)).
次に、ＦｔＦブラズｖＣＶＤ法により、Ｓ ｉ Ｈ。Next, SiH was obtained using the FtF Blaze vCVD method.
Ｃｆｔｚ ／ ＨＣＪｌ ／ Ｈ２混合ガス系にて、窒
化シリコン膜２２上に、多結晶シリコン薄膜２３を１０
００人堆積した。堆積条件としては、５ｉ）（、（ｕ２
：Ｑ、９ｓｃｃｍ、ＨＣｌ２：１３０ｓｅｃｍ、Ｈ，：
２００ｓｃｃｍ、圧カニ２、０Ｔｏｒｒ％ＲＦｐｏｗｅ
ｒ ： ６０Ｗ、基板温度＝２３０℃で行った。この条
件下では、窒化シリコン膜２２上には、粒径が約１゜０
μｍの多結晶シリコン薄膜が堆積した（第２図（ｂ））
。A polycrystalline silicon thin film 23 is deposited 10 times on the silicon nitride film 22 in a Cftz/HCJl/H2 mixed gas system.
00 people deposited. The deposition conditions are 5i)(, (u2
:Q, 9sccm, HCl2:130sec, H,:
200sccm, pressure crab 2, 0Torr%RFpowe
r: 60W, substrate temperature = 230°C. Under this condition, the grain size on the silicon nitride film 22 is approximately 1°0.
A μm thick polycrystalline silicon thin film was deposited (Figure 2(b))
.
次に、スパッタ法により、ゲート絶縁膜として５ｉ０２
膜２４を５００人堆積させた後、スパッタ法によりＡｎ
を堆積し、バターニングを行いゲート電極２５を形成し
た（第２図（Ｃ））。Next, by sputtering, 5i02
After 500 layers of film 24 were deposited, An was deposited by sputtering.
was deposited and patterned to form a gate electrode 25 (FIG. 2(C)).
次に、イオン注入法により、Ｐ９を注入し、ソース・ド
レイン領域２６を形成した（第２図（ｄ））。Next, P9 was implanted by ion implantation to form source/drain regions 26 (FIG. 2(d)).
次に、水素の拡散にたいしてバリアとなる第２の絶縁膜
として、第１の絶縁膜２２と同様の方法にて、プラズマ
ＣＶＤ法により、窒化シリコン膜２７を５０００人堆積
した。Next, 5,000 silicon nitride films 27 were deposited by plasma CVD in the same manner as the first insulating film 22 as a second insulating film to serve as a barrier against hydrogen diffusion.
次に、光波長０．８μｍ、パワー１０００Ｗのキセノン
ランプをＨ，ガス雰囲気のもとで距離約１０ｃｍのとこ
ろから照射した。このときキセノンランプの実行パワー
は、４０Ｗ／ｃｍ’程度と考えられる（第２図（ｅ））
。Next, a xenon lamp with a light wavelength of 0.8 μm and a power of 1000 W was irradiated from a distance of about 10 cm in an H gas atmosphere. At this time, the effective power of the xenon lamp is considered to be about 40 W/cm' (Figure 2 (e))
.
次ニ、所望の領域にコンタクトを開孔し、ＡＪ２を堆積
させバターニングしてソース、ドレイン電極２８及びゲ
ート電極２９を形成した。Next, contacts were opened in desired regions, and AJ2 was deposited and patterned to form source and drain electrodes 28 and gate electrodes 29.
ガラス基板上に直接多結晶シリコン薄膜を形成した基板
に形成したＭＯＳ Ｆ ＥＴと、本実施例により作成し
たＭＯＳ Ｆ ＥＴの電気特性の測定の比較したところ
、本例では、電子移動度は２倍以上となり、しきい値電
圧の変動幅は１／２以下に縮小された。A comparison of the electrical characteristics of a MOS FET formed on a glass substrate with a polycrystalline silicon thin film formed directly on the substrate and a MOS FET created according to this example shows that the electron mobility is twice as high in this example. As a result, the fluctuation width of the threshold voltage was reduced to 1/2 or less.
このことは、熱処理によって、窒化シリコン膜２２から
、多結晶シリコン薄膜２３中に水素が拡散し、下地界面
、及び、多結晶シリコン薄ＩＩ！２３中の結晶粒界に存
在する界面準位を終端し、準位の数が減少し、下地界面
でのバックチャネルの発生が抑制され、かつ、粒界のポ
テンシャルバリアが低下したためと考えられる。このこ
とは、ＥＳＲ（電子スピン共鳴）測定をした結果、多結
晶シリコンｆｉｌ＠中のダングリングボンドの密度が、
熱処理によって、１桁以上低下していたという事実から
も明らかである。This means that due to the heat treatment, hydrogen diffuses from the silicon nitride film 22 into the polycrystalline silicon thin film 23, and the underlying interface and polycrystalline silicon thin film II! This is thought to be because the interface levels existing at the grain boundaries in No. 23 were terminated, the number of levels decreased, the generation of back channels at the underlying interface was suppressed, and the potential barrier at the grain boundaries was lowered. As a result of ESR (electron spin resonance) measurement, this shows that the density of dangling bonds in polycrystalline silicon fil@
This is clear from the fact that the heat treatment caused a decrease of more than one digit.
さらに、このとき、選択的に界面準位近傍が加熱された
ために、ソース・ドレイン領域２６の不純物の拡散は起
こっていないことも確かめられた。Furthermore, it was confirmed that impurity diffusion in the source/drain region 26 did not occur because the vicinity of the interface state was selectively heated at this time.
また、水素の拡散にたいしてバリアとなる窒化シリコン
１ｉ２２，２７の効果については、例えば、この窒化シ
リコン１ｉ２７の有無により、多結晶シリコン薄膜２３
中に存在する水素の密度が、Ｉ Ｘ １０”ａｍ−’の
オーダーから１Ｘ１０”Ｃｍ−３のオーダー以下に低下
していることから、この膜が、水素のｏｕｔ−ｄｉｆｆ
ｕｓｉｏｎに対してバリアとして作用していることが分
かった。Further, regarding the effect of silicon nitride 1i22, 27 which acts as a barrier against hydrogen diffusion, for example, depending on the presence or absence of silicon nitride 1i27, the polycrystalline silicon thin film 23
Since the density of hydrogen present in the film has decreased from the order of I x 10"am-' to below the order of 1 x 10" cm-3, this film
It was found that it acts as a barrier against USion.
また、信頼性試験においては、高温高温試験によっても
、電気特性の変化は殆ど無く、信頼性も十分なものであ
った。Further, in the reliability test, there was almost no change in the electrical characteristics even in the high-temperature test, and the reliability was sufficient.
これは、窒化シリコン膜２２が、ガラス基板からのアル
カリイオンの拡散にたいして、ブロッキングしているた
めと考えられる。This is considered to be because the silicon nitride film 22 blocks the diffusion of alkali ions from the glass substrate.
また、本実施例において、光照射により、水素を拡散す
るのと同時に、ソース・ドレイン領域の活性化も可能で
あることが、電気特性の測定から明らかとなった。Furthermore, in this example, it was revealed from the measurement of electrical characteristics that it was possible to diffuse hydrogen and activate the source/drain regions by light irradiation at the same time.
（実施例２）
第１の実施例で用いた、ゲート絶縁＠２４の５ｉ０２５
００Åのかわりに、第２の実施例として、スパッタ法に
よりＳ ｉ ０２膜を２００人、つづいて、水素の拡散
にたいしてバリアとなる絶縁膜として、プラズマＣＶＤ
法により、窒化シリコン膜を３００人堆積させた後、ゲ
ート電極２５を形成した。ｓ ｉ ０２ ＠を先に堆積
させたのは、よく知られたように、窒化シリコン膜だけ
で、ゲート絶＋１！膜を構成したときの膜中の分極によ
るＭＯＳＦＥＴの電気的特性の劣化を防ぐためである。(Example 2) Gate insulation @ 24 5i025 used in the first example
As a second example, instead of 00 Å, a Si 02 film was formed by sputtering, and then a plasma CVD film was formed as an insulating film to act as a barrier against hydrogen diffusion.
After depositing 300 silicon nitride films by the method, the gate electrode 25 was formed. As is well known, what was deposited first in s i 02 @ was only a silicon nitride film, which resulted in a gate failure of +1! This is to prevent deterioration of the electrical characteristics of the MOSFET due to polarization in the film when the film is constructed.
他の工程は、第１の実施例と同様である。Other steps are the same as in the first example.
本実施例において、水素の拡散にたいしてバリアとなる
第２の絶縁膜として、窒化シリコン膜の膜厚を３００人
としても、多結晶シリコン薄膜中の水素の密度は、窒化
シリコン膜厚を５０００人とした場合と全く変化無かっ
た。In this example, even if the thickness of the silicon nitride film is 300 mm thick as the second insulating film that acts as a barrier against hydrogen diffusion, the density of hydrogen in the polycrystalline silicon thin film is 5000 mm thick. There was no change at all from when I did it.
また、保護膜として、Ｓｉｎ、膜５０００人を用いた場
合についても、水素の密度に変化はなかったことから、
窒化シリコンｌｌ［３００λでも十分バリアとして作用
していることが分かった。In addition, there was no change in the density of hydrogen even when using a film of 5,000 layers of Sin as a protective film.
It was found that even silicon nitride 11 [300λ] sufficiently acts as a barrier.
また、ゲート絶縁膜として窒化シリコン膜と酸化シリコ
ン膜の２層構造を用いたが、これについても、ｓ ｉ
０２１１ｉを用いた場合と比較して、電気特性の劣化は
、殆ど認められなかった。In addition, a two-layer structure of a silicon nitride film and a silicon oxide film was used as the gate insulating film;
Compared to the case where 0211i was used, almost no deterioration in electrical characteristics was observed.
また、本実施例では、バリア膜として、プラズマＣＶＤ
法による窒化シリコン膜を用いたが、減圧ＣＶＤ法によ
り堆積した窒化シリコン膜を用いても、同様の効果があ
った。In addition, in this example, plasma CVD film was used as the barrier film.
Although a silicon nitride film deposited by a low-pressure CVD method was used, similar effects could be obtained using a silicon nitride film deposited by a low-pressure CVD method.
（実施例３）
第１の実施例で述べた、ゲート絶縁膜２４の５ｉ０２５
００人のかわりに、第３の実施例として、ゲート絶縁膜
として、水素の拡散に対してバリアとなる絶縁膜として
プラズマＣＶＤ法Ｃより窒化酸化シリコン膜５００λ堆
積させた。窒化酸化シリコン膜は、よく知られているよ
うに、膜中の窒素と酸素の組成比をうまく選ぶことで、
シリコン膜と窒化酸化シリコン膜の両方の性質を兼ね備
えることが可能である。ここでは、ＳｉＨ４／ＮＨ３／
Ｎ２０混合ガス系を用いて、堆積条件を再適化すること
により、膜の組成比をＳｉが１に対してＮは３．０〜２
になるようにした。(Example 3) 5i025 of the gate insulating film 24 described in the first example
In the third example, instead of 0.00 people, a silicon nitride oxide film with a thickness of 500 λ was deposited by plasma CVD method C as a gate insulating film and an insulating film that acts as a barrier against hydrogen diffusion. As is well known, silicon nitride oxide films can be produced by carefully selecting the composition ratio of nitrogen and oxygen in the film.
It is possible to have the properties of both a silicon film and a silicon nitride oxide film. Here, SiH4/NH3/
By reoptimizing the deposition conditions using an N20 mixed gas system, the composition ratio of the film was reduced to 1 for Si and 3.0 to 2 for N.
I made it so that
他の工程は第１の実施例と同様である。Other steps are the same as in the first embodiment.
本実施例において、水素の拡散にたいしてバリアとなる
第２の絶縁膜として、窒化酸化シリコン膜を用いても、
多結晶シリコン薄膜中の水素の密度は、窒化シリコン膜
を用いた場合と全く変化無かった。In this example, even if a silicon nitride oxide film is used as the second insulating film that acts as a barrier against hydrogen diffusion,
The density of hydrogen in the polycrystalline silicon thin film did not change at all compared to when a silicon nitride film was used.
また、ゲート絶縁膜として窒化酸化シリコン膜を用いた
が、これについても、５ｉ０２膜を用いた場合と比較し
て、電気特性の劣化は、殆ど認められなかった。Further, although a silicon nitride oxide film was used as the gate insulating film, almost no deterioration in electrical characteristics was observed in this film as compared to the case where a 5i02 film was used.
（実施例４）
第１の実施例で述べた、ゲート絶縁ＩＩ！２４のＳｉｎ
、５００λを堆積し、ゲート電極２５を形成したのちに
、ここでは、水素の導入法として、Ｎ４の実施例として
、平行平板型プラズマＣＶＤ装置を用い、水素プラズマ
を照射した。(Example 4) Gate insulation II described in the first example! 24 Sins
.
水素プラズマ条件としては、圧力０．１６Ｔｏｒｒ、放
電出力６００Ｗ、基板温度３００℃、照射時間３０分で
行なった。The hydrogen plasma conditions were a pressure of 0.16 Torr, a discharge output of 600 W, a substrate temperature of 300° C., and an irradiation time of 30 minutes.
他の工程は、第１の実施例と同様である。Other steps are the same as in the first example.
本実施例においても、ＭＯＳＦＥＴの電気特性の改善に
たいして、第１の実施例と同様の効果が得られた。In this example as well, the same effect as in the first example was obtained in terms of improving the electrical characteristics of the MOSFET.
（実施例５）
第１の実施例で述べた、ゲート絶！１ＷＡ２４の５ｉ０
２５００人を堆積し、ゲート電極２５を形成したのちに
、ここでは、水素の導入法として、第５の実施例として
、イオン注入法により、水素を、ドーズ量ＩＥ１６ｃｍ
−”、加速電圧２゜ｋｅＶの条件で、多結晶シリコン薄
膜全面に注入した。(Example 5) As described in the first example, Gate Zettai! 1WA24's 5i0
After depositing 2,500 layers and forming the gate electrode 25, hydrogen was introduced by ion implantation at a dose of IE16 cm as a fifth example.
-'' and an acceleration voltage of 2°keV, the implantation was carried out over the entire surface of the polycrystalline silicon thin film.
他の工程は、第１の実施例と同様である。Other steps are the same as in the first example.
本実施例においても、ＭＯＳＦＥＴの電気特性の改善に
対して、第１の実施例と同様の効果が得られた。In this example, the same effect as in the first example was obtained in terms of improving the electrical characteristics of the MOSFET.
以上、本実施例において、結晶性半導体薄膜としては、
本出願人が提案しているプラズマＣＶＤ法にて形成した
大粒多結晶シリコン、および、プラズマＣＶＤ法により
形成した非晶質シリコンを熱処理にて結晶化した多結晶
シリコンについてその効果を示したが、他の結晶性半導
体薄膜、例えば、減圧ＣＶＤ法により形成された多結晶
シリコンや、多結晶シリコンにＳｉ１を注入して非晶質
化した非晶質シリコンをアニールし、再結晶化したもの
や、本出願人が特願昭６２−７３６２９号公報、特願昭
６２−７３６３０号公報で提案しているところの大粒径
多結晶シリコンや、本出願人が特開昭６３−１０７０１
６号公報で提案しているところの非晶質基板上に形成し
た単結晶シリコンなどを用いても、同様の効果があった
ことは言うまでもない。As described above, in this example, the crystalline semiconductor thin film is
This effect was demonstrated for large-grain polycrystalline silicon formed by the plasma CVD method proposed by the present applicant, and for polycrystalline silicon obtained by crystallizing amorphous silicon formed by the plasma CVD method by heat treatment. Other crystalline semiconductor thin films, such as polycrystalline silicon formed by low-pressure CVD, amorphous silicon made amorphous by implanting Si1 into polycrystalline silicon, and then annealed and recrystallized; Large-grain polycrystalline silicon, which the present applicant proposed in Japanese Patent Application No. 62-73629 and Japanese Patent Application No. 62-73630;
Needless to say, the same effect could be obtained by using single crystal silicon formed on an amorphous substrate as proposed in Publication No. 6.
［発明の効果］
本発明によれば、半導体薄膜下地界面の界面準位を減ら
し、バックチャネル効果を抑制することができ、かつ、
半導体薄膜内に存在する準位をも低減でき、その結果、
しきい値電圧の変！／ｒ［の縮小やキャリア移動度の向
上等、ＴＰＴの電気的特性を向上させることができた。[Effects of the Invention] According to the present invention, it is possible to reduce the interface state at the semiconductor thin film base interface and suppress the back channel effect, and
It is also possible to reduce the levels existing within the semiconductor thin film, and as a result,
Change in threshold voltage! It was possible to improve the electrical characteristics of TPT, such as reducing /r[ and improving carrier mobility.
なお、水素の拡散にたいしてバリアとなる絶縁膜として
、窒化シリコン膜を用いる場合には、基体からのＮａ”
などのアルカリイオンの侵入をブロッキングすることが
でき、ＴＰＴの信頼性が向上させることができた。Note that when using a silicon nitride film as an insulating film that acts as a barrier against hydrogen diffusion, Na"
It was possible to block the intrusion of alkali ions such as, and improve the reliability of TPT.
この結果、安価なガラス基板上に、電気特性、及び、信
頼性の優れたＴＰＴを、容易に形成することができるよ
うになった。As a result, it has become possible to easily form a TPT with excellent electrical properties and reliability on an inexpensive glass substrate.
第１図は、本発明を特徴づける半導体装置の断面図であ
る。第２図は、本発明によるＭＯＳＦＥＴの製造工程を
示す模式的断面図である。第３図は従来技術の問題点を
説明するための該略図である。
（記号の説明）
２１・・・基板、２２・・・水素の拡散にたいしてバリ
アとなる第１の絶縁膜、２３．３２・・・半導体薄膜、
２７・・・水素の拡散にたいしてバリアとなる第２の絶
縁膜。
第
図
ｌ今
シμ
図
（ｄ）
（ｅ）
（ｆ）
第
図FIG. 1 is a sectional view of a semiconductor device that characterizes the present invention. FIG. 2 is a schematic cross-sectional view showing the manufacturing process of a MOSFET according to the present invention. FIG. 3 is a schematic diagram for explaining the problems of the prior art. (Explanation of symbols) 21...Substrate, 22...First insulating film serving as a barrier against hydrogen diffusion, 23.32...Semiconductor thin film,
27...Second insulating film that acts as a barrier against hydrogen diffusion. Fig. l Now μ Fig. (d) (e) (f) Fig.
Claims (8)
半導体装置の製造方法において、前記結晶性半導体薄膜
の上下両側に、水素の拡散にたいしてバリアとなる第１
、第２の絶縁膜をそれぞれ形成する工程と、前記結晶性
半導体薄膜中に水素を導入する工程と、光を照射し、前
記結晶性半導体薄膜の粒界近傍または界面近傍の局所部
分のみを加熱する工程と、を含むことを特徴とする半導
体装置の製造方法。(1) In a method for manufacturing a semiconductor device in which a crystalline semiconductor thin film is formed on an insulating substrate, a first layer, which serves as a barrier to hydrogen diffusion, is provided on both upper and lower sides of the crystalline semiconductor thin film.
, a step of forming a second insulating film, a step of introducing hydrogen into the crystalline semiconductor thin film, and a step of irradiating light to heat only a local portion of the crystalline semiconductor thin film near the grain boundaries or near the interface. A method for manufacturing a semiconductor device, comprising the steps of:
Ｄ法、あるいは、プラズマＣＶＤ法により窒化シリコン
膜を形成する工程であることを特徴とする請求項１記載
の半導体装置の製造方法。(2) The step of forming the first and second insulating films is performed by low pressure CV
2. The method of manufacturing a semiconductor device according to claim 1, wherein the step is to form a silicon nitride film by a D method or a plasma CVD method.
ＣＶＤ法により窒化酸化シリコン膜を形成する工程であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。(3) The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the first and second insulating films is a step of forming a silicon nitride oxide film by a plasma CVD method.
とを特徴とする請求項１ないし請求項３記載の半導体装
置の製造方法。(4) The method of manufacturing a semiconductor device according to any one of claims 1 to 3, wherein the crystalline semiconductor thin film material is silicon.
の水素の拡散によることを特徴とする請求項１ないし請
求項４記載の半導体装置の製造方法。(5) The method of manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the hydrogen is introduced by diffusion of hydrogen from the insulating film containing hydrogen.
て行うことを特徴とする請求項１ないし請求項４記載の
半導体装置の製造方法。(6) The method of manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the hydrogen is introduced using plasma containing hydrogen.
特徴とする請求項１ないし請求項４記載の半導体装置の
製造方法。(7) The method of manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the hydrogen is introduced by ion implantation.
請求項１ないし請求項７記載の半導体装置の製造方法。(8) The method of manufacturing a semiconductor device according to any one of claims 1 to 7, wherein the irradiation light is near-infrared light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32457989A JPH03185736A (en) | 1989-12-14 | 1989-12-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32457989A JPH03185736A (en) | 1989-12-14 | 1989-12-14 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185736A true JPH03185736A (en) | 1991-08-13 |
Family
ID=18167395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32457989A Pending JPH03185736A (en) | 1989-12-14 | 1989-12-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185736A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6601308B2 (en) | 2002-01-02 | 2003-08-05 | Bahram Khoshnood | Ambient light collecting bow sight |
| WO2007086163A1 (en) * | 2006-01-25 | 2007-08-02 | Sharp Kabushiki Kaisha | Process for producing semiconductor device and semiconductor device |
-
1989
- 1989-12-14 JP JP32457989A patent/JPH03185736A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6601308B2 (en) | 2002-01-02 | 2003-08-05 | Bahram Khoshnood | Ambient light collecting bow sight |
| USRE39686E1 (en) * | 2002-01-02 | 2007-06-12 | Bahram Khoshnood | Ambient light collecting bow sight |
| WO2007086163A1 (en) * | 2006-01-25 | 2007-08-02 | Sharp Kabushiki Kaisha | Process for producing semiconductor device and semiconductor device |
| US7781775B2 (en) | 2006-01-25 | 2010-08-24 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| JP5243046B2 (en) * | 2006-01-25 | 2013-07-24 | シャープ株式会社 | Semiconductor device manufacturing method and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| US5817549A (en) | Method for manufacturing a semiconductor device | |
| US8330165B2 (en) | Semiconductor device and method for forming the same | |
| JPH04250669A (en) | Polysilicon thin film semiconductor device | |
| JPH02148831A (en) | Laser annealing method | |
| JPH0395939A (en) | Manufacture of semiconductor device | |
| JPH03185736A (en) | Manufacture of semiconductor device | |
| JPH0395938A (en) | Manufacture of semiconductor device | |
| JPH02228042A (en) | Manufacture of thin film semiconductor device | |
| JPH03185735A (en) | Manufacture of semiconductor device | |
| JP2523019B2 (en) | Field effect type semiconductor device | |
| JP2945032B2 (en) | Manufacturing method of thin film transistor | |
| JP2508601B2 (en) | Field effect thin film transistor | |
| JPH0656856B2 (en) | Method for manufacturing semiconductor device | |
| JP3277910B2 (en) | Field effect transistor and method of manufacturing the same | |
| JP3210568B2 (en) | Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device | |
| JP3075799B2 (en) | Method for manufacturing semiconductor device | |
| JPH0227769A (en) | Semiconductor device | |
| JP3173758B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3357038B2 (en) | Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device | |
| KR100223275B1 (en) | Method of forming polysilicon layer in semiconductor device | |
| JP3467571B2 (en) | Method for manufacturing thin film transistor | |
| JPH0661234A (en) | Production of semiconductor device | |
| JP2000077672A (en) | Manufacture of semiconductor device | |
| JP2913180B2 (en) | Method for manufacturing field-effect semiconductor device |