JPH03184099A - 適応変換符号化の方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、音声／音楽等の信号の帯域圧縮技術、特に時
間領域で得られる人力信号を他の領域に線形変換してか
ら行なう帯域圧縮技術に関する。

（従来の技術） 限られた伝送容量の回線を使用して、音声／音楽等の信
号に含まれる情報を効率良く伝送するために、その情報
量を減少させることを帯域圧縮といい、主として適応差
分パルス符号変調［ＡＤ　ＰＣＭ］　　（ディジタル・
コーディング・オン・ウェーブフォームズ、　　（Ｄｉ
ｇｉｔａｌＣｏｄｉｎｇ　　ｏｆ　Ｗａｖｅｆｏｒｍｓ
）　、プレンティス　・　ホール社　（Ｐｒｅｎｔｉｃ
ｅ−Ｈａ　ｌ　１）　、１９８４年、３０８ページ参照
：　以下、「文献１」）と適応変換符号化［ＡＴＣ］　
　（アイイーイーイー・トランザクションズ・オン・エ
イニスエスピー（ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ
　ＯＮ　ＡＳＳＰ）２７巻１号、１９７９年、８９−９
５ページ参照；　以下、「文献２」）が知られている。

以下に、ＡＴＣの概要を文献２に従って簡単に説明する
。

第４図は、ＡＴＣの一構成例を示したブロック図である
。線形変換、ビット配分、量子化からなる符号化器では
、入力信号が入力端子１を経て線形変換回路３に供給さ
れる。入力端子ｌには一般に離散的な値が供給され、線
形変換回路３で予め定められた整数Ｎに等しい入力サン
プルを単位としたＮ点離散線形変換が施される。Ｎはブ
ロック長と呼ばれる。このＮ点離散線形変換としては、
ウオルシュ−アダマール変換（ＷＡＴＬ離散フーリエ変
換（ＤＦＴ）、離散コサイン変換（ＤＣＴ）、Ｋ　Ｌ変
換（ＫＬＴ）等が用いられる。線形変換回路３の出力で
ある総数Ｎの変換係数は後述するビット配分に従って量
子化器４でそれぞれ量子化され、多重化回路５へ供給さ
れる。量子化器４内にはブロック長Ｎに等しい数の量子
化器が含まれており、各変換係数はそれぞれ専用の量子
化器で量子化される。ビット配分回路６では、変換係数
の振幅に対応した量子化ビット割当てを計算し、量子化
器４へ供給する。多重化回路５では、量子化器４から供
給される量子化された変換係数とビット配分回路６から
供給されるビット配分に用いた情報を多重化し、伝送路
８に送出する。

ビット配分、逆量子化、線形逆変換からなる復号化器で
は、伝送路８からの多重化信号が分離回路９で分離され
、量子化器４からの信号は逆量子化器１０に、ビット配
分回路６からの信号は、ビット配分回路１１へ供給され
る。ビット配分回路１１では符号化器のビット配分回路
６と全く同様な方法で、各変換係数に対するビット配分
が決定される。

逆量子化器１０で、ビット配分回路１１で決定されたビ
ット配分に従って逆量子化された変換係数は、線形逆変
換回路１２で再び総数Ｎの時間領域の信号サンプルに変
換され、出力端子１４に供給される。

ピッ）・配分回路における配分方法には、いくつかの種
類があるが、ここでは文献２に述べられている方法を第
５図（ａ）　、　（ｂ）を参照して説明する。

この方法は、復号化器において逆量子化したときの量子
化二乗誤差が最小になるようするもので、ビット配分に
関する補助情報量を削減するために変換係数を１度間引
き、続いて補間した値を用いてビット数の最適化を行な
う。第４図に示されるビット配分回路Ｉは、第５図（ａ
）に示すように構成される。第４図の線形変換回路３で
得られた変換係数は、第５図（ａ）の入力端子４１を経
て、間弓き回路４２に供給される。間引き回路４２では
、Ｎ個の変換係数をそれぞれ二乗し、整数値Ｍ毎（Ｍば
Ｎの約数）の平均値を代表値として１／Ｈの間引きを行
なう。得られたＬ＝Ｎ／Ｈのサンプル値は量子化器４３
でそれぞれ量子化され、出力端子４４と逆量子化器４５
へ供給される。量子化器４３、逆量子化器４５は省略さ
れる場合もある。補間回路４６においては、２を底とす
る対数をとった後、対数領域でＭ倍の線形補間が行なわ
れる。補間された信号を用いて第４図の量子化器４にお
けるビット配分が、次式によりビット数最適化回路４７
で行なわれる。

ここに、Ｒ１はｉ番目の変換係数（ｉ＝１．２．・・・
・・Ｎ）に対する割当てビット数、Ｒはｌ変換係数当り
の平均割当てビット数、σ１２は補間回路４６における
補間で近似的に復元されたｉ番目変換係数の二乗値であ
る。結果は出力端子４８へ伝達され、量子化器４に供給
される。式（１）を用いてビット配分を行なうことによ
り、量子化二乗誤差を最小にできることがフイイーイー
イー・トランザクションズ・オン・エイニスエスピー（
ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　　ＯＮ　　ＡＳ
ＳＰ）２５巻４号、１９７７年、２９９−３０９ページ
参照；　（以下、「文献３」）に示されている。出力端
子４４で得られた間引かれた信号は、第４図の多重化回
路５を経て補助情報として伝送路８へ送出される。一方
、第４図のビット配分回路１１は第５図（ｂ）に示すよ
うに構成される。第４図の分離回路９からの信号は入力
端子４９を経て補間回路４６に供給される。符号化器内
のビット配分回路６が量子化器４３及び逆量子化器４５
を有する場合には、復号化器内のビット配分回路１１も
対応して逆量子化器４５を有する。補間回路４６、ビッ
ト数最適化回路４７では、既に説明した符号化器内の前
記補間回路４６、ビット数最適化回路４７と全く同様な
補間及びビット数最適化が行なわれる。

従って、第５図（ａ）の出力端子４８と第５図（ｂ）の
出力端子５０には、全く等しいビット配分のための信号
が得られ、符号化器側と復号化器側で対応のとれた量子
化／逆量子化が行なわれる。

これまでの説明では、ビット配分回路６から多重化回路
５へ補助情報として供給される信号は第５図（ａ）の出
力端子４４で得られる間引かれた変換係数の二乗値とし
てきた。しかし、この信号を復号化器へ伝送する目的は
、ビット配分に利用される変換係数の概略値を符号化器
と復号化器で共有することである。このための補助情報
の伝送方法として、間引かれた変換係数の二乗値以外に
も、ＰＡＲＣＯＲ係数、ＡＤＰＣＭ及びベクトル量子化
による方法等が知られている。

符号化器において、第４図の線形変換回路３の出力に振
幅が入力信号のパワーに依存しない変換係数を求める目
的で、入力信号を正規化することもできる。この場合は
、第６図に示すように入力信号は正規化回路２を経て正
規化された後、線形変換回路３へ供給される。復号化器
では、線形逆変換回路１２の出力は逆正規化回路１３で
正規化回路２と反対の処理を施されてから、出力端子１
４へ伝達される。正規化に用いた規準値は多重化回路５
で量子化器４、ビット配分回路６からの信号と多重化さ
れ、伝送路８を経て復号化器へ伝達される。

復号化器側では分離回路９で逆量子化器１０、ビット配
分回路１１へ供給される信号と分離された後、逆正規化
回路１３へ伝達される。第７図（ａ）、（ｂ）に、正規
化回路２及び逆正規化回路１３の構成をそれぞれ示す。

第７図（ａ）の入力端子６１には、第６図の入力端子１
から入力信号サンプルが供給される。

入力信号サンプルはバッファ６２に一時蓄積された後、
Ｎサンプル毎にまとめて乗算器６３でスケーリングを施
され、出力端子６５へ供給される。出力端子６５からの
出力信号は、第４図の線形変換回路３へ供給される。乗
算器６３の乗数は、入力サンプルの電力の１ブロック分
の平均値の逆数である。この値は、平均零の入力信号に
対しては分散の逆数となり、分散計算回路６４にて求め
られた分散値から計算することができる。分散計算回路
６４にて求められた分散値は乗算器６３で入力サンプル
の正規化に使用されると同時に、出力端子６６を経て第
６図の多重化回路５へ供給され、多重化の後、補助情報
として復号化器へ伝達される。一方、第７図（ｂ）の逆
正規化回路では、第６図の線形逆変換回路１２からの信
号が入力端子６７を経て乗算器６８に供給される。乗算
器６８では入力端子６９を経て得られた分散値を用いて
出力信号を逆正規化し、バッファ７０に蓄積する。入力
端子６９に得られる分散値は、第６図の多重化回路５、
伝送路８及び分離回路９を経て、符号化器から伝達され
る。バッファ７０はＮ個の復号化サンプル値を順に、出
力端子７１を経て第６図の出力端子１４に伝達する。

（発明が解決しようとする課題） ブロック数Ｎは第４図及び第６図に示した線形変換回路
３及び線形逆変換回路１２で行なわれる演算の分解能に
影響し、Ｎが大きいほど分解能が高くなり符号化復号化
による誤差が減少する。また、ビット配分に関する補助
情報は一定時間に含まれるブロック数に反比例し、Ｎが
大きいほど補助情報量は削減される。これは、一定の伝
送容量に対してより多くの主情報を送ることができるこ
とを意味し、符号化品質向上につながる。一方、非定常
信号に対しては、必ずしも大きなＮが少ない誤差を与え
るとは限らない。同一ブロック内の入力サンプルに対し
ては同一の処理がなされるが、ブロックが長いと非定常
信号は同一ブロック内でその特性が変化してしまう可能
性があるからである。

従って、非定常性の強い信号に対しては、小さいブロッ
ク長Ｎで入力信号の性質の変化に追随するような符号化
を行なった方が良い。従来のＡＴＣでは、ブロック長Ｎ
が固定されていたために、前記の分解能と入力信号の性
質の変化への追従という相反する要求に答えることがで
きなかった。

本発明の目的は、分解能と入力信号の性質の変化への追
従という相反する要求を満足しつつ、補助情報量を圧縮
して符号化品質を向上できる適応変換符号化の方法及び
装置を提供することにある。

（課題を解決するための手段） 本発明は、ブロック長が指定されている場合には該指定
されたブロック長で線形変換を行ない、それ以外の場合
には、入力信号サンプルをバッファに蓄積し、複数のブ
ロック長で入力サンプルを正規化して正規化信号を得、
前記複数のブロック長に対応した正規化信号のブロック
間差分を求め、前記複数のブロック長を大きさの順に並
べたときに隣接する２つのブロック長に対応した前記ブ
ロック間差分の比と前記ブロック間差分を用いて最適ブ
ロック長を決定し、該最適ブロック長を用いて前記正規
化信号に線形変換を施し、得られた変換係数を用いて計
算したビット配分により該変換係数を量子化し、前記ビ
ット配分と前記正規化に用いた値と前記最適ブロック長
とを補助情報として該量子化出力と共に伝送／蓄積する
ことを特徴とする。

また本発明は、入力サンプルを蓄積するバッファと、複
数のブロック長で該バッファに蓄積されたサンプルを正
規化して正規化信号を出力する正規化回路と、前記複数
のブロック長に対応した前記正規化信号を受けて前記正
規化信号のブロック間差分を用いて最適ブロック長を出
力する差分検出回路と、該差分検出回路から供給される
最適ブロック長と外部から供給されるブロック長指定信
号とを受けて該ブロック長指定信号に応じて出力を選択
する第１のセレクタと、前記正規化回路の出力を受けて
前記第１のセレクタの出力に対応したブロック長で線形
変換を行なう線形変換回路と、該線形変換回路で得られ
た変換係数に対するビット配分を計算するビット配分回
路と、該ビット配分回路で得られたビット配分に従って
前記変換係数を量子化する量子化器と、前記第１のセレ
クタの出力と前記量子化器の出力と前記ビット配分回路
の出力と前記正規化に用いた値を多重化して伝送／蓄積
する多重化回路を具備し、前記差分検出回路は、入力さ
れた正規化信号を複数のブロック長に応じて切換えるス
イッチと、該スイッチの複数の出力端子に接続された複
数の記憶装置と、該複数の記憶装置の出力のうち１つを
選択する第４のセレクタと、該第４のセレクタ出力を前
記入力された正規化信号から差引く減算器と、該減算器
出力を二乗する乗算器と、該乗算器の出力を累算する累
算器と、該累算器の出力を格納する第３の記憶装置と、
該第３の記憶装置の複数の出力から最大値を求める最大
値検出回路と、該最大値検出回路の出力を格納する第４
の記憶装置と、該第４の記憶装置の複数の出力のうちの
２つのデータの比を求める除算器と、該除算器の出力を
格納する第５の記憶装置と、該第５の記憶装置の出力を
用いて最適ブロック長を決定する最適ブロック長選択回
路と、前記第３の記憶装置から複数の出力を受けて該複
数の出力の間の著しい変化を検出する急変動検出回路と
、該急変動検出回路の出力に応じて前記最適ブロック長
選択回路の出力と該急変動検出回路の出力のいずれかを
選択して出力する第５のセレクタから構成されることを
特徴とする。

（作用） 信号のサンプル値間の相関は信号の性質を表すパラメー
タのひとつで、類似の性質を有する信号は似通った信号
サンプル値間の相関を有する。これ（よ同一信号の異な
ったブロックから取り出したサンプル値間についても正
しい。すなわち、時間領域でブロック間相関を持つ２組
のサンプル値の集合は、線形変換を施した後に類似する
変換係数の分布を有する。従って、隣接ブロック間の時
間域サンプル値の差分を監視して、差分が小さくなるよ
うなブロック長を適応的に選択して用いることにより、
先に述べた変換領域での分解能と入力信号の性質の変化
への追従という相反する要求を満足することができる。

本発明の適応変換符号化の方法及び装置は、入力信号を
正規化して得られる正規化信号のブロック間差分を用い
てブロック長Ｎを可変とすることにより、分解能と入力
信号の性質の変化への追従という相反する要求を満足し
つつ、補助情報量を圧縮して符号化品質を向上すること
ができる。

（実施例） 次に図面を参照して本発明について詳細に説明する。第
１図は、本発明の一実施例を示すブロック図である。同
図においては、ブロック長が指定されている場合には該
指定されたブロック長で符号化を行ない、それ以外の場
合には、入力信号を正規化して得られた正規化信号を用
いて最適ブロック長を決定し、最適ブロック長を用いて
符号化を行なう。このために、記憶装置２５．２６、セ
レクタ２７．２８．２９、差分検出回路３６及びブロッ
ク長指定信号入力端子１７が備えられている。

ブロック長指定信号入力端子１７に入力信号が供給され
ないときは、入力端子１に供給された入力信号は、バッ
ファ３７に蓄積された後、ブロック長の一つの候補Ｎ、
を用いて正規化回路２で入力信号の分散値で正規化され
る。正規化された信号は記憶装置２５に記憶されると同
時に差分検出回路３６に供給される。また、正規化に用
いた分散値は記憶装置２６に記憶される。次に第２のブ
ロック長Ｎ２に等しいサンプルに対して、Ｎ、の場合と
同様にして正規化が行なわれ、結果が記憶装置２５．２
６に記憶され、差分検出回路３６に供給される。以上説
明したＮ１、Ｎ２の場合と同様にして、複数のブロック
長Ｎ３、Ｎ４％・・・・・Ｎｎの場合について入力信号
による正規化が行なわれて対応する正規化信号と分散値
が記憶回路２５．２６に記憶され、正規化信号はまた差
分検出回路３６に供給される。但し、通常Ｎ、〈Ｎ２く
Ｎ３くＮ４・・・・・〈Ｎｎで、２Ｎ。

”Ｎｉ＋１（１≦ｉ＜ｎ）とする。　ブロック長Ｎ１、
Ｎ２、Ｎ３、Ｎ４、・・・・・Ｎ、に対する正規化信号
の計算が全て終了したとき、差分検出回路３６で各ブロ
ック長候補値Ｎ１（１≦ｉ＜ｎ）の正規化信号ｙＪ（Ｎ
ｉ）（ｊ＝１・・・・・Ｎ、）とその１ブロツク前の値
ｚｊ（Ｎｉ）に対して正規化信号のブロック間差分二乗
値の総和δ（Ｎ、） が計算される。　δ（Ｎ　、　）を用いて最適ブロック
長Ｎｍが選択され、セレクタ２７に供給される。セレク
タ２７にはまた、ブロック長選択信号が供給されている
。セレクタ２７は、ブロック長選択信号が供給されてい
るときは該ブロック長選択信号を、それ以外の場合は差
分検出回路３６から供給される最適ブロック長ＮＩｎを
選択して、出力信号とする。

セレクタ２７の出力信号により、セレクタ２８及び２９
において最適ブロック長Ｎｍに対応した正規化信号及び
補助情報が選択されて、正規化信号は線形変換回路３へ
、補助情報である入力信号の分散値と最適ブロック長Ｎ
ｍは多重化回路１５へ、それぞれ供給される。最適ブロ
ック長Ｎ、、ｌは、量子化されてから多重化回路１５に
伝達される場合もある。

最適ブロック長Ｎｍはまた、線形変換回路３にも供給さ
れている。線形変換回路３ではセレクタ２７から供給さ
れた最適ブロック長を用いてＮｆｆ１点離散線形変換が
行なわれ、得られた変換係数は量子化器４とビット配分
回路６へ供給される。ビット配分回路６では、線形変換
回路３から供給された変換係数を用いてビット配分を行
ない、得られたビット配分情報を用いて量子化器４は線
形変換回路３から供給される変換係数の量子化を行なう
。

量子化された変換係数、前記のビット配分情報は多重化
回路１５で、前記最適ブロック長Ｎｍ及び入力信号の分
散値と多重化されて、伝送路８へ送出される。

ブロック長指定信号入力端子１７に入力信号が供給され
たときは、セレクタ２７は供給されたブロック長Ｎ、を
選択して、最適ブロック長Ｎｍに設定する。従って、以
降の線形変換及び量子化は供給されたブロック長Ｎ、に
基づいて行なわれる。次に、第２図を参照して実際の最
適ブロック長選択の手続について、ｎ種類のブロック長
から最適ブロック長を決定する場合を例にとって説明す
る。ここでは説明を簡単にするために、第２図に示した
ようにｎ＝３　（３通りのブロック長から最適ブロック
長を選択する）と仮定する。

符号化器が動作を開始した時点の時刻１＝０とする。時
刻Ｎ１Ｔ（Ｔ４よりンプリング周期）においては、第１
図のバッファ３７にＮ１個の入力信号サンプルが蓄積さ
れる。この様子を第２図（ａ）の（Ａ）に示す。同図で
Ｎ１（１）と表示された入力信号サンプル、すなわちＩ
と示されてハツチングを施された部分に対してブロック
長Ｎ１による正規化を行ない、正規化信号を記憶装置に
記憶する。時刻Ｎ２Ｔには、バッファ３７に第２のブロ
ック長Ｎ２（Ｎ１＜Ｎ２）に等しいサンプルが蓄積され
る。この様子を第２図（ａ）の（Ｂ）に示す。このとき
、同図でＮ　、　（２）と表示された入力信号サンプル
、すなわち■と示されてハツチングを施された部分に対
してブロック長Ｎ、による正規化を行ない、さらにＮ２
（１）と表示された入力信号サンプル、すなわちＩと示
されてハツチングを施された部分と■と示されてハツチ
ングを施された部分に対してブロック長Ｎ２による正規
化を行ない、それぞれの正規化信号を記憶装置に記憶す
る。時刻（Ｎ、十Ｎ２）Ｔには、バッファにＮ、十Ｎ２
に等しいサンプルが蓄積される。この様子を第２図（ａ
）の（Ｃ）に示す。このときには、同図でＮ　１　（３
）と表示された入力信号サンプル、すなわち■と示され
てハツチングを施された部分に対してブロック長Ｎ１に
よる正規化を行ない、正規化信号を記憶装置に記憶する
。さらに、時刻Ｎ３Ｔには、バッファに第３のブロック
長Ｎ　３（Ｎ　ｔ　＜　Ｎ　２＜　Ｎ　３）に等しいサ
ンプルが蓄積される。この様子を第２図（ａ）の（Ｄ）
に示す。このとき、同図でＮ　、　（４）と表示された
入力信号サンプル、すなわち■と示されてハツチングを
施された部分に対してブロック長Ｎ１による正規化を行
ない、またＮ２（２）と表示された入力信号サンプル、
すなわち■と示されてハツチングを施された部分と■と
示されてハツチングを施された部分に対してブロック長
Ｎ２による正規化を行ない、さらにＮ５（１）と表示さ
れた入力信号サンプル、すなわち■、■、■、■と示さ
れてハツチングを施された部分に対してブロック長Ｎ３
による正規化を行ない、それぞれの正規化信号を記憶装
置に記憶する。以下、記憶装置に記憶された、Ｎ　、（
ｉ）、Ｎ　１　（２）、Ｎｔ（３）、Ｎ　１　（４）に
対応する正規化信号、Ｎ２（１）とＮ　２　（２）に対
応する正規化信号、及びＮ５（１）に対応する正規化信
号を用いて、ブロック長Ｎ１、Ｎ２、Ｎ３に対する正規
化信号のブロック間差分δ（Ｎ１）、δ（Ｎ２）、δ（
Ｎ３）を計算し、最適ブロック長ＮｌＴｌを決定する。

以上の処理手続きをまとめて、第２図（ｂ）に示す。Ｎ
５＝２Ｎ２”４Ｎｔの場合を例にとると、最大ブロック
長Ｎ３は１、■、■、■の４つの最小ブロック長Ｎ、で
表すことができる。Ｉ、　　ＩＩ、■、■のブロックの
入力データに対するブロック長Ｎ１を用いた正規化はそ
れぞれ■、■、■、工′のブロックにおいて行なわれる
。Ｉ＋ＩＩとＩ＋ＩＶのブロックの入力データに対する
ブロック長Ｎ２を用いた正規化はそれぞれ■と■″のブ
ロックにおいて行なわれる。さらに、Ｉ＋ｎ＋ＩＩ［＋
ＩＶのブロックの入力データに対するブロック長Ｎ３を
用いた正規化はＩ゛のブロックにおいて行なわれる。

従って、最も処理量が多い■″のブロックでは、■に対
するブロック長Ｎ１を用いた正規化、■十■に対するブ
ロック長Ｎ２を用いた正規化、Ｉ＋■十■十■に対する
ブロック長Ｎ３を用いた正規化、さらに正規化信号のブ
ロック間差分δ（Ｎ、）、δ（Ｎ２）、δ（Ｎ３）の計
算と、これらを用いた最適ブロック長Ｎｍの決定を行な
わなければならない。

すなわち、これら全ての処理に要する時間はＮ１Ｔより
短いことが前提となる。

第２図（ｂ）から明らかなように、バッファ３７は最低
Ｎ３Ｔの容量を持たねばならず、Ｎ３Ｔ毎にリセットさ
れる。選択された最適ブロック長に対応した正規か信号
がＮ３サンプルづつ記憶装置から取り出され、線形変換
回路３で線形変換を施された後、量子化器４で量子化さ
れ、第１図の伝送路８に送出される。従って、伝送路８
に送出されるデータは、第２図（Ｃ）に示すように、Ｎ
３を単位として同じブロック長が連続する。以後、この
ブロック長をユニットブロックと呼ぶ。次に、第３図を
参照して差分検出回路３６の動作を詳細に説明する。

第３図に差分検出回路３６の詳細を示す。第１図の線形
変換回路３から供給される信号は入力端子３０１に供給
され、出力端子３１４からの信号はセレクタ２７に伝達
される。入力端子３０１に供給される変換係数はスイッ
チ３０２、セレクタ３０４、減算器３０５に入力される
。スイッチ３０２の各出力端子には、それぞれ記憶装置
３０３１．３０３２、・・・・・、　３０３ｎが接続さ
れている。記憶装置３０３１．３０３２、・・・・・、
　３０３．はブロック長Ｎ１、Ｎ２、・・・・・、Ｎｎ
に対応しており、３０３にｌブロック前の正規化信号ｚ
ｊ（Ｎｔ−ｔ）　　（ｊ＝ｌ・・・・・Ｎ、）が格納さ
れている。セレクタ３０４はこれらの記憶装置３０３１
．３０３２、・・・・・、　３０３ｎの出力からひとつ
を選択して減算器３０６に伝達する。

スイッチ３０２とセレクタ３０４は共に、入力端子３０
１に供給される正規化信号によって制御される。セレク
タ３０４の出力は、減算器３０５で入力端子３０１に供
給された正規化信号から減算され、結果は乗算器３０６
に供給される。すなわち、あるブロック長Ｎに対応した
正規化信号が入力端子３０１に供給されると、Ｎに対応
した１ブロツク前の正規化信号がセレクタ３０４で選択
されて、入力端子３０１に供給された現在のブロックの
正規化信号から減算器３０５で減算される。同時に、現
在の正規化信号はスイッチ３０２によって接続された記
憶装置３０３．に格納される。乗算器３０６は減算器３
０５から供給された正規化信号のブロック間差分を二乗
する。これまでの演算は各正規化信号サンプルについて
行なわれる。得られたブロック間差分二乗値は累算器３
０７で累算され、正規化信号サンプルのブロック間差分
二乗値の全正規化信号サンプルに関する総和が求められ
る。以後、これを単に正規化信号のブロック間差分と呼
ぶ。累算器３０７の出力である正規化信号のブロック間
差分は、ユニットブロック毎に計算され、記憶装置３０
８に格納される。

最大値検出回路３０９は、ユニットブロック単位で各ブ
ロック長候補値に対応する変換係数のブロック間差分の
最大値を検出し、記憶装置３１０に格納する。すなわち
、ユニットブロック毎に記憶装置３１０にはブロック長
候補値の数だけ、変換係数のブロック間差分最大値が格
納されることになる。

除算回路３１６は、記憶装置３１０から供給されたこれ
らの最大値ｍａｘ　Ｃδ（Ｎｔ））を用いて隣接する最
大値ｍａｘ　（δ（Ｎｉ））とｍａｘ　（δ（Ｎｉ、−
ｔ））の比δＲ（ｉ）＝　ｍａｘ（δ（Ｎ；−ｔ））／
　ｍａｘ（δ（Ｎｉ））　・−・・（３）を１≦ｉ≦ｎ
−１に対して計算し、記憶装置３１５に格納する。ｍａ
ｘ　（・）は最大値演算子である。

最適ブロック長選択回路３１１ば、記憶装置３１５から
供給されたこれらの比δＲ（ｉ）を用いて最適ブロック
長を決定し、セレクタ３１３に伝達する。最適ブロック
長選択回路３１１では、ｍ１ｎ（δＲ（ｉ））を与える
ｉを１≦ｉ＜ｎ−１について探索し、ｍ＝ｉと設定する
ことで最適ブロック長Ｎ、１１を決定する。

ｍｉｎ　（・）は最小値演算子である。

さらに平行して、急変動検出回路３１２で変換係数ブロ
ック間差分を用いて入力信号特性の急変動を検出し、急
変動が検出されたときには無条件に最小のブロック長を
選択する。これは、急変動検出回路３１２からセレクタ
３１３に供給されている信号を、セレクタ３１３が選択
して出力端子３１４に伝達することで行なわれる。入力
信号特性の急変動の検出は、記憶装置３０８から得られ
るδ（Ｎ、）の値を比較して行なう。記憶装置３０８に
は１ユニツトブロツクに対してＮ。／Ｎ１のδ（Ｎ、）
が格納されているので、隣接する全てのδ（Ｎ、）の比
、δ、）＋１（Ｎｔ）　／δｐｆｉｔ）及びδｐ（Ｎｔ
）／δｐ＋ｔ（Ｎｔ）を１≦ｐくＮ。／Ｎ、に対して調
べて、ひとつでも予め定められたしきい値Ｔｈを越える
ものがあれば、急変動が検出されたことにする。しきい
値Ｔｈは経験で決定する。

（発明の効果） 以上詳細に述べたように、本発明によれば異なるブロッ
ク長で正規化を行なって得られる正規化信号のブロック
間差分を用いて最適ブロック長を選択し、最適ブロック
長に対応した正規化信号を線形変換及び量子化して情報
を伝送するために、分解能と入力信号の性質の変化への
追従という相反する要求を満足しつつ、補助情報量を圧
縮して符号化品質を向上できる適応変換符号化の方法及
び装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の１実施例を示すブロック図、第２図は
入力サンプルを格納するバッファの状態の一例と最適ブ
ロック長を選択する手続を示す図、第３図は第２図の差
分検出回路の詳細を示すブロック図、第４図は従来例を
示すブロック図、第５図（ａ）、　（ｂ）は第４図のビ
ット配分回路工及びビット配分回路■の詳細を示す図、
第６図は他の従来例を示す図、第７図（ａ）、　（ｂ）
は第６図における正規化回路及び逆正規化回路の詳細を
示す図である。 図において、１．１７．３０１は入力端子、２は正規化
回路、３は線形変換回路、４は量子化器、６はビット配
分回路、８は伝送路、１５は多重化回路、２５．２６．
３０３４、・・・・・、３０３ｎ、　３０８．３１０．
３１５は記憶装置、２７．２８．２９．３０４．３１３
はセレクタ、３６は差分検出回路、３７はバッファ、３
０２はスイッチ、３０５は減算器、３０６は乗算器、３
０７は累算器、３０９は最大値検出回路、３１６は除算
器、３１１は最適ブロック長選択回路、３１２は急変動
検出回路、１６．３１４は出力端子をそれぞれ示す。 （２羅人弁！＝士内原 第 ２ 図 Ｎ５（１） （８） （ｂ） （Ｃ） 第 図 （ｂ） 第 ７ 図

Claims (2)

【特許請求の範囲】
1. （１）音声／音楽等の信号の情報量を圧縮して伝送／蓄
   積するために入力信号を適応変換符号化する際に、ブロ
   ック長が指定されている場合には該指定されたブロック
   長で線形変換を行ない、それ以外の場合には、入力信号
   サンプルをバッファに蓄積し、複数のブロック長で入力
   サンプルを正規化して正規化信号を得、前記複数のブロ
   ック長に対応した正規化信号のブロック間差分を求め、
   前記複数のブロック長を大きさの順に並べたときに隣接
   する２つのブロック長に対応した前記ブロック間差分の
   比と前記ブロック間差分を用いて最適ブロック長を決定
   し、該最適ブロック長を用いて前記正規化信号に線形変
   換を施し、得られた変換係数を用いて計算したビット配
   分により該変換係数を量子化し、前記ビット配分と前記
   正規化に用いた値と前記最適ブロック長とを補助情報と
   して該量子化出力と共に伝送／蓄積することを特徴とす
   る適応変換符号化の方法。
2. （２）入力サンプルを蓄積するバッファと、複数のブロ
   ック長で該バッファに蓄積されたサンプルを正規化して
   正規化信号を出力する正規化回路と、前記複数のブロッ
   ク長に対応した前記正規化信号を受けて前記正規化信号
   のブロック間差分を用いて最適ブロック長を出力する差
   分検出回路と、該差分検出回路から供給される最適ブロ
   ック長と外部から供給されるブロック長指定信号とを受
   けて該ブロック長指定信号に応じて出力を選択する第１
   のセレクタと、前記正規化回路の出力を受けて前記第１
   のセレクタの出力に対応したブロック長で線形変換を行
   なう線形変換回路と、該線形変換回路で得られた変換係
   数に対するビット配分を計算するビット配分回路と、該
   ビット配分回路で得られたビット配分に従って前記変換
   係数を量子化する量子化器と、前記第１のセレクタの出
   力と前記量子化器の出力と前記ビット配分回路の出力と
   前記正規化に用いた値を多重化して伝送／蓄積する多重
   化回路を具備し、前記差分検出回路は、入力された正規
   化信号を複数のブロック長に応じて切換えるスイッチと
   、該スイッチの複数の出力端子に接続された複数の記憶
   装置と、該複数の記憶装置の出力のうち１つを選択する
   第４のセレクタと、該第４のセレクタ出力を前記入力さ
   れた正規化信号から差引く減算器と、該減算器出力を二
   乗する乗算器と、該乗算器の出力を累算する累算器と、
   該累算器の出力を格納する第３の記憶装置と、該第３の
   記憶装置の複数の出力から最大値を求める最大値検出回
   路と、該最大値検出回路の出力を格納する第４の記憶装
   置と、該第４の記憶装置の複数の出力のうちの２つのデ
   ータの比を求める除算器と、該除算器の出力を格納する
   第５の記憶装置と、該第５の記憶装置の出力を用いて最
   適ブロック長を決定する最適ブロック長選択回路と、前
   記第３の記憶装置から複数の出力を受けて該複数の出力
   の間の著しい変化を検出する急変動検出回路と、該急変
   動検出回路の出力に応じて前記最適ブロック長選択回路
   の出力と該急変動検出回路の出力のいずれかを選択して
   出力する第５のセレクタから構成されることを特徴とす
   る適応変換符号化装置。