JPH03183356A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JPH03183356A JPH03183356A JP31846789A JP31846789A JPH03183356A JP H03183356 A JPH03183356 A JP H03183356A JP 31846789 A JP31846789 A JP 31846789A JP 31846789 A JP31846789 A JP 31846789A JP H03183356 A JPH03183356 A JP H03183356A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- reactor
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 6
- 101100323082 Caenorhabditis elegans alx-1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
第３図はこの種の降圧型チョッパ回路の構成例を示す。
１は電圧変動し得る直流電源、２は電源側平滑コンデン
サ、８Ｂは主スイツチング素子８としてのＰＮＰ型バイ
ポーラトランジスタ、１１Ｍはこのスイッチング素子８
を開閉制御する制御部、１６は平滑用のリアクトル、１
０は負荷、９は負荷側平滑コンデンサ、７は転流ダイオ
ードである。
この回路ではトランジスタ８ＢのベースＢは制横部１１
Ａにより電源１の電圧Ｅ１を利用して駆動される。ここ
で制御部１１Ａは例えばバイポーラトランジスタ８Ｂの
オン期間を可変しながら定周期でこのトランジスタ８Ｂ
を開閉し、負荷電圧Ｅ２を所定値に保つ。
そしてトランジスタ８Ｂのオン期間にはリアクトル１６
が電源電圧Ｅ１と負荷電圧Ｅ２との差電圧（入出力差電
圧という）ΔＥ＝２１−Ｅ２を負担しながら電ｔＡｌか
ら負荷１０側へ電流が供給される。
従ってこの期間にはアクドル１６にも磁気エネルギが蓄
積される。
次にトランジスタ８Ｂのオフ期間にはリアクトル１６は
今までの電流を維持する方向に、負荷電圧Ｅ２を維持す
る形で電圧を発生し、蓄積したエネルギを転流ダイオー
ド７を介して負荷側に放出する。
なお負荷側平滑コンデンサ９はリアクトル１６からの流
入電流と負荷１０への流出電流との差分を人出力し負荷
電圧Ｅ２の駆動を低減する。
ところで従来、このようなりＣ−ＤＣコンバータの主ス
イツチング素子８としてはこの第２図のようなＰＮＰバ
イポーラトランジスタ８Ｂ又はＰチャンネルＭＯＳ Ｆ
ＥＴを使用している。なおこのＰチャンネルＭＯＳ
Ｆ ＥＴを使用する場合には第２図のトランジスタ８Ｂ
のエミフタＥ５ コレクタＣ，ヘースＢはそれぞれソー
スＳ、ドレインＤゲー）Ｇに置換わり、このＭＯＳＦＥ
ＴのゲートＢも電＃電圧Ｅ１を利用して駆動される。FIG. 3 shows an example of the configuration of this type of step-down chopper circuit. 1 is a DC power supply whose voltage can fluctuate, 2 is a smoothing capacitor on the power supply side, 8B is a PNP type bipolar transistor as the main switching element 8, and 11M is this switching element 8.
16 is a smoothing reactor; 1
0 is a load, 9 is a load-side smoothing capacitor, and 7 is a commutating diode. In this circuit, the base B of the transistor 8B is connected to the horizontal control section 11.
A is driven using the voltage E1 of the power supply 1. Here, the control unit 11A controls the bipolar transistor 8B at regular intervals while varying the ON period of the bipolar transistor 8B, for example.
is opened and closed to maintain the load voltage E2 at a predetermined value. During the ON period of transistor 8B, reactor 16
A current is supplied from the electric current tAl to the load 10 side while bearing a differential voltage (referred to as an input/output differential voltage) ΔE=21−E2 between the power supply voltage E1 and the load voltage E2. Therefore, magnetic energy is also accumulated in the axle 16 during this period. Next, during the off period of the transistor 8B, the reactor 16 generates a voltage in the direction of maintaining the current current and maintains the load voltage E2, and releases the accumulated energy to the load side via the commutating diode 7. do. Note that the load side smoothing capacitor 9 outputs the difference between the inflow current from the reactor 16 and the outflow current to the load 10, and reduces the driving of the load voltage E2. Conventionally, the main switching element 8 of such a C-DC converter is a PNP bipolar transistor 8B or a P channel MOS F as shown in FIG.
I am using ET. Furthermore, this P channel MOS
When using FET, transistor 8B in Figure 2
Emifter E5 Collector C and Hose B are replaced with source S and drain D gate) G, respectively, and this MOSFE
The gate B of T is also driven using the voltage E1.
しかしながら主スイツチング素子８としてバイポーラト
ランジスタを使用する場合、効率が悪く、また高周波化
が困難なため、ＤＣ−ＤＣコンバータの小型化に不向で
ある。よってＦＥＴの使用が望ましい。
しかし、ＰチャンネルＭＯＳ Ｆ ＥＴはオン抵抗が高
いため効率が悪く、また種類が少なく高価なため、ＤＣ
−ＤＣコンバータに適した素子を選定することが困難で
ある。従ってｎチャンネルＭＯＳＦＥＴを使用したいと
ころであるが、このｎチャンネルＭＯＳ Ｆ ＥＴをオ
ンするには、そのゲートＧの電位をそのソースＳの電位
よりも通常４Ｖ以上高くする必要があるため、前記入出
力差電圧ΔＥが低電圧の場合、ｎチャンネルＭＯＳＦＥ
Ｔを駆動するに満足なゲート電圧を得ることができない
という問題がある。
そこで本発明は入出力差電圧ΔＥが低くても、この問題
を解消し得るＤＣ−ＤＣコンバータを提供することを課
題とする。However, when a bipolar transistor is used as the main switching element 8, the efficiency is low and it is difficult to increase the frequency, so it is not suitable for downsizing the DC-DC converter. Therefore, it is desirable to use FET. However, P-channel MOS FETs have low efficiency due to high on-resistance, and there are few types and they are expensive, so DC
- It is difficult to select suitable elements for the DC converter. Therefore, we would like to use an n-channel MOSFET, but in order to turn on this n-channel MOSFET, the potential of its gate G needs to be higher than the potential of its source S by 4 V or more, so the input-output difference When the voltage ΔE is low, the n-channel MOSFE
There is a problem in that it is not possible to obtain a gate voltage sufficient to drive T. Therefore, it is an object of the present invention to provide a DC-DC converter that can solve this problem even if the input/output voltage difference ΔE is low.
前記の課題を解決するために本発明のＤＣ−ＤＣコンバ
ータは、「直流型＃（１など）と負荷（１０など）とを
ｎチャンネルＭＯＳＦＥＴ （８Ｎなど）とリアクトル
（６など）の第１の巻線（６１など）とを介して直列接
続し、前記ＭＯＳ Ｆ ＥＴを繰返し開閉して前記直流
電源の電圧（Ｅｌなど）より低い直流電圧（Ｅ２など）
を前記負荷に供給するＤＣ−ＤＣコンバータであって、
前記ＭＯＳＦＥＴおオン時に前記リアクトルにＭ積され
たエネルギをこのＭＯＳ Ｆ ＥＴのオフ時に、前記第
１の巻線または前記リアクトルの第２の巻線（６２など
）と第１のダイオード（転流ダイオード７）との直列回
路を介して前記負荷に放出するように構成されたＤＣ−
ＤＣコンバータにおいて、
前記ＭＯＳＦＥＴのゲート駆動電圧を得るためのコンデ
ンサであって前記直流電源より第２のダイオード（４な
ど）を介して充電されるコンデンサ（制御部電源コンデ
ンサ３など）を設け、さらにこのコンデンサを前記ＭＯ
Ｓ Ｆ ＥＴのオン時に前記リアクトルの第３の巻線（
６３など）に発生する電圧と前記直流電源の電圧との和
の電圧によって第３のダイオード（５など）を介し充電
するように」するものとする。In order to solve the above-mentioned problems, the DC-DC converter of the present invention connects the DC type # (1, etc.) and the load (10, etc.) to the first n-channel MOSFET (8N, etc.) and the reactor (6, etc.). The MOS FET is connected in series through a winding (such as 61), and the MOS FET is repeatedly opened and closed to generate a DC voltage (such as E2) lower than the voltage of the DC power supply (such as El).
A DC-DC converter that supplies energy to the load, the energy multiplied by M in the reactor when the MOSFET is turned on, to the first winding or the second winding of the reactor when the MOSFET is turned off. a DC- line (e.g. 62) and a first diode (rectified diode 7) configured to discharge to said load via a series circuit;
In the DC converter, a capacitor (control unit power supply capacitor 3, etc.) is provided to obtain the gate drive voltage of the MOSFET, and is charged from the DC power supply via a second diode (4, etc.). The capacitor is MO
When the S FET is turned on, the third winding of the reactor (
63, etc.) and the voltage of the DC power supply, the battery is charged via the third diode (5, etc.).
リアクトルに２次巻線を設け、リアクトルの主巻線（１
次巻線）に印加される電圧をその昇圧し、その昇圧され
た電圧を整流し、入出力電圧に重畳させて制御部への入
出力電圧とする。よって制御部がｎチャンネルＭＯＳＦ
ＥＴのゲートを駆動するに充分な電圧を得ることができ
る。A secondary winding is provided in the reactor, and the main winding (1
The voltage applied to the next winding) is boosted, the boosted voltage is rectified, and superimposed on the input/output voltage to be used as the input/output voltage to the control section. Therefore, the control section is an n-channel MOSF
Sufficient voltage can be obtained to drive the gate of the ET.
以下第１図および第２図に基づいて本発明の詳細な説明
する。
第１図は本発明の第１の実施例としての構成を示す回路
図で第３図に対応するものである。第１図はリアクトル
の主巻線（１次巻線）を主スイツチング素子より電源側
に設けた例である。第１図において８（８Ｎ）は主スイ
ツチング素子としてのｎチャンネルＭＯＳＦＥＴ、６は
主巻線（１次巻線）６１のほかに２次巻線６２．３次巻
線６３を備えたリアクトル、１１はＭＯＳＦＥＴ８Ｎの
ゲートＧへの印加電圧をオン、オフし、このＦＥＴ８Ｎ
を開閉駆動する新たな制御部、３はこの制御部１１の電
源となるコンデンサ、４．５はこのコンデンサ３の充電
用のダイオード、７は転流ダイオードでこの実施例では
２次巻線６２と直列に設けられている。
第１図においては制御部電源コンデンサ３は予め直流電
ａ１によってダイオード４を介しその電圧Ｅ１に充電さ
れる。ＭＯＳＦＥＴ８Ｎの初回のオンは、制御部１１が
このコンデンサ３の電圧Ｅ１をＦＥＴ８ＮのゲートＧに
与えることによって行われるが、この初回時には負荷１
０の電圧Ｅ２は確立していないのでＦＥＴ８Ｎのソース
Ｓの電位もグランドＧＮＤの電位（即ち直流電ａｌＸ１
の負極の電位）であり、ＦＥＴ８Ｎをオンさせることが
できる。
このようにして−旦、ＭＯＳ Ｆ ＥＴ ８Ｎがオンす
るとリアクトル６の１虎巻ｗＡ６１には前述の入出力差
電圧ΔＥ＝Ｅ１−Ｅ２が黒丸印を正方向とする極性で印
加されつつ、電＃１から負荷１０側に電流が供給される
。
従ってこのＦＥＴ８Ｎのオン期間には、２次巻線６２．
３次巻線６３には、それぞれ１次巻線の巻数に対する当
該巻線の巻数の比に１次巻線印加電圧（入出力差電圧）
ΔＥを乗じた電圧が、同しく黒丸印を正方向とする極性
で発生すると同時に、このリアクトル６に磁気エネルギ
が蓄えられる。
ここで３次巻線６３は前記差電圧ΔＥをゲートＧの駆動
に必要なだけ昇圧するように構成されている。従ってこ
の期間ダイオード４は阻止されると共に直流電源１→３
次巻線６３→ダイオード５→制御部電源コンデンサ３の
経路でコンデンサ３は電５電圧Ｅ１より高い電圧に充電
される。従ってＭＯＳＦＥＴ８ＮのゲートＧの電圧をソ
ースＳの電圧と比べ充分大きな値として、次回以降、つ
まり負荷電圧Ｅ２の確立後もＭＯＳＦＥＴ８Ｎをオンさ
せることができる。
ところでこのＦＥＴ８Ｎのオン状態では２次巻線６２の
発生電圧は転流ダイオード７によって阻止され、第１図
の回路動作には無関係である。
次にＭＯＳＦＥＴ８Ｎがオフすると、リアクトル６の各
巻線６Ｌ６２，６３の電圧はそれぞれ黒丸印と逆の方向
に反転する。これによりダイオード５はオフし、２次巻
線６２から転流ダイオード７を介し負荷１０側へリアク
トル６に蓄えられたエネルギが放出される。
次に第２図は本発明の第２の実施例としての構成回路図
で、リアクトル６の１次巻線６１をＦＥＴ８Ｎより負荷
側へ設けた例である。この場合は２次巻線６２は省略さ
れ、ＦＥＴ８Ｎの負荷側は１次巻線６１が第３図のりア
ルトル１６に置換わる形に構成される。そして３次巻線
６３がその上端を電ａ１の正極に接続され、その他端を
ダイオード５を介しコンデンサ３に接続されて、コンデ
ンサ３を充電する。
この第２図においてもＦＥＴ８Ｎのオン時に１次巻線６
１に印加された入出力差電圧ΔＥが３次巻線６３によっ
て昇圧されてコンデンサ３を電源電圧Ｅｌより高い電圧
に充電する点には変りがない。
但しこのＦＥＴ８Ｎのオン時にリアクトル６に蓄えられ
たエネルギはＦＥＴ８Ｎのオフ時にはこの１次巻線６１
と転流ダイオード７とを介して負荷１０側に放出される
。The present invention will be explained in detail below based on FIGS. 1 and 2. FIG. 1 is a circuit diagram showing the configuration of a first embodiment of the present invention, and corresponds to FIG. 3. In FIG. FIG. 1 shows an example in which the main winding (primary winding) of the reactor is provided closer to the power source than the main switching element. In FIG. 1, 8 (8N) is an n-channel MOSFET as a main switching element, 6 is a reactor equipped with a main winding (primary winding) 61, a secondary winding 62, and a tertiary winding 63; turns on and off the voltage applied to the gate G of MOSFET8N, and
3 is a capacitor that serves as a power source for this control section 11, 4.5 is a diode for charging this capacitor 3, and 7 is a commutating diode, which in this embodiment is connected to the secondary winding 62. are installed in series. In FIG. 1, the control unit power supply capacitor 3 is charged in advance to the voltage E1 via the diode 4 by DC current a1. The first time the MOSFET 8N is turned on, the control unit 11 applies the voltage E1 of the capacitor 3 to the gate G of the FET 8N.
Since the voltage E2 of 0 is not established, the potential of the source S of FET8N is also the potential of the ground GND (that is, the DC current alX1
(potential of the negative electrode), and the FET 8N can be turned on. In this way, once the MOS FET 8N is turned on, the aforementioned input/output difference voltage ΔE=E1-E2 is applied to the first coil wA61 of the reactor 6 with a polarity such that the black circle mark is in the positive direction, and the voltage is 1 supplies current to the load 10 side. Therefore, during the ON period of this FET8N, the secondary winding 62.
The tertiary winding 63 has a voltage applied to the primary winding (input/output difference voltage) depending on the ratio of the number of turns of the winding to the number of turns of the primary winding.
At the same time that a voltage multiplied by ΔE is generated with a polarity in which the black circle mark is in the positive direction, magnetic energy is stored in the reactor 6. Here, the tertiary winding 63 is configured to boost the differential voltage ΔE by an amount necessary to drive the gate G. Therefore, during this period, the diode 4 is blocked and the DC power supply 1→3
The capacitor 3 is charged to a voltage higher than the voltage E1 in the path of the next winding 63→diode 5→control unit power supply capacitor 3. Therefore, by setting the voltage at the gate G of the MOSFET 8N to a value sufficiently larger than the voltage at the source S, the MOSFET 8N can be turned on from the next time onwards, that is, even after the load voltage E2 is established. By the way, when the FET 8N is in the ON state, the voltage generated in the secondary winding 62 is blocked by the commutating diode 7, and has no relation to the circuit operation shown in FIG. Next, when the MOSFET 8N is turned off, the voltages of the respective windings 6L62 and 63 of the reactor 6 are reversed in the opposite direction to the black circle mark. As a result, the diode 5 is turned off, and the energy stored in the reactor 6 is released from the secondary winding 62 via the commutating diode 7 to the load 10 side. Next, FIG. 2 is a configuration circuit diagram as a second embodiment of the present invention, and is an example in which the primary winding 61 of the reactor 6 is provided closer to the load side than the FET 8N. In this case, the secondary winding 62 is omitted, and the load side of the FET 8N is configured such that the primary winding 61 replaces the alternator 16 as shown in FIG. The upper end of the tertiary winding 63 is connected to the positive electrode of the voltage a1, and the other end is connected to the capacitor 3 via the diode 5 to charge the capacitor 3. Also in Fig. 2, when FET8N is turned on, the primary winding 6
There is no difference in the fact that the input/output differential voltage ΔE applied to the input/output voltage El is boosted by the tertiary winding 63 and charges the capacitor 3 to a voltage higher than the power supply voltage El. However, the energy stored in the reactor 6 when FET8N is on is transferred to the primary winding 61 when FET8N is off.
and the commutation diode 7 to the load 10 side.
本発明によれば、直流電＃Ｉｌと負荷１０とをｎチャン
ネルＭＯＳＦＥＴ８Ｎ とリアクトル６の第１の巻ｖＡ
６１とを介して直列接続し、前記ＭＯＳＦＥＴＮ８Ｎを
繰返し開閉して前記直流電源１の電圧Ｅ１より低い直流
電圧Ｅ２を前記負荷１０に供給するＤＣ−ＤＣコンバー
タであって、
前記ＭＯＳ Ｆ ＥＴ ８Ｎのオン時に前記リアクトル
６に蓄積されたエネルギをこのＭＯＳＦＥＴ８Ｎのオフ
時に、前記第１の巻線６１または前記リアクトル６の第
２の巻線６２と転流ダイオードとの直列回路を介して前
記負荷１０に放出するように構成されたＤＣ−ＤＣコン
バータにおいて、前記ＭＯＳＦＥＴ８Ｎのゲート駆動電
圧を得るためのコンデンサであって前記直流室＃１より
ダイオード４を介して充電される制御部電源コンデンサ
３を設け、
さらにこのコンデンサ３を前記ＭＯＳＦＥＴ８Ｎのオン
時に前記リアクトル６の第３の巻線６３に発生する電圧
と前記直流電源Ｉの電圧Ｅ１との和の電圧によってダイ
オード５を介し充電するようにしたので、
ＤＣ−ＤＣコンバータの効率を高めることができる。According to the present invention, the DC current #Il and the load 10 are connected to the n-channel MOSFET 8N and the first winding vA of the reactor 6.
61, and repeatedly opens and closes the MOSFET N8N to supply the load 10 with a DC voltage E2 lower than the voltage E1 of the DC power supply 1, wherein the MOSFET N8N is turned on. When the MOSFET 8N is turned off, the energy stored in the reactor 6 is released to the load 10 through a series circuit of the first winding 61 or the second winding 62 of the reactor 6 and a commutating diode. In the DC-DC converter configured to do this, a control unit power supply capacitor 3 is provided which is a capacitor for obtaining the gate drive voltage of the MOSFET 8N and is charged from the DC chamber #1 via a diode 4, Since the capacitor 3 is charged via the diode 5 by the voltage that is the sum of the voltage generated in the third winding 63 of the reactor 6 when the MOSFET 8N is turned on and the voltage E1 of the DC power supply I, the DC-DC Converter efficiency can be increased.
第１図は本発明の第１の実施例としての構成を示す回路
図、
第２図は本発明の第２の実施例としての構成を示す回路
図、
第３図は第１図、第２図に対応する従来の回路図である
。
１：直流電源、２：電源側平滑コンデンサ、３：制御部
電源コンデンサ、４．５：ダイオード、６：リアクトル
、６１：１次巻線、６２：２次巻線、６３：３次巻線、
７：転流ダイオード、８：（８Ｎ）：主スイツチング素
子としてのｎチャンネルＭＯＳＦＥＴ、９：負荷側平滑
コンデンサ、１０：負荷。FIG. 1 is a circuit diagram showing a configuration as a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a configuration as a second embodiment of the present invention, and FIG. 3 is a circuit diagram showing a configuration as a second embodiment of the present invention. FIG. 2 is a conventional circuit diagram corresponding to FIG. 1: DC power supply, 2: Power supply side smoothing capacitor, 3: Control unit power supply capacitor, 4.5: Diode, 6: Reactor, 61: Primary winding, 62: Secondary winding, 63: Tertiary winding,
7: Free-wheeling diode, 8: (8N): n-channel MOSFET as main switching element, 9: Load-side smoothing capacitor, 10: Load.
Claims (1)
アクトルの第１の巻線とを介して直列接続し、前記ＭＯ
ＳＦＥＴを繰返し開閉して前記直流電源の電圧より低い
直流電圧を前記負荷に供給するＤＣ−ＤＣコンバータで
あって、 前記ＭＯＳＦＥＴのオン時に前記リアクトルに蓄積され
たエネルギをこのＭＯＳＦＥＴのオフ時に、前記第１の
巻線または前記リアクトルの第２の巻線と第１のダイオ
ードとの直列回路を介して前記負荷に放出するように構
成されたＤＣ−ＤＣコンバータにおいて、 前記ＭＯＳＦＥＴのゲート駆動電圧を得るためのコンデ
ンサであって前記直流電源より第２のダイオードを介し
て充電されるコンデンサを設け、さらにこのコンデンサ
を前記ＭＯＳＦＥＴのオン時に前記リアクトルの第３の
巻線に発生する電圧と前記直流電源の電圧との和の電圧
によって第３のダイオードを介し充電するようにしたこ
とを特徴とするＤＣ−ＤＣコンバータ。[Claims] 1) A DC power supply and a load are connected in series via an n-channel MOSFET and a first winding of a reactor, and
A DC-DC converter that repeatedly opens and closes an SFET to supply a DC voltage lower than the voltage of the DC power supply to the load, the DC-DC converter supplying the load with a DC voltage lower than the voltage of the DC power supply, and the DC-DC converter supplies energy stored in the reactor when the MOSFET is on to the DC voltage when the MOSFET is off. In a DC-DC converter configured to discharge to the load through a series circuit of a first winding or a second winding of the reactor and a first diode, in order to obtain a gate drive voltage of the MOSFET. A capacitor that is charged by the DC power supply via a second diode is provided, and this capacitor is connected to the voltage generated in the third winding of the reactor when the MOSFET is turned on and the voltage of the DC power supply. A DC-DC converter characterized in that charging is performed via a third diode using a voltage that is the sum of the voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31846789A JPH03183356A (en) | 1989-12-07 | 1989-12-07 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31846789A JPH03183356A (en) | 1989-12-07 | 1989-12-07 | Dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03183356A true JPH03183356A (en) | 1991-08-09 |
Family
ID=18099443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31846789A Pending JPH03183356A (en) | 1989-12-07 | 1989-12-07 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03183356A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739141A (en) * | 1993-04-30 | 1995-02-07 | Yagi Antenna Co Ltd | Switching power circuit |
| JP2009504119A (en) * | 2005-07-26 | 2009-01-29 | マイクロ・モーション・インコーポレーテッド | Step-down voltage converter |
-
1989
- 1989-12-07 JP JP31846789A patent/JPH03183356A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739141A (en) * | 1993-04-30 | 1995-02-07 | Yagi Antenna Co Ltd | Switching power circuit |
| JP2009504119A (en) * | 2005-07-26 | 2009-01-29 | マイクロ・モーション・インコーポレーテッド | Step-down voltage converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790742B1 (en) | Multi-level power converter with improved transient load response | |
| US20090039711A1 (en) | Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators | |
| EP1104553A1 (en) | Switching power supplies with linear precharge, pseudo-buck and pseudo-boost modes | |
| US20020036487A1 (en) | Bootstrap circuit in DC/DC static converters | |
| US10122276B2 (en) | Method for operating a power converter circuit and power converter circuit | |
| US5734237A (en) | Integrated DC electric controller/charger | |
| US20200177083A1 (en) | Stacked buck converters | |
| JP4105314B2 (en) | DC-DC converter circuit and battery-driven device | |
| WO1996027941A1 (en) | Integrated dc electric controller/charger | |
| JP2001037212A (en) | Low voltage input dc-dc converter | |
| JP2918022B2 (en) | Switching regulator | |
| JPH03183356A (en) | Dc-dc converter | |
| JPH07222439A (en) | Dc-dc converter | |
| EP0584656A1 (en) | Improved switched mode power supply | |
| US6104173A (en) | DC-DC converter and power-supply switching circuit | |
| JP2007037377A (en) | Charge pump circuit of switching power supply | |
| JP7426397B2 (en) | Power electronic devices and methods for supplying voltage to drive circuits of power semiconductor switches | |
| JPH10164832A (en) | Direct-current voltage increasing and decreasing device | |
| US10103629B2 (en) | High side driver without dedicated supply in high voltage applications | |
| JP2918006B2 (en) | Boost type active filter circuit | |
| JPH10271833A (en) | Boosting bridge inverter circuit and control thereof | |
| JPH0993917A (en) | Synchronous rectifier circuit | |
| JP2002044937A (en) | Synchronous rectifying circuit | |
| JPH06133539A (en) | Step-up dc-dc converter | |
| JP2000333455A (en) | Bidirectional dc-dc converter |