JPH0317464Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、集積回路化されたリアクタンス回路
に関するもので、特に負の等価リアクタンスとし
て動作するリアクタンス回路の改良に関するもの
である。 (ロ) 従来の技術 特開昭59−57515号公報に示される如く、等価
リアクタンスを半導体集積回路により構成する方
法が知られている。第２図は、前記公報に記載さ
れたリアクタンス回路を示すもので、１はエミツ
タが共通接続された第１及び第２トランジスタ２
及び３と、該第１及び第２トランジスタ２及び３
の共通エミツタに接続された可変電流源４と、前
記第１及び第２トランジスタ２及び３のベース間
に接続された抵抗５と、前記第２トランジスタ３
のベース・コレクタ間に接続されたコンデンサ６
と、前記第１及び第２トランジスタ２及び３のコ
レクタ間に接続された電流反転回路７とから成
り、前記第２トランジスタ３のコレクタに接続さ
れた入力端子８から見て、正の等価リアクタンス
として動作する第１リアクタンス回路、及び９は
エミツタが共通接続された第３及び第４トランジ
スタ１０及び１１と、該第３及び第４トランジス
タ１０及び１１の共通エミツタに接続された可変
電流源１２と、前記第３及び第４トランジスタ１
０及び１１のベース間に接続された抵抗１３と、
前記第３トランジスタ１０のベースと第４トラン
ジスタ１１のコレクタ間に接続されたコンデンサ
１４と、前記第３及び第４トランジスタ１０及び
１１のコレクタ間に接続された電流反転回路１５
とから成り、前記第４トランジスタ１１のコレク
タに接続された入力端子８から見て、負の等価リ
アクタンスとして動作する第２リアクタンス回路
である。しかして、正のリアクタンスとして動作
する前記第１リアクタンス回路１のリアクタンス
X₁は、 X₁＝gm₁・C₁R₁ ………(1) 〔ただし、gm₁は第１及び第２トラン ジスタ２及び３から成る差動増幅部 の相互コンダクタンス R₁は抵抗５の抵抗値、C₁はコン デンサ６の容量値〕 となり、負のリアクタンスとして動作する前記第
２リアクタンス回路９のリアクタンスX₂は、 X₂＝−gm₂・C₂R₂ ………(2) 〔ただし、gm₂は第３及び第４トラン ジスタ１０及び１１から成る差動増幅部 の相互コンダクタンス〕 R₂は抵抗１３の抵抗値、C₂はコン デンサ１４の容量値〕 となる。また、差動増幅部の相互コンダクタンス
gmは、 gm＝αqI／4KT×２＝α／52Ｉ ………(3) 〔ただし、Ｔは絶対温度、ｑは電子の 電荷量、Ｋはボルツマン定数、αは 電流増幅率、Ｉは差動増幅部の定電 流源に流れる電流〕 と表わすことが出来るので、第２図のリアクタン
ス回路は、前記第(1)式で示される正のリアクタン
スX₁と、前記第(2)式で示される負のリアクタン
スX₂とを有し、前記正及び負のリアクタンスX₁
及びX₂を、可変電流源４及び１２の電流を変え
ることにより変化させることが出来る可変リアク
タンス回路と言うことが出来る。その場合、前記
第(1)及び第(2)式において、gm₁＝gm₂、C₁＝C₂、
R₁＝R₂とし、前記可変電流源４及び１２に流れ
る電流を適宜調整すれば、第２図のリアクタンス
回路は、負の所定値から正の所定値迄リニアに変
化するリアクタンスを得ることが出来る。 (ハ) 考案が解決しようとする問題点 しかしながら、第２図のリアクタンス回路は、
入力端子（出力端子でもある）８に大レベルの信
号を印加すると、負のリアクタンスとして動作す
る第２リアクタンス回路９を構成する第４トラン
ジスタ１１のコレクタ電圧が前記大レベルの信号
の負の半サイクル時に極度に低下し、前記第４ト
ランジスタ１１が飽和するという欠点があつた。
前記第４ランジスタ１１の飽和は、第３及び第４
トランジスタ１０及び１１から成る差動増幅部の
増幅機能を失なわせ、相互コンダクタンスgmを
得られなくするので、結局負のリアクタンスとし
ての動作が行なわれなくなつてしまう。その為、
第２図のリアクタンス回路を用いる場合は、入力
端子８に印加される信号のレベルを注視し、所定
値以上にならない様セツテイングを行なわなけれ
ばならず、使い勝手が悪かつた。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、差
動増幅部を構成する第１及び第２トランジスタ
と、該第１トランジスタのコレクタ電流を反転す
る電流反転回路と、該電流反転回路の無信号時の
電流を吸引する定電流トランジスタと、前記電流
反転回路の出力端に接続される入力端子とを備え
る点を特徴とする。 (ホ) 作用 本考案に依れば、差動増幅部の第２トランジス
タのコレクタを入力端子に接続する必要が無くな
り、前記第２トランジスタの飽和を防止出来、前
記入力端子に印加される信号が略零から電源電圧
迄変化しても、正常なリアクタンスを発生させる
ことが出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
１６はエミツタが共通接続された第１及び第２ト
ランジスタ１７及び１８と、該第１及び第２トラ
ンジスタ１７及び１８の共通エミツタにコレクタ
が接続された第１定電流トランジスタ１９と、前
記第１及び第２トランジスタ１７及び１８のベー
ス間に接続された抵抗２０と、入力端が前記第１
トランジスタ１７のコレクタに接続された電流反
転回路２１と、前記第２トランジスタ１８のベー
スと前記電流反転回路２１の出力端との間に接続
されたコンデンサ２２と、コレクタが前記電流反
転回路２１の出力端に接続された第２定電流トラ
ンジスタ２３と、前記第１及び第２定電流トラン
ジスタ１９及び２３の共通ベースとアースとの間
に接続されたダイオード２４と、該ダイオード２
４に電流を供給する可変電流源２５とから成り、
正のリアクタンスとして動作する第１リアクタン
ス回路、２６はエミツタが共通接続された第３及
び第４トランジスタ２７及び２８と、該第３及び
第４トランジスタ２７及び２８の共通エミツタに
接続された第３定電流トランジスタ２９と、前記
第３及び第４トランジスタ２７及び２８のベース
間に接続された抵抗３０と、入力端が前記第３ト
ランジスタ２７のコレクタに接続された電流反転
回路３１と、前記第３トランジスタ２７のベース
と前記電流反転回路３１の出力端との間に接続さ
れたコンデンサ３２と、コレクタが前記電流反転
回路３１の出力端に接続された第２定電流トラン
ジスタ３３と、前第１及び第２定電流トランジス
タ２９及び３３の共通ベースとアースとの間に接
続されたダイオード３４と、該ダイオード３４に
電流を供給する可変電流源３５とから成り、負の
リアクタンスとして動作する第２リアクタンス回
路、３６は前記第１及び第４トランジスタ１７及
び２８のベースにバイアス電圧を供給するバイア
ス電源、及び３７は第１リアクタンス回路１６の
電流反転回路２１の出力端と第２リアクタンス回
路２６の電流反転回路３１の出力端と第２リアク
タンス回路２６の電流反転回路３１の出力端とに
接続される入（出）力端子である。 いま、可変電流源３５の出力電流を零とし、可
変電流源２５の出力電流を所定値I₀にすると、ダ
イオード２４と第１及び第２定電流トランジスタ
１９及び２３とが電流反転接続され、かつ前記第
１及び第２定電流トランジスタ１９及び２３のエ
ミツタ面積比が２：１に成されている為、前記第
１定電流トランジスタ１９のコレクタ電流がI₀、
第２定電流トランジスタ２３のコレクタ電流が
I₀／２になる。また、第１及び第２トランジスタ１ ７及び１８の無信号時のコレクタ電流は、それぞ
れI₀／２になり、電流反転回路２１を構成するトラ ンジスタ２１ａのコレクタ電流もI₀／２になるから、 無信号状態においては、前記トランジスタ２１ａ
のコレクタ電流I₀／２は、すべて第２定電流トラン ジスタ２３で吸引され、入力端子３７には電流が
流れない。 ここで、入力端子３７にe₀の入力信号が印加さ
れ、それに応じてコンデンサ２２にi₁の電流が流
れたとすれば、該コンデンサ２２に流れる電流i₁
は、 i₁＝e₀／Ｒ＋１／jωC ………(4) 〔ただし、Ｒは抵抗２０の抵抗値 Ｃはコンデンサ２２の容量 ωは角周波数〕 となる。また、第１及び第２トランジスタ１７及
び１８のベース間電圧e₁は、e₁＝i₁Rとなるので、
前記第(4)式より前記ベース間電圧e₁は、 e₁＝e₀Ｒ／Ｒ＋１／jωC ………(5) となる。一方、第１トランジスタ１７のコレクタ
電流i₂は、前記第(5)式に応じて、 i₂＝gme₁＝e₀Rgm／Ｒ＋１／jωC ………(6) 〔ただし、gmは第１及び第２トラン ジスタ１７及び１８から成る差動増幅部 の相互コンダクタンス〕 となり、前記第１トランジスタ１７のコレクタ電
流i₂が電流反転回路２１で反転され、トランジス
タ２１ａのコレクタに発生するから、入力端子３
７から外部に流出する電流i₃は、 i₃＝i₂−i₁＝e₀Rgm／Ｒ＋１／jωC−e₀１／Ｒ＋１／jω
C ＝e₀Rgm−１／Ｒ＋１／jωC ………(7) となる。第１図の回路においてRgm≫１となる
ので、前記第(7)式は、 i₃＝e₀／１／gm＋１／jωCRgm ………(7)′ となる。従つて、入力端子３７から見た等価リア
クタンスＸは、CRgmとなり、第１リアクタンス
回路１６のみが作動している場合には、第１図の
リアクタンス回路が正の等価リアクタンスとな
る。 次に、可変電流源２５の出力電流を零、可変電
流源３５の出力電流をI₀とし、第１リアクタンス
回路１６と第２リアクタンス回路２６の回路定数
を等しく設定すれば、前記第１リアクタンス回路
１６において計算した方法と全く同一の計算によ
り、前記第２リアクタンス回路２６が作動してい
る時の入力端子３７に流れる電流流i₃は、 i₃＝e₀／−１／gm＋１／jω（−CRgm）……(8) となる。従つて、入力端子３７から見た等価リア
クタンスＸは、−CRgmとなり、第２リアクタン
ス回路２６のみが作動している場合には、第１図
のリアクタンス回路が負の等価リアクタンスとな
る。 先に、第２図の従来回路で説明した如く、第１
及び第２リアクタンス回路１６及び２６のリアク
タンスのフアクターとなる相互コンダクタンス
gmは、可変電流源２５及び３５に流れる電流に
応じて決まる。従つて、前記可変電流源２５及び
３５に流れる電流を調整すれば、任意の値の等価
リアクタンスを得ることが出来る。ちなみに、第
１及び第２リアクタンス回路１６及び２６を同時
に動作させれば、等価リアクタンスはそれぞれの
リアクタンスの和になる。 ところで、第１図の第２リアクタンス回路２６
の第４トランジスタ２８のコレクタは、第２図の
従来回路の様に入力端子３７に接続されず、電源
（＋V_cc）に直接接続されている。その為、入力端
子３７に印加される入力信号のレベルが大となつ
たとしても前記記第４トランジスタ２８が飽和し
ない。それ故、第１図のリアクタンス回路は、入
力信号レベルが略零から電源電圧迄の広い範囲に
渡つて変化しても、等価リアクタンスとして正常
に動作し続ける。これは、特に前記リアクタンス
回路をVCO（電圧制御発振器）の発振周波数を定
める為の素子として用いる場合に効果を発揮す
る。すなわち、入力端子３７に発振回路（図示せ
ず）を接続し、該発振回路の発振周波数を高くす
る為、可変電流源３５に流れる電流I₀を大にする
と、それに応じて発振回路の発振信号のレベルが
増大し、前記入力端子３７に印加される入力信号
のレベルが大になるが、前記第４トランジスタ２
８が飽和しないので、良好なリアクタンス特性が
得られる。 第３図は、本考案の別の実施例を示す回路図
で、コンデンサ３８、抵抗３９及び電流反転回路
４０を第１及び第２リアクタンス回路１６及び２
６で共用し、前記コンデンサ３８を入力端子３７
と第２及び第３トランジスタ１８及び２７との間
に、前記抵抗３９を前第２及び第３トランジスタ
１８及び２７の共通ベースと第１及び第４トラン
ジスタ１７及び２８の共通ベースとの間に接続す
るとともに、前記電流反転回路４０の入力端を第
１及び第３トランジスタ１７及び２７の共通コレ
クタに、出力端を前記入力端子３７に接続し、更
に第２及び第４定電流トランジスタ２３及び３３
の共通コレクタを前記電流反転回路４０の出力端
に接続した点を特徴とする。 第３図の場合、正のリアクタンス回路として動
作する第１リアクタンス回路１６と負のリアクタ
ンス回路として動作する第２リアクタンス回路２
６とは、回路素子を共通にしている為、回路の簡
略化を計ることが出来る。また、第２及び第４ト
ランジスタ１８及び２８のコレクタが電源（＋
V_cc）に直接接続されているので、大レベルの入
力信号が印加されても前記第４トランジスタ２８
が飽和しない。尚、第３図において、第１図と同
一の回路素子には同一の図番を付し、説明を省略
する。 (ト) 考案の効果 以上述べた如く、本考案に依れば、電流反転回
路の出力端に定電流トランジスタを接続するとと
もに、前記出力端を入力端子に接続する構成にし
ている為、負のリアクタンス回路を構成するトラ
ンジスタが飽和せず、広範囲に渡つて希望のリア
クタンスを得ることが出来る。その為、特に
VCOの発振周波数設定用に本考案に係るリアク
タンス回路を用いれば、広い周波数範囲に渡り安
定に発振するVCOを提供することが出来る。 [Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to an integrated circuit reactance circuit, and particularly relates to an improvement of a reactance circuit that operates as a negative equivalent reactance. (b) Prior Art As shown in Japanese Unexamined Patent Publication No. 59-57515, a method of constructing an equivalent reactance using a semiconductor integrated circuit is known. FIG. 2 shows the reactance circuit described in the above publication, in which 1 indicates first and second transistors 2 whose emitters are commonly connected.
and 3, and the first and second transistors 2 and 3
a variable current source 4 connected to a common emitter of the transistors, a resistor 5 connected between the bases of the first and second transistors 2 and 3, and a resistor 5 connected to the common emitter of the second transistor 3;
capacitor 6 connected between the base and collector of
and a current inversion circuit 7 connected between the collectors of the first and second transistors 2 and 3, and as a positive equivalent reactance when viewed from the input terminal 8 connected to the collector of the second transistor 3. a first reactance circuit that operates; 9; third and fourth transistors 10 and 11 whose emitters are commonly connected; and a variable current source 12 which is connected to the common emitters of the third and fourth transistors 10 and 11; the third and fourth transistors 1
a resistor 13 connected between the bases of 0 and 11;
a capacitor 14 connected between the base of the third transistor 10 and the collector of the fourth transistor 11; and a current inversion circuit 15 connected between the collectors of the third and fourth transistors 10 and 11.
This is a second reactance circuit that operates as a negative equivalent reactance when viewed from the input terminal 8 connected to the collector of the fourth transistor 11. Therefore, the reactance of the first reactance circuit 1 that operates as a positive reactance
_{X 1 is : ​ ​ ​} The resistance value, _C1 is the capacitance value of the capacitor 6], and the reactance _X2 of the second reactance circuit 9, which operates as a negative _reactance , is: _X2 = _-gm2・_C2R2 ......(2) However, gm ₂ is the mutual conductance of the differential amplification section consisting of the third and fourth transistors 10 and 11; R ₂ is the resistance value of the resistor 13; and C ₂ is the capacitance value of the capacitor 14. Also, the mutual conductance of the differential amplifier section
gm is: gm=αqI/4KT×2=α/52I ………(3) [where, T is the absolute temperature, q is the amount of electron charge, K is Boltzmann constant, α is the current amplification factor, and I is the differential The current flowing through the constant current source of the amplifier section] Therefore, the reactance circuit in Fig. 2 has a positive reactance X1 shown by the above equation (1), and a positive reactance X ₁ shown by the above equation (2). negative reactance x ₂ and positive and negative reactance x ₁
and X ₂ can be said to be a variable reactance circuit that can be changed by changing the currents of the variable current sources 4 and 12. In that case, in the above equations (1) and (2), gm ₁ =gm ₂ , C ₁ =C ₂ ,
By setting R ₁ = R ₂ and appropriately adjusting the current flowing through the variable current sources 4 and 12, the reactance circuit shown in FIG. 2 can obtain a reactance that linearly changes from a negative predetermined value to a positive predetermined value. I can do it. (c) Problems that the invention attempts to solve However, the reactance circuit in Figure 2
When a high-level signal is applied to the input terminal (also an output terminal) 8, the collector voltage of the fourth transistor 11 constituting the second reactance circuit 9, which operates as a negative reactance, changes to the negative half cycle of the high-level signal. There was a drawback that the voltage sometimes decreased extremely and the fourth transistor 11 was saturated.
The saturation of the fourth transistor 11 is caused by the saturation of the fourth transistor 11.
Since the amplification function of the differential amplifying section consisting of transistors 10 and 11 is lost and mutual conductance gm cannot be obtained, the operation as a negative reactance is eventually no longer performed. For that reason,
When using the reactance circuit shown in FIG. 2, the level of the signal applied to the input terminal 8 must be carefully monitored and set so that it does not exceed a predetermined value, making it inconvenient to use. (d) Means for solving the problem The present invention was created in view of the above points, and consists of the first and second transistors forming the differential amplification section and the collector current of the first transistor being inverted. The present invention is characterized in that it includes a current inverting circuit, a constant current transistor that sucks the current of the current inverting circuit when there is no signal, and an input terminal connected to the output terminal of the current inverting circuit. (E) Effect According to the present invention, it is no longer necessary to connect the collector of the second transistor of the differential amplifier section to the input terminal, and saturation of the second transistor can be prevented, and the signal applied to the input terminal can be Even if the voltage changes from approximately zero to the power supply voltage, normal reactance can be generated. (F) Embodiment Figure 1 is a circuit diagram showing an embodiment of the present invention.
Reference numeral 16 denotes first and second transistors 17 and 18 whose emitters are commonly connected, a first constant current transistor 19 whose collector is connected to the common emitters of the first and second transistors 17 and 18, and the first and second transistors 19, whose collectors are connected to the common emitters of the first and second transistors. a resistor 20 connected between the bases of the second transistors 17 and 18;
a current inversion circuit 21 connected to the collector of the transistor 17; a capacitor 22 connected between the base of the second transistor 18 and the output end of the current inversion circuit 21; a second constant current transistor 23 connected to the end thereof; a diode 24 connected between the common base of the first and second constant current transistors 19 and 23 and the ground;
4, and a variable current source 25 that supplies current to the
A first reactance circuit 26 operates as a positive reactance; a third and fourth transistor 27 and 28 whose emitters are commonly connected; and a third reactance circuit 26 which is connected to the common emitter of the third and fourth transistors 27 and 28; a current transistor 29, a resistor 30 connected between the bases of the third and fourth transistors 27 and 28, a current inversion circuit 31 whose input terminal is connected to the collector of the third transistor 27, and the third transistor a capacitor 32 connected between the base of 27 and the output terminal of the current inversion circuit 31 ; a second constant current transistor 33 whose collector is connected to the output terminal of the current inversion circuit 31 ; a second reactance circuit that operates as a negative reactance, consisting of a diode 34 connected between the common base of the two constant current transistors 29 and 33 and the ground, and a variable current source 35 that supplies current to the diode 34; 36 is a bias power supply that supplies bias voltage to the bases of the first and fourth transistors 17 and 28, and 37 is an output terminal of the current inversion circuit 21 of the first reactance circuit 16 and a current inversion circuit 31 of the second reactance circuit 26. It is an input (output) terminal connected to the output terminal of the current inversion circuit 31 of the second reactance circuit 26 and the output terminal of the current inversion circuit 31 of the second reactance circuit 26. Now, when the output current of the variable current source 35 is set to zero and the output current of the variable current source 25 is set to a predetermined value _I0 , the diode 24 and the first and second constant current transistors 19 and 23 are connected in current inversion, and Since the emitter area ratio of the first and second constant current transistors 19 and 23 is 2:1, the collector current of the first constant current transistor 19 is I ₀ ,
The collector current of the second constant current transistor 23 is
It becomes I ₀ /2. Furthermore, the collector currents of the first and second transistors 17 and 18 when there is no signal are each I ₀ /2, and the collector current of the transistor 21a forming the current inverting circuit 21 is also I ₀ /2. In the no-signal state, the transistor 21a
All of the collector current I ₀ /2 is absorbed by the second constant current transistor 23, and no current flows through the input terminal 37. Here, if an input signal of e ₀ is applied to the input terminal 37 and a current of i ₁ flows through the capacitor 22 in response, the current flowing through the capacitor 22 is i ₁
is i ₁ = e ₀ /R+1/jωC (4) [where, R is the resistance value of the resistor 20, C is the capacitance of the capacitor 22, and ω is the angular frequency]. Furthermore, since the voltage e ₁ between the bases of the first and second transistors 17 and 18 is e ₁ =i ₁ R,
From the above equation (4), the base-to-base voltage e ₁ is expressed as e ₁ =e ₀ R/R+1/jωC (5). On the other hand, the collector current i ₂ of the first transistor 17 is determined according to the above equation (5) as follows: i ₂ = gme ₁ = e ₀ Rgm/R+1/jωC (6) [However, gm is The mutual conductance of the differential amplifying _section consisting of the second transistors 17 and 18 is given by
The current i ₃ flowing out from 7 is: i ₃ = i ₂ − i ₁ = e ₀ Rgm/R+1/jωC−e ₀ 1/R+1/jω
C = e ₀ Rgm-1/R+1/jωC (7). Since Rgm≫1 in the circuit shown in FIG. 1, the above equation (7) becomes i ₃ =e ₀ /1/gm+1/jωCRgm (7)'. Therefore, the equivalent reactance X seen from the input terminal 37 is CRgm, and when only the first reactance circuit 16 is operating, the reactance circuit in FIG. 1 has a positive equivalent reactance. Next, if the output current of the variable current source 25 is zero, the output current of the variable current source 35 is _I0 , and the circuit constants of the first reactance circuit 16 and the second reactance circuit 26 are set equal, then the first reactance circuit 16, the current i ₃ flowing through the input terminal 37 when the second reactance circuit 26 is operating is calculated as follows: i ₃ = e ₀ /−1/gm+1/jω(− CRgm)...(8). Therefore, the equivalent reactance X seen from the input terminal 37 is -CRgm, and when only the second reactance circuit 26 is operating, the reactance circuit in FIG. 1 has a negative equivalent reactance. As explained earlier in the conventional circuit shown in FIG.
and mutual conductance which is a factor for the reactance of the second reactance circuits 16 and 26 .
gm is determined depending on the current flowing through the variable current sources 25 and 35. Therefore, by adjusting the current flowing through the variable current sources 25 and 35, an arbitrary value of equivalent reactance can be obtained. Incidentally, if the first and second reactance circuits 16 and 26 are operated simultaneously, the equivalent reactance will be the sum of their respective reactances. By the way, the second reactance circuit 26 in FIG.
The collector of the fourth transistor 28 is not connected to the input terminal 37 as in the conventional circuit shown in FIG. 2, but is directly connected to the power supply (+V _cc ). Therefore, even if the level of the input signal applied to the input terminal 37 becomes high, the fourth transistor 28 is not saturated. Therefore, the reactance circuit shown in FIG. 1 continues to operate normally as an equivalent reactance even if the input signal level changes over a wide range from approximately zero to the power supply voltage. This is especially effective when the reactance circuit is used as an element for determining the oscillation frequency of a VCO (voltage controlled oscillator). That is, when an oscillation circuit (not shown) is connected to the input terminal 37 and the current I ₀ flowing through the variable current source 35 is increased in order to increase the oscillation frequency of the oscillation circuit, the oscillation signal of the oscillation circuit changes accordingly. The level of the input signal applied to the input terminal 37 increases, but the level of the input signal applied to the input terminal 37 increases.
8 is not saturated, good reactance characteristics can be obtained. FIG. 3 is a circuit diagram showing another embodiment of the present invention, in which a capacitor 38, a resistor 39 and a current reversing circuit 40 are connected to the first and second reactance circuits 16 and 2.
6, and the capacitor 38 is connected to the input terminal 37.
and the second and third transistors 18 and 27, and the resistor 39 is connected between the common base of the second and third transistors 18 and 27 and the common base of the first and fourth transistors 17 and 28. At the same time, the input end of the current inversion circuit 40 is connected to the common collector of the first and third transistors 17 and 27, the output end is connected to the input terminal 37, and the second and fourth constant current transistors 23 and 33 are connected.
It is characterized in that the common collector of the circuit is connected to the output terminal of the current inverting circuit 40. In the case of FIG. 3, the first reactance circuit 16 operates as a positive reactance circuit and the second reactance circuit 2 operates as a negative reactance circuit.
6, since the circuit elements are common, the circuit can be simplified. Further, the collectors of the second and fourth transistors 18 and 28 are connected to the power supply (+
V _cc ), the fourth transistor 28
is not saturated. In FIG. 3, circuit elements that are the same as those in FIG. 1 are given the same figure numbers and their explanations will be omitted. (g) Effects of the invention As described above, according to the invention, a constant current transistor is connected to the output terminal of the current inverting circuit, and the output terminal is connected to the input terminal, so that negative The transistors that make up the reactance circuit do not saturate, and the desired reactance can be obtained over a wide range. Therefore, especially
By using the reactance circuit according to the present invention for setting the oscillation frequency of a VCO, it is possible to provide a VCO that oscillates stably over a wide frequency range.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本考案の一実施例を示す回路図、第
２図は従来のリアクタンス回路を示す回路図、及
び第３図は本考案の別の実施例を示す回路図であ
る。 主な図番の説明、１６，２６……リアクタンス
回路、１７，１８，２７，２８……トランジス
タ、１９，２３，２９，３３……定電流トランジ
スタ、２０，３０……抵抗、２１，３１……電流
反転回路、２２，３２……コンデンサ、３７……
入力端子。 FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional reactance circuit, and FIG. 3 is a circuit diagram showing another embodiment of the present invention. Explanation of main figure numbers, 16 , 26 ... Reactance circuit, 17, 18, 27, 28... Transistor, 19, 23, 29, 33... Constant current transistor, 20, 30... Resistor, 21 , 31 ... ...Current inversion circuit, 22, 32...Capacitor, 37...
Input terminal.

Claims (1)

【実用新案登録請求の範囲】 負の等価リアクタンスとして動作するリアクタ
ンス回路であつて、 エミツタが共通接続された第１及び第２トラン
ジスタを含む差動増幅部と、 前記第１及び第２トランジスタのベース間に接
続された抵抗と、 入力端子と前記第１トランジスタのベースとの
間に接続されたコンデンサと、 前記第１及び第２トランジスタのエミツタに接
続された定電流源と、 前記第１トランジスタのコレクタ電流を反転し
て前記入力端子に供給する電流反転回路と 該電流反転回路の無信号時の電流を吸引する定
電流トランジスタと、 前記第２トランシスタのコレクタを電源に接続
する手段と から成るリアクタンス回路。[Claims for Utility Model Registration] A reactance circuit that operates as a negative equivalent reactance, comprising: a differential amplifier section including first and second transistors whose emitters are commonly connected; and bases of the first and second transistors. a resistor connected between the input terminal and the base of the first transistor; a constant current source connected to the emitters of the first and second transistors; and a constant current source connected between the input terminal and the base of the first transistor. A reactance comprising: a current inversion circuit that inverts a collector current and supplies it to the input terminal; a constant current transistor that draws current from the current inversion circuit when there is no signal; and means for connecting the collector of the second transistor to a power source. circuit.