JPH03171634A - Epitaxial wafer with formation layer of electrode for fet - Google Patents

Epitaxial wafer with formation layer of electrode for fet

Info

Publication number
JPH03171634A
JPH03171634A JP30971589A JP30971589A JPH03171634A JP H03171634 A JPH03171634 A JP H03171634A JP 30971589 A JP30971589 A JP 30971589A JP 30971589 A JP30971589 A JP 30971589A JP H03171634 A JPH03171634 A JP H03171634A
Authority
JP
Japan
Prior art keywords
layer
gaas
carrier concentration
doping
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30971589A
Other languages
Japanese (ja)
Inventor
Masakiyo Ikeda
正清 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP30971589A priority Critical patent/JPH03171634A/en
Publication of JPH03171634A publication Critical patent/JPH03171634A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To enhance the evenness of carrier concentration while reducing the autodoping for improving the reproducibility of manufacture by a method wherein, after formation of a high purity GaAs buffer layer as the first layer, a GaAs active layer as the second layer is formed by doping sulfur and then a GaAs electrode formation layer as the third layer is formed by doping silicon. CONSTITUTION:A GaAs buffer layer or an AlGaAs buffer layer or the GaAs buffer layer and the AlGaAs buffer layer on the GaAs buffer layer as the first layer; an active layer in carrier concentration of 1-5X10<17>cm<-3> specified by doping S as the second layer, and an electrode formation layer in carrier concentration exceeding 8X10<17>cm<-3> specified by doping Si as the third layer on the second layer are formed on a GaAs substrate. Through these procedures, the evenness of carrier concentration of an active layer can be enhanced by doping S while the electrode resistance of electrode formation layer can be lowered by doping Si.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はFET用電極形成層付エビタキシャルウエーハ
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an epitaxial wafer with an electrode forming layer for FET.

〔従来の技術〕[Conventional technology]

従来FET用電極形成層付エビタキシャルウ工一ハは、
第2図(11, (b), (c)に示すように、何れ
もGaAs基板fll上に、第1層として高純度GaA
sバッファ層(2)、又は高純度AJGaAsバッファ
層(3)、或いは高純度G a A s /<ッファ層
(2)とその上に高純度,fMGaAsバッファ層(3
)を形成し、第2層として不純物をドーピングしたGa
As活性層(4)を形成し、更に第3層として不純物を
ドーピングしたGaAs電極形成層(5)を形或したも
のである。活性層(4)と電極形戊層(5)のドーピン
グには同一の不純物、例えば硫黄(S)又はシリコン(
S i)を用い、各層のキャリア濃度はバッファ層でI
 X 1G”ON3以下、電極形成層で8XIO”an
”以上である。
Conventional Ebitaxial wafer with electrode forming layer for FET is as follows:
As shown in Fig. 2 (11, (b), (c)), high-purity GaAs is used as the first layer on a full GaAs substrate.
s buffer layer (2), or a high purity AJGaAs buffer layer (3), or a high purity GaAs/< buffer layer (2) and a high purity, fMGaAs buffer layer (3) on it.
) and doped with impurities as the second layer.
An As active layer (4) is formed, and a GaAs electrode forming layer (5) doped with impurities is formed as a third layer. The active layer (4) and the electrode-forming layer (5) are doped with the same impurity, for example sulfur (S) or silicon (
Si), and the carrier concentration in each layer is I in the buffer layer.
X 1G"ON3 or less, 8XIO"an in electrode formation layer
“That’s it.

このような構造のエビタキシャルウェーハは、下記の戊
長法で造られている。即ち第2図(1)に示す構造のエ
ビタキシャルウエーハはハロゲン気相成長法(V P 
E)で造られ、第2図(!),(b), (C)に示す
構造のエビタキシャルウエーノ\は有機金属気相成長法
(MOVPE)により造られている。またこれ等は分子
線エビタキシャル成長法(MBE)でも造ることが可能
であるが、成長速度が遅いため利用されることは少ない
。以下MOVPE法について説明する。
The epitaxial wafer having such a structure is manufactured by the extrusion method described below. That is, the epitaxial wafer having the structure shown in FIG.
E) and the structure shown in Figures 2 (!), (b), and (C) are produced by the metal organic vapor phase epitaxy (MOVPE). These can also be produced by molecular beam epitaxial growth (MBE), but this is rarely used due to the slow growth rate. The MOVPE method will be explained below.

第3図はMOVPE法によるエビタキシャルウエーハの
製造装置を示すもので、図において、Cl)はGaAs
基板、(6)は反応炉、(7)はSiC:1一トカーボ
ンサセプタ、(8)は高周波誘導加熱コイル、(9)は
冷却水、+11は排気ポンプ、(11)はキャリアガス
であるH2導入口、(+2)は原料TMGa(トリメチ
ルガリウム) 、(13)は原料TMAl(トリメチル
アルミニウム) 、64)は原料A,H3 (アルシン
)、(@は原料H2S (硫化水素)又はSiH4 (
シラン) 、(16)は流量計、《17)は開閉弁、(
1日)は減圧弁を示し、GaAs基板(1)はサセプタ
(7)上に置かれ、キャリアガスH2の導入口(10よ
り導入されたH2雰囲気中で所定の温度に加熱される。
Figure 3 shows an apparatus for manufacturing an epitaxial wafer using the MOVPE method. In the figure, Cl) is GaAs.
The substrate, (6) is the reactor, (7) is the SiC:1 carbon susceptor, (8) is the high-frequency induction heating coil, (9) is the cooling water, +11 is the exhaust pump, and (11) is the carrier gas. H2 inlet, (+2) is raw material TMGa (trimethyl gallium), (13) is raw material TMAl (trimethyl aluminum), 64) is raw material A, H3 (arsine), (@ is raw material H2S (hydrogen sulfide) or SiH4 (
silane), (16) is a flow meter, (17) is an on-off valve, (
The GaAs substrate (1) is placed on the susceptor (7) and heated to a predetermined temperature in the H2 atmosphere introduced through the carrier gas H2 inlet (10).

キャリアガスH2と共に原料++2),03), 64
), [+s)から導入された原料ガスは、GaAs基
板(1)の近傍で熱分解反応を起し、GaAS基板(1
)上に結晶を成長させた後、排気ポンプ(I1により排
出させる。尚GaAs基板(1)間の特性の差をなくす
ため、サセプタ(7)は結晶成長中回転する。またGa
Asの成長には原料にTMGaとAsH3を使用し、A
A’GaAsの成長には原料にTMGaとTMAJとA
sH.が用いられる。
Raw material ++2), 03), 64 along with carrier gas H2
), [+s) causes a thermal decomposition reaction in the vicinity of the GaAs substrate (1),
) After the crystal is grown on the GaAs substrate (1), the susceptor (7) is rotated during the crystal growth to eliminate the difference in characteristics between the GaAs substrates (1).
TMGa and AsH3 are used as raw materials for the growth of As.
For the growth of A'GaAs, the raw materials are TMGa, TMAJ and A.
sH. is used.

GaAsやAlGaAsの残留不純物濃度(キャリア濃
度)は、第4図に示すようにAsH,流量と有機金属流
量の和との比(V/III)に依存することが知られて
おり、Vlm比の小さい領域ではP型の結晶となり、キ
ャリア濃度はV/III比の増加と共に小さくなる。ま
た■/■比の大きい領域ではn型の結晶となり、キャリ
ア濃度はV/III比の減少と共に小さくなる。
It is known that the residual impurity concentration (carrier concentration) in GaAs and AlGaAs depends on the ratio (V/III) of the AsH flow rate and the sum of the organic metal flow rate, as shown in Figure 4, and the Vlm ratio In a small region, it becomes a P-type crystal, and the carrier concentration decreases as the V/III ratio increases. In addition, in a region where the ■/■ ratio is large, the crystal becomes an n-type crystal, and the carrier concentration decreases as the V/III ratio decreases.

第2図(!), (bl. fe)のバッファ層に用い
る高純度GaAsやAA’GaAsは第4図に示すn型
とP型が反転するV/m比において成長する。
High-purity GaAs or AA'GaAs used for the buffer layer in FIGS. 2(!) and (bl. fe) is grown at a V/m ratio at which n-type and p-type are reversed as shown in FIG.

この領域ではドナもアセプタも共に1017cm−3以
下と最も高純度となる。
In this region, both donor and acceptor have the highest purity of 1017 cm-3 or less.

一方活性層や電極形成層の様にキャリア濃度がI X 
In”cm−3以上のGaAsを成長させる場合は、H
2S又はSiH4を少量上記原料ガスと共に添加し、S
又はSiを不純物として結晶中に取り込ませている。
On the other hand, like the active layer and electrode forming layer, the carrier concentration is I
When growing GaAs of In"cm-3 or more, H
A small amount of 2S or SiH4 is added together with the above raw material gas, and S
Alternatively, Si is incorporated into the crystal as an impurity.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第2図 fc)に示す構造で、活性層や電極形成層のキ
ャリア濃度を各々2 X 1017cm−’,  l 
x1018cm−’としてSドーピングやSi ドーピ
ングを行なって結晶成長を行ない、バッファ層の特性の
成長回数依存性を調べた。バッファ層の成長温度は63
0℃、■/■比はGaAsで20、AlGaAsで70
である。第5図(a)にSiドーピングの場合のリーク
電流の経時変化を、第5図 (blにSドーピングの場
合のリーク電流の経時変化を示す。図においてIはリー
ク電流、Ioはリーク電流の規格値を示す。尚リーク電
流(■)は一定形状の電極に一定電圧を印加した時の電
流値で定義する。
In the structure shown in Fig. 2 fc), the carrier concentration of the active layer and electrode forming layer is 2 x 1017 cm-', l.
Crystal growth was performed with S doping and Si doping at x1018 cm-', and the dependence of the characteristics of the buffer layer on the number of growth times was investigated. The growth temperature of the buffer layer is 63
0℃, ■/■ ratio is 20 for GaAs and 70 for AlGaAs.
It is. Figure 5 (a) shows the change in leakage current over time in the case of Si doping, and Figure 5 (bl) shows the change in leakage current over time in the case of S doping. In the figure, I is the leakage current, and Io is the leakage current. The standard value is shown.The leakage current (■) is defined as the current value when a constant voltage is applied to an electrode of a constant shape.

第5図(a), (b)から判るように、Siドーピン
グの場合はリーク電流が徐々に増加するも、規格値内と
なっている。これに対しSドーピングの場合はリーク電
流が2回目以降規格値以上となり、バッファ層が高純化
していない。しかしこのような状況でもノンドープのG
aAs成長を行なった後、第2図(c)に示す構造のエ
ビタキシャルウエーハを製造した場合、特性は回復して
いる。
As can be seen from FIGS. 5(a) and 5(b), in the case of Si doping, the leakage current gradually increases, but remains within the standard value. On the other hand, in the case of S doping, the leakage current exceeds the standard value from the second time onward, and the buffer layer is not highly purified. However, even in this situation, non-doped G
When an epitaxial wafer having the structure shown in FIG. 2(c) is manufactured after aAs growth, the characteristics are recovered.

このことは次の様に解釈される。第2図(C)の構造に
成長させると、サセプタ上にも多結晶の同一構造が成長
する。次の成長でGaAsバッファ層及びAlGaAs
バツファ層の成長中、サセプタに付着している多結晶層
の最上部(不純物を多く含む層)より不純物が再蒸発し
、バッファ層中へ取り込まれることになる(オートドー
ピング)。その取り込まれる量は不純物の蒸気圧に依存
する。
This can be interpreted as follows. If the structure shown in FIG. 2(C) is grown, the same polycrystalline structure will also grow on the susceptor. In the next growth, GaAs buffer layer and AlGaAs
During growth of the buffer layer, impurities are re-evaporated from the top of the polycrystalline layer (layer containing many impurities) attached to the susceptor and incorporated into the buffer layer (autodoping). The amount taken up depends on the vapor pressure of the impurity.

Sの場合蒸気圧が大きいため、オートドーピングは顕著
となる。しかしノンドープのGaAs層を成長した後で
あれば、サセプタに付着している多結品層の最上部が不
純物を多く含んでいないため、一時的に回復する。この
ような観点からドーパントとしてはSiの方がエビタキ
シャルウエーハの製造に適している。
In the case of S, since the vapor pressure is large, autodoping becomes significant. However, after the non-doped GaAs layer is grown, the uppermost part of the multi-crystalline layer adhering to the susceptor does not contain many impurities, so it recovers temporarily. From this point of view, Si is more suitable as a dopant for manufacturing an epitaxial wafer.

一方活性層のキャリア濃度の均一性はFETの製作歩留
り上重要であり、バラツキの大きいエビタキシャルウエ
ーハは商品価値が下る。Sドーピングにおける均一性に
ついて、特開昭60−104626号公報、特開昭60
−115739号公報及び特開昭61−109264号
公報に記載された方法によって成長を行なえば、第6図
 (!)に示すように2”φのウエーハでキャリア濃度
nと平均キャリア濃度nAVの比を±3%以下とするこ
とができる。
On the other hand, the uniformity of the carrier concentration in the active layer is important for the production yield of FETs, and the commercial value of an epitaxial wafer with large variations decreases in commercial value. Regarding uniformity in S doping, JP-A-60-104626, JP-A-60
If the growth is carried out by the method described in Japanese Patent Application Laid-open No. 115739 and Japanese Patent Application Laid-open No. 61-109264, the ratio of the carrier concentration n to the average carrier concentration nAV on a 2"φ wafer is as shown in FIG. 6 (!). can be made within ±3%.

Siドーピングにおける均一性について、S1ドーピン
グ時のキャリア濃度(n)と戊長ずるパラメータの関係
は次の様になる。
Regarding uniformity in Si doping, the relationship between the carrier concentration (n) and the length shift parameter during S1 doping is as follows.

r1oc [S i H, ]   [TMG a] 
−’exp(−Ex/kT)[S + H4 ]  :
  S + H4のモル分率[TMGa]  :  T
MGaのモル分率Ea    :  SiH4の分解エ
ネルギーT      或長温度 成長速度は[TMGalに比例することからキャリア濃
度nの分布はウエーノ1内の膜厚と温度分布に依存する
。本発明者は種々改善を試みたが、n / n A V
は第6図(b)に示すように2”φウエーハで±7%程
度の均一性しか得られなかった。このように均一性の点
ではSの方が適している。以上の様に製造の再現性及び
製品の特性からみるとSとSiは何れも一長一短がある
r1oc [S i H, ] [TMG a]
-'exp (-Ex/kT) [S + H4]:
Molar fraction of S + H4 [TMGa]: T
Mole fraction Ea of MGa: Decomposition energy T of SiH4 Since the long-term temperature growth rate is proportional to [TMGal, the distribution of the carrier concentration n depends on the film thickness and temperature distribution in the wafer 1. The inventor attempted various improvements, but n/n A V
As shown in Figure 6(b), uniformity of only about ±7% was obtained on a 2"φ wafer. In this way, S is more suitable in terms of uniformity. In terms of reproducibility and product characteristics, both S and Si have advantages and disadvantages.

〔課題を解決するための手段〕[Means to solve the problem]

本発明はこれに鑑み種々検討の結果、活性層のキャリア
濃度の均一性を高め、電極形成層の電極抵抗を下げる目
的でキャリア濃度8x lQI7CI!l − ’を確
保すると共に、製造の再現性を高めることができるFE
T用電極形成層付エビタキシャルウエーハを開発したも
のである。
In view of this, as a result of various studies, the present invention has been developed to improve the uniformity of the carrier concentration in the active layer and to lower the electrode resistance of the electrode forming layer. FE that can ensure l-' and improve manufacturing reproducibility
We have developed an epitaxial wafer with a T electrode formation layer.

即ち本発明ウエーノ\の一つは、GaAs基板上に、第
1層として高純度GaAsノ(−ソファ層を形成した後
、第2層として硫黄(S)をドーピングしてキャリア濃
度1〜5XlO”cm−3としたGaAs活性層を形成
し、その上に第3層としてシリコン(Si)をドーピン
グしてキャリア濃度3 x lQI7(1)−3以上と
したGaAs電極形成層を形成したことを特徴とするも
のである。
That is, one of the methods of the present invention is to form a high-purity GaAs layer as a first layer on a GaAs substrate, and then dope sulfur (S) as a second layer to form a carrier concentration of 1 to 5XlO''. A GaAs active layer with a concentration of cm-3 is formed, and a GaAs electrode forming layer is formed thereon as a third layer by doping silicon (Si) to have a carrier concentration of 3 x lQI7(1)-3 or more. That is.

また本発明ウェーハの他の一つは、GaAs基板上に、
第1層として高純度filG8As/<ッファ層を形成
した後、第2層としてSをドーピングしてキャリア濃度
1〜5 X 1G17cm−3としたGaAs活性層を
形成し、その上に第3層としてSiをドーピングしてキ
ャリア濃度8×1017cm−’以上としたGaAs電
極形成層を形成したことを特徴とするものである。
Another wafer of the present invention has a GaAs substrate with
After forming a high-purity filG8As/< buffer layer as the first layer, a GaAs active layer doped with S to have a carrier concentration of 1 to 5 x 1G17 cm-3 was formed as the second layer, and on top of that, as the third layer. The present invention is characterized in that a GaAs electrode forming layer is doped with Si to have a carrier concentration of 8 x 1017 cm-' or more.

また本発明ウエーハの更に他の一つは、GaAs基板上
に、第1層として高純度GaAsバッファ層とその上に
高純度AA’GaAsノ(・ソファ層を形或した後、第
2層としてSをドーピングしてキャリア濃度1〜5 X
 1G′7CIO−’としたGaAs活性層を形成し、
その上に第3層としてSiをドーピングしてキャリア濃
度8 X 1017CIll−’以上としたGaAs電
極形成層を形成したことを特徴とするものである。
In still another wafer of the present invention, a high-purity GaAs buffer layer is formed as a first layer on a GaAs substrate, and a high-purity AA'GaAs layer (sofa layer) is formed on top of the high-purity GaAs buffer layer as a second layer. Doping with S to achieve a carrier concentration of 1 to 5
A GaAs active layer of 1G'7CIO-' is formed,
The present invention is characterized in that a GaAs electrode forming layer doped with Si and having a carrier concentration of 8×10 17 CIll-' or more is formed thereon as a third layer.

〔作 用〕[For production]

本発明は第2図(a), (bl. (c)に示す構成
のエビタキシャルウエーハにおいて、GaAs基板上に
第1層としてGaAsバッファ層又はAIGaASバッ
ファ層或いはGaAsバッファ層とその上にA/GaA
sバッファ層を形成し、第2層としてSのドーピングに
よりキャリア濃度を1〜5 X I017cm−3とし
た活性層を形成し、更にその上に第3層としてSiのド
ーピングによりキャリア濃度を8 X 1017cm−
’以上とし電極形成層を形成したもので、活性層をSの
ドーピングにより、キャリア濃度の均一性を高め、電極
形成層をSiのドーピングにより、電極抵抗を下げたも
のである。
The present invention provides an epitaxial wafer having the structure shown in FIGS. GaA
An active layer is formed as a second layer with a carrier concentration of 1 to 5 x I017cm-3 by doping with S, and then an active layer with a carrier concentration of 8 x I017cm-3 is formed by doping with Si as a third layer. 1017cm-
The electrode forming layer was formed as described above, and the active layer was doped with S to increase the uniformity of the carrier concentration, and the electrode forming layer was doped with Si to lower the electrode resistance.

活性層はキャリア濃度の均一性が要求されるところから
、均一性のよいドーピングの可能なSによりドーピング
することにより、均一性の良い活ttL層を形成した。
Since the active layer is required to have uniform carrier concentration, it was doped with S, which allows for highly uniform doping, to form a highly uniform active ttL layer.

また電極形成層は電極抵抗を下げ、キャリア濃度を8X
I017an−’以上確保する必要があり、キャリア濃
度の均一性はあまり問題でない。そこでオートドーピン
グの小さいSiによりドーピングを行なうことにより、
電極抵抗を下げ、キャリア濃度8 X 1017am 
’以上を確保し、製造の再現性を高めたものである。
In addition, the electrode formation layer lowers the electrode resistance and increases the carrier concentration by 8X.
It is necessary to ensure at least I017an-', and the uniformity of carrier concentration is not much of a problem. Therefore, by doping with Si with low autodoping,
Lower electrode resistance, carrier concentration 8 x 1017am
This ensures the above and improves the reproducibility of manufacturing.

〔実施例〕〔Example〕

以下本発明の実施例について説明する。 Examples of the present invention will be described below.

第2図(clに示す構造のエビタキシャルウエーハを第
3図に示す製造装置を用い、第1表に示す条件でGaA
s基板上に第1層としてGaASバッファ層とその上に
AlGaAsバッファ層を形成し、第2層としてSドー
ピングによるGaAs活性層を形成し、その上に第3層
としてSiドーピングによるGaAs電極形成層を形成
した。
An epitaxial wafer with the structure shown in FIG.
A GaAs buffer layer is formed on the s-substrate as a first layer, an AlGaAs buffer layer is formed thereon, a GaAs active layer doped with S is formed as a second layer, and a GaAs electrode forming layer is formed as a third layer on the S-doped layer. was formed.

第 1 表 これについてリアクタクリーニング後の戊長回数におけ
る経時変化(リーク電流Iとリーク電流の規格値1oの
比)を調べた。その結果を第1図(貴示す。
Table 1 Regarding this, the change over time in the number of elongations after reactor cleaning (ratio of leakage current I to leakage current standard value 1o) was investigated. The results are shown in Figure 1.

図より明らかなように本発明エビタキシャルウエーハは
、第5図0)のSiドーピングの場合よりもリーク電流
の増加は、幾分大きいものの、lO同以上規格値内には
いっており、製造の再現性が確保できることが判る。
As is clear from the figure, although the increase in leakage current in the epitaxial wafer of the present invention is somewhat larger than in the case of Si doping as shown in Figure 5, 0), it is within the standard value by the same amount as IO, and it is possible to reproduce the manufacturing process. It can be seen that the quality can be ensured.

〔発明の効果〕〔Effect of the invention〕

このように本発明によれば、活性層をSでドーピングす
ることにより、キャリア濃度の均一性を向上し、電極形
成層をSiでドーピングすることにより、オートドーピ
ングを減少し、製造の再現性を向上することができる等
工業上顕著な効果を奏するものである。
As described above, according to the present invention, by doping the active layer with S, the uniformity of carrier concentration is improved, and by doping the electrode forming layer with Si, autodoping is reduced and the reproducibility of manufacturing is improved. It has significant industrial effects such as improved performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明エビタキシャルウエーハのりアクタクリ
ーニング後の成長回数とリーク電流の経時変化の関係図
、第2図(a). (b), (c)はそれぞれエビタ
キシャルウェーハの構造を示す断面図、第3図はエビタ
キシャルウエーハの製造装置の説明図、第4図はエビタ
キシャルウェーハのキャリア濃のV/III比依存性を
示す関係図、第5図(a), (b)は従来エビタキシ
ャルウエーハのりアクタクリーニング後の成長回数とり
・−ク電流の経時変化を示す関係図で、(a)はSiド
ーピングの場合、(b)はSドーピングの場合、第6図
(a). (b)はエビタキシャルウエーハのキャリア
濃度の面内分布を示す図面で、(a)はSドーピングの
場合、(b) はSiドーピングの場合である。 1,GaAs基板 2.GaAsバッファ層 3.A/GaAsバッファ層 4,GaAs活性層 5.GaAs電極形戊層 6.反応炉 7.サセプター 8.高周波誘導コイル 9.冷却水 0.排気ポンプ 1.H2導入口 2. 13. 14. +5.原料 6.流量計 7.開閉弁 8.減圧弁 第1図 1/I。 リアクタクリーニング後の成長回数 第2図 (0) (b) (C) キャリア濃度(am“3) 第4図 V/m 1/1o 第5図(a) リアクタクリーニング後の成長回数 1/to 第5図(b) Jアクタクリーニング後の成長回数
FIG. 1 is a diagram showing the relationship between the number of times the epitaxial wafer of the present invention grows and the leakage current after actor cleaning, and FIG. 2(a). (b) and (c) are cross-sectional views showing the structure of the epitaxial wafer, Figure 3 is an explanatory diagram of the manufacturing equipment for the epitaxial wafer, and Figure 4 is the dependence of carrier concentration on the V/III ratio of the epitaxial wafer. FIGS. 5(a) and 5(b) are relational diagrams showing changes over time in the number of growth times and the current after the conventional epitaxial wafer paste actor cleaning, and (a) is for Si doping. (b) is the case of S doping, and FIG. 6(a). (b) is a drawing showing the in-plane distribution of carrier concentration in an epitaxial wafer, (a) is for S doping, and (b) is for Si doping. 1. GaAs substrate 2. GaAs buffer layer 3. A/GaAs buffer layer 4, GaAs active layer 5. GaAs electrode shaped layer 6. Reactor 7. Susceptor 8. High frequency induction coil9. Cooling water 0. Exhaust pump 1. H2 inlet port 2. 13. 14. +5. Raw materials 6. Flow meter7. Open/close valve 8. Pressure reducing valve Figure 1 1/I. Number of growth after reactor cleaning Figure 2 (0) (b) (C) Carrier concentration (am"3) Figure 4 V/m 1/1o Figure 5 (a) Number of growth after reactor cleaning 1/to Figure 5 (b) Number of growth after J actor cleaning

Claims (3)

【特許請求の範囲】[Claims] (1)GaAs基板上に、第1層として高純度GaAs
バッファ層を形成した後、第2層として硫黄(S)をド
ーピングしてキャリア濃度1〜5×10^1^7cm^
−^3としたGaAs活性層を形成し、その上に第3層
としてシリコン(Si)をドーピングしてキャリア濃度
8×10^1^7cm^−^3以上としたGaAs電極
形成層を形成したことを特徴とするFET用電極形成層
付エピタキシャルウェーハ。
(1) High purity GaAs as the first layer on the GaAs substrate
After forming the buffer layer, sulfur (S) is doped as the second layer to give a carrier concentration of 1 to 5 x 10^1^7 cm^
A GaAs active layer with a carrier concentration of 8 x 10^1^7 cm^-^3 was formed on top of the active layer by doping silicon (Si) as a third layer. An epitaxial wafer with an electrode forming layer for FET, characterized by:
(2)GaAs基板上に、第1層として高純度AlGa
Asバッファ層を形成した後、第2層として硫黄(S)
をドーピングしてキャリア濃度1〜5×10^1^7c
m^−^3としたGaAs活性層を形成し、その上に第
3層としてシリコン(Si)をドーピングしてキャリア
濃度8×10^1^7cm^−^3以上としたGaAs
電極形成層を形成したことを特徴とするFET用電極形
成層付エピタキシャルウェーハ。
(2) High purity AlGa as the first layer on the GaAs substrate
After forming the As buffer layer, sulfur (S) is added as the second layer.
Doping with carrier concentration 1~5×10^1^7c
A GaAs active layer with m^-^3 is formed, and silicon (Si) is doped thereon as a third layer to give a carrier concentration of 8 x 10^1^7 cm^-^3 or more.
An epitaxial wafer with an electrode formation layer for FET, characterized in that an electrode formation layer is formed.
(3)GaAs基板上に、第1層として高純度GaAs
バッファ層とその上に高純度AlGaAsバッファ層を
形成した後、第2層として硫黄(S)をドーピングして
キャリア濃度1〜5×10^1^7cm^−^3とした
GaAs活性層を形成し、その上に第3層としてシリコ
ン(Si)をドーピングしてキャリア濃度8×10^1
^7cm^−^3以上としたGaAs電極形成層を形成
したことを特徴とするFET用電極形成層付エピタキシ
ャルウェーハ。
(3) High purity GaAs as the first layer on the GaAs substrate
After forming a buffer layer and a high-purity AlGaAs buffer layer on it, a GaAs active layer with a carrier concentration of 1 to 5 x 10^1^7 cm^-^3 is formed as a second layer by doping with sulfur (S). Then silicon (Si) is doped as a third layer to give a carrier concentration of 8×10^1.
An epitaxial wafer with an electrode formation layer for FET, characterized in that a GaAs electrode formation layer having a thickness of ^7cm^-^3 or more is formed.
JP30971589A 1989-11-29 1989-11-29 Epitaxial wafer with formation layer of electrode for fet Pending JPH03171634A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30971589A JPH03171634A (en) 1989-11-29 1989-11-29 Epitaxial wafer with formation layer of electrode for fet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30971589A JPH03171634A (en) 1989-11-29 1989-11-29 Epitaxial wafer with formation layer of electrode for fet

Publications (1)

Publication Number Publication Date
JPH03171634A true JPH03171634A (en) 1991-07-25

Family

ID=17996423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30971589A Pending JPH03171634A (en) 1989-11-29 1989-11-29 Epitaxial wafer with formation layer of electrode for fet

Country Status (1)

Country Link
JP (1) JPH03171634A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508741A (en) * 2004-08-02 2008-03-21 キネテイツク・リミテツド Production of cadmium mercury telluride on patterned silicon.
JP2011014922A (en) * 2010-09-02 2011-01-20 Sumitomo Chemical Co Ltd Method of manufacturing compound semiconductor wafer, and compound semiconductor device
US8021914B2 (en) 2004-04-06 2011-09-20 Qinetiq Limited Manufacture of cadmium mercury telluride

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021914B2 (en) 2004-04-06 2011-09-20 Qinetiq Limited Manufacture of cadmium mercury telluride
JP2008508741A (en) * 2004-08-02 2008-03-21 キネテイツク・リミテツド Production of cadmium mercury telluride on patterned silicon.
JP2011014922A (en) * 2010-09-02 2011-01-20 Sumitomo Chemical Co Ltd Method of manufacturing compound semiconductor wafer, and compound semiconductor device

Similar Documents

Publication Publication Date Title
CN110504343B (en) Gallium oxide film based on sapphire substrate and growth method and application thereof
JP4417625B2 (en) Method of forming film on mixed substrate using trisilane and method of manufacturing base structure
JPH01225114A (en) Manufacture of semiconductor thin-film
JPS6134928A (en) Growing process of element semiconductor single crystal thin film
JPH0513342A (en) Semiconductur diamond
JP2789861B2 (en) Organometallic molecular beam epitaxial growth method
JPH03171634A (en) Epitaxial wafer with formation layer of electrode for fet
JPS6254424A (en) Vapor growing process of gaas thin film
JP3494467B2 (en) Method of forming semiconductor thin film
JPS63129609A (en) Method of adding impurity for iii-v compound semiconductor single crystal thin film
JPS61275191A (en) Vapor-phase growth method for gaas thin film
JPH02221196A (en) Formation of thin film of iii-v compound semiconductor
JPH02203520A (en) Growth of compound semiconductor crystal
JP3141628B2 (en) Compound semiconductor device and method of manufacturing the same
JP2704224B2 (en) Semiconductor device and manufacturing method thereof
JPH01173708A (en) Semiconductor device
JPS6052574B2 (en) Epitaxial growth method
JPH076958A (en) Forming method of gaas film on si substrate
JPH0620974A (en) Vapor phase growing method
JPH04124815A (en) Manufacture of silicon carbide semiconductor film
JP2668236B2 (en) Semiconductor element manufacturing method
JPS6197819A (en) Method for vapor growth
JP2004241676A (en) Method of manufacturing compound semiconductor, semiconductor material, and semiconductor device
JPS62202894A (en) Vapor growth method for iii-v compound semiconductor
JPH07321058A (en) Manufacture of iii-v mixed crystal compound semiconductor film