JPH03171260A - グラフィックエディタ装置 - Google Patents
グラフィックエディタ装置Info
- Publication number
- JPH03171260A JPH03171260A JP1309360A JP30936089A JPH03171260A JP H03171260 A JPH03171260 A JP H03171260A JP 1309360 A JP1309360 A JP 1309360A JP 30936089 A JP30936089 A JP 30936089A JP H03171260 A JPH03171260 A JP H03171260A
- Authority
- JP
- Japan
- Prior art keywords
- displayed
- screen
- dimensional
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000012937 correction Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 claims description 28
- 238000013461 design Methods 0.000 abstract description 10
- 230000004075 alteration Effects 0.000 abstract 2
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野〉
本発明は半導体集積回路の構成要素のレイアウトパター
ンを立体的に画面表示すると共に、その立体表示の画面
上でレイアウトパターンの修正を行えるグラフィックエ
ディタ装置に関する。
ンを立体的に画面表示すると共に、その立体表示の画面
上でレイアウトパターンの修正を行えるグラフィックエ
ディタ装置に関する。
(従来の技術〉
一般に、半導体集積回B(以下LSIと呼称する。)は
製造工程において各層毎に下層から順次所定のマスクパ
ターンに基づき半導体基板上にパターニング、エッチン
グなどの加工を施して製造されるものであり、多層の構
成要素を有する。
製造工程において各層毎に下層から順次所定のマスクパ
ターンに基づき半導体基板上にパターニング、エッチン
グなどの加工を施して製造されるものであり、多層の構
成要素を有する。
即ち、従来のLSIを楕戒する一回路は第5図(a)に
示すようにシリコン基板31と、シリコン基板31上の
Pウェル32、拡散層33、及びポリシリコン層34か
らなる導電部35と、同じくシリコン基板31上の非導
電性のシリコン酸化膜36とを有する多層の基本論理素
子37を備え、更に基本論理素子37上に下層の配線3
8と、上層の配線3つを備えて構成される。
示すようにシリコン基板31と、シリコン基板31上の
Pウェル32、拡散層33、及びポリシリコン層34か
らなる導電部35と、同じくシリコン基板31上の非導
電性のシリコン酸化膜36とを有する多層の基本論理素
子37を備え、更に基本論理素子37上に下層の配線3
8と、上層の配線3つを備えて構成される。
また,第5図(a>のマスクパターン図である第5図(
b)に示すように、基本論理素子37上にはコンタクト
40が配線38、配線39、及び導電部35の間の相互
の接触部を電気的に接続するべく設けられている。
b)に示すように、基本論理素子37上にはコンタクト
40が配線38、配線39、及び導電部35の間の相互
の接触部を電気的に接続するべく設けられている。
さらに、第5図(a)に示した回路を集積したLSIの
構戒例を第6図に示すように、下層の配線38は配線領
域41を介して隣り合う基本論理素子37間を接続する
。上層の配線39は一方の基本論理素子37から隣り合
う基本論理素子37を接続するのみならず、この隣り合
う基本論理素子37上を超えて、他方の基本論理素子3
7あるいはLSI入出力用素子42に接続することも可
能である。
構戒例を第6図に示すように、下層の配線38は配線領
域41を介して隣り合う基本論理素子37間を接続する
。上層の配線39は一方の基本論理素子37から隣り合
う基本論理素子37を接続するのみならず、この隣り合
う基本論理素子37上を超えて、他方の基本論理素子3
7あるいはLSI入出力用素子42に接続することも可
能である。
上記楕成を有するLSIの要素である基本論理素子37
、配線38、及び配線3つのパターン設計を行う場合、
設計者は配線38、配線3つ、及び導電部35が互いに
接触してショートするのを避けるため、配線38、配線
39、及び導電部35がコンタクト40以外で互いに重
なり合うことがないよう設計していた。
、配線38、及び配線3つのパターン設計を行う場合、
設計者は配線38、配線3つ、及び導電部35が互いに
接触してショートするのを避けるため、配線38、配線
39、及び導電部35がコンタクト40以外で互いに重
なり合うことがないよう設計していた。
それで、LSIの構成要素を上方から見た場合、導電部
35が配線38及び配線39に覆い隠されることかなく
、また同様に配線38が配線39に覆い隠されることが
ないので、設計者はLSIの構成要素の位置並びに形状
を容易に把握することが可能であった。
35が配線38及び配線39に覆い隠されることかなく
、また同様に配線38が配線39に覆い隠されることが
ないので、設計者はLSIの構成要素の位置並びに形状
を容易に把握することが可能であった。
そこで、LSIの楕戒要素の位置並びに形状を修正、追
加、あるいは削除するときには、設計者は上記槽戒要素
の位置関係を平面的に画面表示できるグラフィックエデ
ィタ装置を用い、LSIの構成要素を上方から平面的に
見たマスクパターン図で表示し、次いで修正対象となる
構成要素を指定し、その位置並びに形状を修正していた
.(発明が解決しようとする課題〉 しかしながら、近年LSIの製造技術の進歩により上層
の配線39が適宜の絶縁物に挟まれて複層化され、3層
以上の配線からなるLSIの製造が可能になってくると
、上記のマスクパターン図を表示するグラフィックエデ
ィタ装置にあっては、LSIの構成要素の位置並びに形
状を把握するのが難しくなり、構成要素の指定及び修正
が困難であるという問題が生じてきた。
加、あるいは削除するときには、設計者は上記槽戒要素
の位置関係を平面的に画面表示できるグラフィックエデ
ィタ装置を用い、LSIの構成要素を上方から平面的に
見たマスクパターン図で表示し、次いで修正対象となる
構成要素を指定し、その位置並びに形状を修正していた
.(発明が解決しようとする課題〉 しかしながら、近年LSIの製造技術の進歩により上層
の配線39が適宜の絶縁物に挟まれて複層化され、3層
以上の配線からなるLSIの製造が可能になってくると
、上記のマスクパターン図を表示するグラフィックエデ
ィタ装置にあっては、LSIの構成要素の位置並びに形
状を把握するのが難しくなり、構成要素の指定及び修正
が困難であるという問題が生じてきた。
その理由は、絶縁物に挟まれた配線39は配線38、異
なる層の配線39、あるいは導電部35と重なり合って
も接触してショートすることがなく、設計者は基本論理
素子37上で自在に配線39のパターン設計を行えるの
で、複数の異なる層の配線39を上方から見た場合配線
39が重なり合い、ひいては基本論理素子37全面を覆
い隠すことがあるからである。
なる層の配線39、あるいは導電部35と重なり合って
も接触してショートすることがなく、設計者は基本論理
素子37上で自在に配線39のパターン設計を行えるの
で、複数の異なる層の配線39を上方から見た場合配線
39が重なり合い、ひいては基本論理素子37全面を覆
い隠すことがあるからである。
また、配線3つとして用いる層の数が増えてくるとマス
クパターン図上で配線39を見た場合、異なる眉間での
配線3つの重なりが多くなり配線39が密集するように
なるので、配線39の位置並びに形状の判別が困難にな
るからである。
クパターン図上で配線39を見た場合、異なる眉間での
配線3つの重なりが多くなり配線39が密集するように
なるので、配線39の位置並びに形状の判別が困難にな
るからである。
そこで、本発明は上記従来技術の問題点を解消するもの
で、その目的とするところは、LSIの構成要素の位置
並びに形状を容易に把握することができ、かつ槽成要素
の設計変更箇所の指定及び修正が容易なグラフィックエ
ディタ装置を提供することである。
で、その目的とするところは、LSIの構成要素の位置
並びに形状を容易に把握することができ、かつ槽成要素
の設計変更箇所の指定及び修正が容易なグラフィックエ
ディタ装置を提供することである。
「発明の槽戊1
(課題を解決するための手段)
上記課題を解決するための本発明は、半導体集積回路の
各層毎のレイアウトパターンに関するデータ、あるいは
該データおよび外部からの指示に基づき前記半導体集積
回路の槽戒要素の立体的な位置関係を決定する位置関係
決定手段と、該手段により決定された前記半導体集積回
路の構戒要素の立体的な位置関係を用いて前記楕戒要素
を立体図で画面表示する立体図表示手段と、前記構成要
素の立体的なレイアウトパターンを変更すべく前記立体
図表示手段により画面表示される立体図上で直接前記槽
戒要素のレイアウトパターンを修正する作業を支援する
修正支援手段を備えたことを特徴とする.。
各層毎のレイアウトパターンに関するデータ、あるいは
該データおよび外部からの指示に基づき前記半導体集積
回路の槽戒要素の立体的な位置関係を決定する位置関係
決定手段と、該手段により決定された前記半導体集積回
路の構戒要素の立体的な位置関係を用いて前記楕戒要素
を立体図で画面表示する立体図表示手段と、前記構成要
素の立体的なレイアウトパターンを変更すべく前記立体
図表示手段により画面表示される立体図上で直接前記槽
戒要素のレイアウトパターンを修正する作業を支援する
修正支援手段を備えたことを特徴とする.。
(作用〉
本発明のグラフィックエディタ装置では、半導体集積回
路の各層毎のマスクパターンを設計する時用いられる平
面的なパターン情報に基づき、設計者の便宜に応じて半
導体集積回路を槽戒する嬰素の會仕的なf立W間係が決
定されると共にーこの決定された位置関係に従って半導
体集積回路の構成要素が立体図でCRT画面上などに表
示される。次いで、設計者が設計変更しようとする楕成
要素を画面表示される立体図上で直接に指定し修正する
ことにより所望の半導体集積回路の設計がなされる。
路の各層毎のマスクパターンを設計する時用いられる平
面的なパターン情報に基づき、設計者の便宜に応じて半
導体集積回路を槽戒する嬰素の會仕的なf立W間係が決
定されると共にーこの決定された位置関係に従って半導
体集積回路の構成要素が立体図でCRT画面上などに表
示される。次いで、設計者が設計変更しようとする楕成
要素を画面表示される立体図上で直接に指定し修正する
ことにより所望の半導体集積回路の設計がなされる。
即ち、立体的に半導体集積回路の槽成要素がCRT画面
上などに表示されるので、平面図で見た場合重なり合っ
て判別できない構成要素の位置並びに形状を容易に設計
者が認識できる。また、変更すべきtf4fi.要素を
容易に判別できる立体図上で直接に修正操作ができる。
上などに表示されるので、平面図で見た場合重なり合っ
て判別できない構成要素の位置並びに形状を容易に設計
者が認識できる。また、変更すべきtf4fi.要素を
容易に判別できる立体図上で直接に修正操作ができる。
(実施例)
以下本発明の一実施例を図面を参照して説明する。
第1図は本発明の一実施例に係わるグラフィックエディ
タ装置の全体構成を示す説明図である。
タ装置の全体構成を示す説明図である。
グラフィックエディタ装置は、主記憶部1lを内蔵した
CPU12と、該CPUI 2にバス13を介して接続
するマスクパターン情報記憶部14と、キーボード15
と、マウス16と、CRTディスプレイ17から楕戊さ
れる。
CPU12と、該CPUI 2にバス13を介して接続
するマスクパターン情報記憶部14と、キーボード15
と、マウス16と、CRTディスプレイ17から楕戊さ
れる。
ここで、CPU12は設計者の指示に基づき半導体集積
回路(以下LSIと呼称する。)の構成要素の立体的な
位置関係を決定する位置関係決定千段18と、決定され
た構成要素の位置関係を用いてその槽成要素の位置並び
に形状を設計者が指定した視点から透視図で画面表示す
るよう指示する立体図表示手段1つと、表示された構成
要素のレイアウトパターンの変更に関し設計者の修正作
業を支援する修正支援手段20を備える。
回路(以下LSIと呼称する。)の構成要素の立体的な
位置関係を決定する位置関係決定千段18と、決定され
た構成要素の位置関係を用いてその槽成要素の位置並び
に形状を設計者が指定した視点から透視図で画面表示す
るよう指示する立体図表示手段1つと、表示された構成
要素のレイアウトパターンの変更に関し設計者の修正作
業を支援する修正支援手段20を備える。
主記憶部11は、入力データを格納するのみならず、C
PU12で処理された結果も格納する。
PU12で処理された結果も格納する。
マスクパターン情報記憶部14は、LSIをマスキング
して製造するとき用いられる各層毎のマスクの平面的な
パターン情報及びマスクの使用順序を格納する。
して製造するとき用いられる各層毎のマスクの平面的な
パターン情報及びマスクの使用順序を格納する。
以上の楕戒において;設計者がキーボード15を用いて
修正対象とするLSIを指定すると、CPU12はマス
クパターン情報記憶部14から該当するLSIの製造時
に用いられる各層毎のマスクの平面的なパターン情報及
びマスクの使用順序を読取る。次いで、位置関係決定手
段18はcpU12が読み取ったデータを用いてLSI
の槽成要素である基本論理回路、配線、コンタクトの立
体的な位置関係を決定する。この位置関係は主記憶部1
1に格納されると共に,立体図表示手段1つにより第2
図に示すようにCRTディスプレイ17の画面上に透視
図21として表示される。
修正対象とするLSIを指定すると、CPU12はマス
クパターン情報記憶部14から該当するLSIの製造時
に用いられる各層毎のマスクの平面的なパターン情報及
びマスクの使用順序を読取る。次いで、位置関係決定手
段18はcpU12が読み取ったデータを用いてLSI
の槽成要素である基本論理回路、配線、コンタクトの立
体的な位置関係を決定する。この位置関係は主記憶部1
1に格納されると共に,立体図表示手段1つにより第2
図に示すようにCRTディスプレイ17の画面上に透視
図21として表示される。
ここで、第2図に示される画面には、透視図21の他、
設計者への便宜のため透視図21に表示された楕成要素
がLSI上でどこに位置するかの表示22がなされる。
設計者への便宜のため透視図21に表示された楕成要素
がLSI上でどこに位置するかの表示22がなされる。
また、設計者がマウス16のマウスカーソルあるいは入
力ペンなどを用いてズーム、表示箇所の移動、又は視線
方向を指定することにより透視図21に対する視点を指
定できる視点位置指定部23と、LSIの構成要素の位
置並びに形状の修正メニュー24とが表示される。
力ペンなどを用いてズーム、表示箇所の移動、又は視線
方向を指定することにより透視図21に対する視点を指
定できる視点位置指定部23と、LSIの構成要素の位
置並びに形状の修正メニュー24とが表示される。
例えば、設計者が視点位置指定部23において拡大を指
定すると、第3図(a>に示すように透視図21は拡大
され特定の1戊要素が明瞭に表示され、縮小を指定する
と第3図(b)に示すように透視図2lは縮小され比較
的広い範囲が表示される。
定すると、第3図(a>に示すように透視図21は拡大
され特定の1戊要素が明瞭に表示され、縮小を指定する
と第3図(b)に示すように透視図2lは縮小され比較
的広い範囲が表示される。
また、設計者が視点位置指定部23において表示部の上
下前後左右方向のいずれかへの移動を指定すると構成要
素の表示箇所が指定に応して移動し、特に上下方向を指
定した場合上方の配線層あるいは下方の配線層に画面表
示が移る。
下前後左右方向のいずれかへの移動を指定すると構成要
素の表示箇所が指定に応して移動し、特に上下方向を指
定した場合上方の配線層あるいは下方の配線層に画面表
示が移る。
さらに、設計者が視点位置指定部23において例えば視
線方向をθ=0゜からθ=90゜へ順次指定を変えると
、表示画面は前方から水平に見た構成要素の眉間の表示
(θ=0゜)から第2図に示される前方の斜め上方から
構成要素及び構成要素間を見る表示(θ=45゜)に移
り、更に従来の平面図に相当する表示くθ=90’ )
へと変わる。
線方向をθ=0゜からθ=90゜へ順次指定を変えると
、表示画面は前方から水平に見た構成要素の眉間の表示
(θ=0゜)から第2図に示される前方の斜め上方から
構成要素及び構成要素間を見る表示(θ=45゜)に移
り、更に従来の平面図に相当する表示くθ=90’ )
へと変わる。
次いで、設計者がマウスl6を操作してレイアウトパタ
ーンの修正対象となる[要素を画面上で指定すると、こ
の指定された槽成要素がCPU12の修正支搗手段20
により特定され主記憶部l1に格納される。
ーンの修正対象となる[要素を画面上で指定すると、こ
の指定された槽成要素がCPU12の修正支搗手段20
により特定され主記憶部l1に格納される。
ここで、例えば第2図の透視図21内に示される矢印P
が示す箇所をマウス16のマウスカーソルで指定した場
合、第4図に示すようにマウスカーソルの指定する範囲
は立体的な領域Vになる。
が示す箇所をマウス16のマウスカーソルで指定した場
合、第4図に示すようにマウスカーソルの指定する範囲
は立体的な領域Vになる。
その理由は、平面図を表示しているときには、マウスカ
ーソルが示す画面上の一点はその平面図の点に対応して
いるが、3次元の立体図を表示しているときのマウスカ
ーソルの指す一点は直線に対応している.実際にはマウ
スカーソルの指すのは一点ではなく面となるので立体に
対応するためである. それで、マウスカーソルに指定される楕成要素は複数個
になることが多い。
ーソルが示す画面上の一点はその平面図の点に対応して
いるが、3次元の立体図を表示しているときのマウスカ
ーソルの指す一点は直線に対応している.実際にはマウ
スカーソルの指すのは一点ではなく面となるので立体に
対応するためである. それで、マウスカーソルに指定される楕成要素は複数個
になることが多い。
そこで、本実施例では人間の一般的な感覚に合うよう、
画面上に表示されている平面領域A内の楕戒要素で,か
つマウスカーソルが指す平面領域Aの右上端の位置に一
番近い楕成要素C(第2図に示す。〉がマウスカーソル
が指定する修正対象であると決めている。
画面上に表示されている平面領域A内の楕戒要素で,か
つマウスカーソルが指す平面領域Aの右上端の位置に一
番近い楕成要素C(第2図に示す。〉がマウスカーソル
が指定する修正対象であると決めている。
さらに、設計者が第2図に示す修正メニュー24から配
線の削除あるいは挿入などをマウスカーソルあるいは入
力ペンを用いて画面上で直接に指定すると、修正支搗手
段20により修正がなされる。同時に、修正後の楕成要
素の位置並びに形状が主記憶部11に格納されると共に
、立体図表示手段19によりCRTディスプレイ17上
に改められた透視図が表示される。
線の削除あるいは挿入などをマウスカーソルあるいは入
力ペンを用いて画面上で直接に指定すると、修正支搗手
段20により修正がなされる。同時に、修正後の楕成要
素の位置並びに形状が主記憶部11に格納されると共に
、立体図表示手段19によりCRTディスプレイ17上
に改められた透視図が表示される。
従って、本実施例では透視図を用いてLSIの構成要素
のパターン設計を行い、上記楕戊要素の位置並びに形状
、特に異なる眉間での構成要素の接続関係を設計者にそ
の視覚に訴えて瞬時に分がり易く伝えることができる。
のパターン設計を行い、上記楕戊要素の位置並びに形状
、特に異なる眉間での構成要素の接続関係を設計者にそ
の視覚に訴えて瞬時に分がり易く伝えることができる。
また、設計者は透視図に対する視点の位置決めを表示画
面で確認をとりながら容易に行うことができるので、変
更すべき槽戒要素の探索及び拡大表示を迅速に行うこと
ができると共に、上記楕戊要素の特定が容易である. さらに、設計者は適宜修正メニューを選択し透視図上で
特定された構戒要素を直接に修正することができ、かつ
その修正結果を透視図上で確認することができるので、
所望の修正作業を迅速、確実、容易に行うことができる
。
面で確認をとりながら容易に行うことができるので、変
更すべき槽戒要素の探索及び拡大表示を迅速に行うこと
ができると共に、上記楕戊要素の特定が容易である. さらに、設計者は適宜修正メニューを選択し透視図上で
特定された構戒要素を直接に修正することができ、かつ
その修正結果を透視図上で確認することができるので、
所望の修正作業を迅速、確実、容易に行うことができる
。
さらにまた、設計者は修正後の楕戊要素の位置並びに形
状を表示画面上の透視図でいつでも確認することができ
、また上記位置並びに形状を容易に認識できるので将来
必要となる作業内容の決定を容易に行うことができる, 以上の本実施例の説明においては、透視図に対する視線
方向は前方のみとしたが、後方あるいは左右方向など任
意の方向からLSIの構成要素を見ることができるよう
にしてもよい. また、LSIの楕成要素が多すぎて透視図を用いて表示
しても楕成要素の位置並びに形状を把握することが困難
である場合には、楕成要素の一部の層のみを表示するよ
うにしても良い。即ち、連続した数層のみが表示される
ようにし、例えば設計者が透視図の表示箇所の移動を上
(下〉へ指定示を止め、表示されている最上層(最下層
)の上(下)の層の表示が行われるようにしても良い。
状を表示画面上の透視図でいつでも確認することができ
、また上記位置並びに形状を容易に認識できるので将来
必要となる作業内容の決定を容易に行うことができる, 以上の本実施例の説明においては、透視図に対する視線
方向は前方のみとしたが、後方あるいは左右方向など任
意の方向からLSIの構成要素を見ることができるよう
にしてもよい. また、LSIの楕成要素が多すぎて透視図を用いて表示
しても楕成要素の位置並びに形状を把握することが困難
である場合には、楕成要素の一部の層のみを表示するよ
うにしても良い。即ち、連続した数層のみが表示される
ようにし、例えば設計者が透視図の表示箇所の移動を上
(下〉へ指定示を止め、表示されている最上層(最下層
)の上(下)の層の表示が行われるようにしても良い。
さらに、LSIの楕戒要素の位置関係の基となるマスク
のパターンは平面的である。それで、複雑な形状の構成
要素を新しくグラフィックエディタ装置を用いて描き出
し、追加するような作業を行う場合には設計者にとって
透視図上で行うよりも平面図上で行うほうが容易な場合
がある.そこで、LSIの楕戒要素を表示する場合には
把握の容易な透視図で行い、構成要素の修正は平面図で
表示して行うようにしても良い。
のパターンは平面的である。それで、複雑な形状の構成
要素を新しくグラフィックエディタ装置を用いて描き出
し、追加するような作業を行う場合には設計者にとって
透視図上で行うよりも平面図上で行うほうが容易な場合
がある.そこで、LSIの楕戒要素を表示する場合には
把握の容易な透視図で行い、構成要素の修正は平面図で
表示して行うようにしても良い。
さらにまた、LSIの構成要素である配線は帯状でコン
タクトは矩形状で両構成要素は単純な平面形状である。
タクトは矩形状で両構成要素は単純な平面形状である。
それに反して、基本論理素子は複雑な形状を持つパター
ンから構成されているのが普通である。そこで、配線及
びコンタクトを修正する場合には本実施例と同様に、配
線層内及び配線層間の状況を把握しやすい透視図を用い
、基本論理素子の修正を行う場合には複雑な形状を描き
本発明は、上記実施例に限定されるものではなく、適宜
の設計的変更により、適宜の態様で実施し得るものであ
る。
ンから構成されているのが普通である。そこで、配線及
びコンタクトを修正する場合には本実施例と同様に、配
線層内及び配線層間の状況を把握しやすい透視図を用い
、基本論理素子の修正を行う場合には複雑な形状を描き
本発明は、上記実施例に限定されるものではなく、適宜
の設計的変更により、適宜の態様で実施し得るものであ
る。
[発明の効果]
以上説明したように本発明では、半導体集積回路の各層
毎のレイアウトパターンに関するデータ、あるいは該デ
ータおよび外部からの指示に基づき前記半導体集積回路
の構成要素の立体的な位置関係を決定する位置関係決定
手段と、該手段により決定された前記半導体集積回路の
構成要素の立体的な位置関係を用いて前記構成要素を立
体図で画面表示する立体図表示手段と、前記構成要素の
立体的なレイアウトパターンを変更すべく前記立体図表
示手段により画面表示される立体図上で直接前記横戊要
素のレイアウトパターンを修正する作業を支援する修正
支援手段を備えたので、設計者はLSIの構成要素の位
置並びに形状を容易に把握することができ、かつ槽成要
素の設計変更箇所の指定及び修正が容易であり、迅速に
設計作業を行うことができる。
毎のレイアウトパターンに関するデータ、あるいは該デ
ータおよび外部からの指示に基づき前記半導体集積回路
の構成要素の立体的な位置関係を決定する位置関係決定
手段と、該手段により決定された前記半導体集積回路の
構成要素の立体的な位置関係を用いて前記構成要素を立
体図で画面表示する立体図表示手段と、前記構成要素の
立体的なレイアウトパターンを変更すべく前記立体図表
示手段により画面表示される立体図上で直接前記横戊要
素のレイアウトパターンを修正する作業を支援する修正
支援手段を備えたので、設計者はLSIの構成要素の位
置並びに形状を容易に把握することができ、かつ槽成要
素の設計変更箇所の指定及び修正が容易であり、迅速に
設計作業を行うことができる。
第1図乃至第4図は本発明のグラフィックエディタ装置
の一実施例を示し、 第1図は全体楕成を示す説明図、 第2図はCRTディスプレイの画面表示の説明図、第3
図(a>は第2図に示す透視図を拡大したときの説明図
、 第3図(b)は第2図に示す透視図を縮小したときの説
明図、 第4図はマウスが指定する立体的な領域の説明図、第5
図乃至第6図は従来の半導体集積回路を示し、第5図(
a)は一回路の楕造図、 第5図(b)は第5図(a)に示す一回路の平面的なマ
スクパターン図、 第6図は配線層が2層であるときの配線形状を示す説明
図である。 12・・・CPU 14・・・マスクパターン情報記憶部 16・・・マウス 17・・・CRTディスプレイ 1 1 2 8・・・位置関係決定手段 9・・・立体図表示手段 0・・・修正支援手段
の一実施例を示し、 第1図は全体楕成を示す説明図、 第2図はCRTディスプレイの画面表示の説明図、第3
図(a>は第2図に示す透視図を拡大したときの説明図
、 第3図(b)は第2図に示す透視図を縮小したときの説
明図、 第4図はマウスが指定する立体的な領域の説明図、第5
図乃至第6図は従来の半導体集積回路を示し、第5図(
a)は一回路の楕造図、 第5図(b)は第5図(a)に示す一回路の平面的なマ
スクパターン図、 第6図は配線層が2層であるときの配線形状を示す説明
図である。 12・・・CPU 14・・・マスクパターン情報記憶部 16・・・マウス 17・・・CRTディスプレイ 1 1 2 8・・・位置関係決定手段 9・・・立体図表示手段 0・・・修正支援手段
Claims (1)
- 半導体集積回路の各層毎のレイアウトパターンに関する
データ、あるいは該データおよび外部からの指示に基づ
き前記半導体集積回路の構成要素の立体的な位置関係を
決定する位置関係決定手段と、該手段により決定された
前記半導体集積回路の構成要素の立体的な位置関係を用
いて前記構成要素を立体図で画面表示する立体図表示手
段と、前記構成要素の立体的なレイアウトパターンを変
更すべく前記立体図表示手段により画面表示される立体
図上で直接前記構成要素のレイアウトパターンを修正す
る作業を支援する修正支援手段を備えたことを特徴とす
るグラフィックエディタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309360A JPH03171260A (ja) | 1989-11-30 | 1989-11-30 | グラフィックエディタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309360A JPH03171260A (ja) | 1989-11-30 | 1989-11-30 | グラフィックエディタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03171260A true JPH03171260A (ja) | 1991-07-24 |
Family
ID=17992063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1309360A Pending JPH03171260A (ja) | 1989-11-30 | 1989-11-30 | グラフィックエディタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03171260A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175835A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | パターン表示装置 |
WO2013058117A1 (ja) * | 2011-10-20 | 2013-04-25 | 株式会社図研 | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
-
1989
- 1989-11-30 JP JP1309360A patent/JPH03171260A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175835A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | パターン表示装置 |
WO2013058117A1 (ja) * | 2011-10-20 | 2013-04-25 | 株式会社図研 | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
JPWO2013058117A1 (ja) * | 2011-10-20 | 2015-04-02 | 株式会社図研 | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
US9710587B2 (en) | 2011-10-20 | 2017-07-18 | Zuken Inc. | Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8612923B2 (en) | Methods, systems, and computer-program products for item selection and positioning suitable for high-altitude and context sensitive editing of electrical circuits | |
JP3710710B2 (ja) | Icレイアウトにおけるポリゴン表現 | |
US10248751B2 (en) | Alternative hierarchical views of a circuit design | |
US20120127118A1 (en) | Touch sensor having improved edge response | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
US8356265B2 (en) | Offset fill | |
JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法,及びそれらのデザインルール確認方法 | |
JPH03171260A (ja) | グラフィックエディタ装置 | |
US9710587B2 (en) | Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
JP3769141B2 (ja) | 電子回路基板設計用cadシステムとそれに使用するプログラムを記憶した記録媒体 | |
JP2004252743A (ja) | 多層配線基板の設計装置、その設計方法及び記録媒体 | |
JP7344452B2 (ja) | 三次元lsiレイアウトパターン表示装置、方法、プログラム、及び三次元lsiレイアウトパターン生成装置 | |
JP6838624B2 (ja) | 三次元lsiレイアウトパターン表示装置、方法、プログラム、及び三次元lsiレイアウトパターン生成装置 | |
JP5407450B2 (ja) | 半導体集積回路の設計支援方法及び製造方法 | |
JPH1065007A (ja) | 半導体集積回路の設計装置および設計方法 | |
JPH10312408A (ja) | 半導体設計検証装置及び半導体設計検証方法 | |
JP2914302B2 (ja) | 配線設計の配線制限表示方法 | |
JP3096112B2 (ja) | Icパターン設計システム | |
JP2864679B2 (ja) | 部品配置による配置禁止領域決定方法 | |
JPS59204255A (ja) | 集積回路方式及びア−トワ−ク方式 | |
JPH06162143A (ja) | Cadによる配線設計の際の表示方法 | |
JPH06215072A (ja) | 配線経路の設計方法 | |
JPH07160756A (ja) | プリント配線板を設計する際の図形距離確認方法 |