JPH0316749A

JPH0316749A - サーマルヘッドの印字方式

Info

Publication number: JPH0316749A
Application number: JP1151053A
Authority: JP
Inventors: Hisayoshi Fujimoto; 久義藤本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1989-06-14
Filing date: 1989-06-14
Publication date: 1991-01-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明は、特にセンター型のサーマルヘッドに適した
サーマルヘッドの印字方式に関する。

（ロ）従来の技術厚膜型のサーマルヘッドで、基板の中央部に発熱抵抗体
を有するセンター型サーマルヘットニ適用される回路と
しては、第２図に示すものが知られている。この種のサ
ーマルヘッドでは、セラミック等の絶縁基板（図示せず
）上に、共通電極ＣＩ、個別電極ｂｔＪ。１、共通電極
ｃｔ、個別電極ｂｔｊ−＊　（ｊ−０，　　１、２、・
・・）の順番で形或し、これら電極Ｃ＋　、ｂｔＪ＊ｌ
ｚ　Ｃｔ　Ｓｂｔｊ＊ｔ上に厚膜抵抗体Ｒを形成してい
る。

共通電極Ｃ１と個別電極ｂで発熱抵抗体Ｒが挟まれる部
分、及び共通電極Ｃｍと個別電極ｂで発熱抵抗体Ｒが挟
まれる部分が一つ一つのドットに対応している。第２図
において、各ドットには左より右に向かって番号を付し
ているが、より一般的には、左側が共通ｔ極ｃＩで右側
が個別電極ｂｕｎであるドットの番号を４ｋ＋１，左側
が個別電極ｂ２Ｊ１で右側が共通電極Ｃｔであるドット
の番号を４ｋ＋２、左側が共通電極Ｃ２で右側が個別電
極ｂｔｊ。２であるドットの番号を４ｋ＋３、左側が個
別電極ｂ　２．＋２で右側が個別電挿Ｃ１であるドット
の番号を４ｋ＋４　　（ｋ＝ｏ，Ｌ　２、３、・・・）
と表すことができる。

共通電極ｃｌ、共通電極Ｃ２は、それぞれダイオードＤ
を介して共通ラインＣＩ、Ｃ■に接続されている。ダイ
オードＤは、発熱抵抗体Ｒより共通ラインＣＩ、Ｃ■に
電流が流れるのを防止するためのものである。

第２図中２点鎖線で囲んだ部分がドットｄ，〜ｄｌｔｌ
ｌの駆動用ＩＣである。この駆動用ＩＣはＮＡＮＤ回路
ＮＡ．−ＮＡ６４、シフトレジスタＳ等により構成され
ている。シフトレジスタＳは６４個のビットセルＳ１〜
Ｓ６４により構或され、シグナルイン（ＳＩＮ）よりの
データを、クロック信号（ＣＬＫ）に同期して順に送っ
ていくものであり、各ビットセルＳ１〜Ｓ＆４の出力は
、それぞれＮＡ．−ＮＡ６４の一方の入力に送られる。

各ＮＡ．〜ＮＡ．．のもう一方の入力には、それぞれス
トロープ信号ＳＴＲが入力されている。またＮ　Ａ　ｌ
〜Ｎ　Ａ　ｈ　ａの出力は、それぞれ個別電極ｂ１〜ｂ
＆４に接続されている。

この従来のサーマルヘッド駆動回路では、まずシフトレ
ジスタＳに、ドットｄ，、ｄ，、ｄ，、ｄｌ、ｄ９、・
・・、ｄ１。に対応するデータが３１Ｎより送られる。

すなわち、ｄ　ａ＊＋＋、ｄ　ａ＊＋ａに相当するデー
タがビットセル３，ｘ３，，に入力されるわけである．この状態で共通ラインＣＩに駆動電圧を印加すると共に
、ＳＴＲ信号が入力される。もしピットセルＳ１のデー
タがＨ（Ｈｉｇｈ）であるならば、ＳＴＲ信号がＮ　Ａ
　ｔに人力されると、ＮＡ，の出力がＬ（Ｌｏｗ）とな
り、共通電極ＣＩより個別電極ｂに電流が流れ、ドッｌ
”ｄ＋が発熱する。一方、もしビットセルＳｚのデータ
がＬであれば、ＮＡ！の出力はＨとなり、共通電極Ｃ，
より個別電極ｂに電流が流れず、ドット’ｄａは発熱し
ない。

このようにして、ドットｄ。１、ｄｄｋ。４の印字が行
われる。

次に、シフトレジスタＳには、ドットｄｔｓｄｉ　、ｄ
ｈ％　ｄｔ　、ｄ＋ｚｙに対応するデータが送られる。

すなわち、ｄ　ｄｋ＋ｔｓ　ｄ　ｏ４３に相当するデー
タがビットセル８１〜３６４に入力されるわけである。

この状態で共通ラインＣ■に駆動電圧を印加すると共に
、ＳＴＲ信号が入力され、先と同様にドッ｝ｄ。１、ｄ
４？３の印字が行われる。

（ハ）発明が解決しようとする課題上記センター型のサーマルヘッドを、エッジ型一のサー
マルヘッドと比較して見ると、エッジ型では発熱抵抗体
の相隣る共通電極で挟まれる部分が一つのドットに対応
するのに対し、センター型では発熱抵抗体Ｒの共通電極
（１　　（又はｃｔ）と個別電極ｂで挟まれる部分が１
つのドットに対応している。従って、同じドットピッチ
ならば、センター型のサーマルヘッドの電極パターン密
度は、エッジ型サーマルヘッドの１／２となり、製造が
容易となる．また、データを２回に分けて印字するから
、センター型サーマルヘッドに必要な駆動用ＩＣの数は
、エッジ型サーマルヘッドの場合の約１／２とすること
ができ、低コスト化を図ることができる。

しかしながら、従来のサーマルヘッドの印字方式は、デ
ータを組み換えて、しかも、それを２つに分割して転送
する必要があるから、使いにくく、センター型サーマル
ヘッドの長所が生かせない問題点があった。

この発明は、上記に鑑みなされたものであり、データの
転送が容易なサーマルヘッドの印字方式の提供を目的と
している。

（二）課題を解決するための手段及び作用上記課題を解
決するため、この発明のサーマルヘッドの印字方式は、
発熱抵抗体に、第１の共通電極、個別電極、第２の共通
電極、個別電極の順序で電極が接続して、この発熱抵抗
体の相隣る電極で挟まれる部分を一つ一つのドットとし
、個別電極にはシフトレジスタよりのドットデータを送
ると共に、第１の共通電極、第２の共通電極を順次選択
して、第１の共通電極と個別電極とで挟まれるドット、
第２の共通電極と個別電極とで挟まれるドットを順次発
熱させるものにおいて、前記シフトレジスタのビットセ
ル数はドット数は前記ドットと同じとし、２ｊ＋ｌ　（
ｊ＝ｏ、１、２・・・）番目と２ｊ千２番目のドットの
データを、前記第１の共通電極、第２の共通電極の選択
に同期して、２ｊ＋１番目と２ｊ＋２番目のビットセル
より順次選択して個別電極に送ることを特徴とするもの
である。よってドットデータを組み換えることなくその
まま入力することができる。

〈ホ）実施例この発明の一実施例を第１図に基づいて以下に説明する
。

第１図において、発熱抵抗体Ｒ、共通電極Ｃ１、ｃｔ、
個別電極ｂ周辺は第２図の場合と同様であり、第２図と
同一の符号を付したものは同一の構威要素を示している
。

駆動用ＩＣは、ＮＯＲ回路Ｎ　ｒ　〜Ｎ　ｈａＳＡ　Ｎ
　Ｄ回路ＡＩＮＡＩ！．、シフトレジスタＳ１アンブ？
■、八〇、インバータｈ，ｈにより構戒される。シフト
レジスタＳは、１２８個のビットセル３１〜Ｓｌｆｆｉ
ｌより構成されており、ＳＩＮ端子よりアンブＡ，で増
幅されたデータが、クロック信号で１（　Ｃ　Ｌ　Ｋを
インバータｈで反転している）に同期して送られる。

ビットセルＳ１〜Ｓ１．の各出力は、それぞれＡＮＤ回
路Ａ，〜Ａ　ｌ　！　Ｉｆの入力の１つに接続される．
すなわち、一般的に表現すれば、ビットセルＳ　ｔＪ＊
＋、Ｓ　ｔＪ＋ｔ（　ｊ　−　０、１、２、３・・・〉
の出力は、それぞれＡＮＤ回路Ａ　ｚ　ｊ＋　１、Ａ■
．２に入力される。

奇数番号のＡＮＤ回路Ａ■１のもう一つの入力には、ア
ンプＡ■を通したセレクト信号ＳＥＬが入力される．一
方、偶然番号のＡＮＤ回路Ａ２ｊや２のもう一つの入力
には、インバータ【，で反転したセレクト信号ｙτ工が
入力される。ＡＮＤ回路Ａ■１、Ａ■．ｔの出力は、Ｎ
ＯＲ回路Ｎ，．，に入力される．このＮＯＲ回路Ｎ，１
の出力は、個別電極ｂｊ１に接続されている。

なお、セレクト信号、ドッドデータ、クロック？号は、
それぞれＳＥＬＯＵＴ端子、ＳＯＵＴ端子、ＣＬＫＯＵ
Ｔ端子より外部に取り出され、隣りの駆動用ＩＣ（図示
せず）に入力される。

次に、実施例の動作を説明する。まず、ドットデータが
ＣＬＫに同期して、シフトレジスタＳを送られる。実際
には、駆動用ＩＣの個数をｍとすれば、ドットデータの
ビット数は１２８Ｘｍとなり、これらが各駆動用ＩＣの
シフトレジスタ内を順次送られていくわけである。そし
て、最終的にはドットデータの各ビットは、それぞれ対
応するビットセルに入れられる。

ドットデータがシフトレジスタＳに入れられたならば、
まず共通ラインＣＩに電源電圧が加えられ、これと同期
してＳＥＬ信号がＨとなって、ドットｄ＋　、ｄａ　、
ｄｓ　％　ｄｓ　％　＝　　ｄ４ｍ＋＋、ｄｏ■、−（
ｋ−０、１、２、３・）がドットデータに応じて選択的
に発熱する。次に、共通ラインＣ■に電源電圧が加えら
れ、これと同期してＳＥＬ信号がＬとなって、ドットｄ
ｔＳｄｉ、１　、ｄｔ　、・・・ｄｎｍ＋ｚ、ｄ”４ｋ
＋３、−カＦ　ッ｝データに応じて選択的に発熱する。

この動作を、ドットｄ，　、ｄ．を例に上げて詳細に説
明する。今、ビットセルＳｌ、Ｓ！のデータがそれぞれ
Ｈ，Ｌであるとする。共通ラインＣＩに電源電圧が加え
られ、ＳＥＬ信号がＨとなったとすると、ＡＮＤ回路Ａ
，の両入力は共にＨとなり、ＡＮＤ回路Ａ１の出力はＨ
となる。一方、ＡＮＤ回路Ａ！の両入力は共にＬてある
ので、その出力はＬとなる。よって、ＮＯＲ回路Ｎ，の
出力はＬとなり、共通電極Ｃｔより個別電極ｂ，に電流
が流れドッｌ’ｄ＋が発熱する。゛この時共通電極Ｃ２
には電源電圧が印加されていないので、ｄ．が発熱する
ことはない。

一方、共通ラインＣ■に電源電圧が加えられ、ＳＥＬ信
号がＬとなったとすると、ＡＮＤ回路Ａ１の入力はＨ（
ビットセルＳ．側Ｌ　Ｌ　（ＳＥＬ側）となり、その出
力はＬとなる。一方、ＡＮＤ回路Ａｔの入力はＬ（ビッ
トセルＳ２側）、Ｈ（ｒ側）となりやはり、その出力は
Ｌとなるよって、ＮＯＲ回路Ｎ１の出力はＨとなって、
共通電極Ｃｔより個別電極ｂ．には電流は流れず、ｄｔ
は発熱しない。

なお、この実施例では、ストロープ信号を用いていなか
、これは厚膜型のサーマルヘッドでは、発熱抵抗体Ｒの
抵抗値を高くすることができ、共通ラインｃｔ，ｃ■の
２分割で実質問題は生じないからである。

この実施例の印字方式は、ドットデータを組み換えるこ
となく、そのままの順番でシフトレジスタに送っていけ
ばよいから、使い勝手のよいものとなり、センター型サ
ーマルヘッドの利点を充分に生かすことができる．なお、駆動用ＩＣ内のシフトレジスタのビットセル数が
従来の２倍となっているが、駆動用ＩＣ内のビットセル
を構威するＤ−フリップフロップ等を増やすことは、今
日のＩＣ製造技術からみれば、容易であるから、駆動用
ＩＣのコストの上昇はほとんどない。

（へ）発明の効果以上説明したように、この発明のサーマルヘッ？の印字
方式は、シフトレジスタのピットセル数をドット数と同
じとし、２　Ｊ＋１番目と２ｊ＋２番目のドットのデー
タを、第１の共通電極、第２の共通電極の選択に同期し
て、２ｊ千１番目と２ｊ＋２番目のビットセルより順次
選択して個別電極に送ることを特徴とするものであるか
ら、使い勝手がよく、センター型サーマルヘッドの特長
を充分に生かせる利点を有している。

【図面の簡単な説明】

第１図は、この発明が実施されるサーマルヘッドの駆動
回路のブロック図、第２図は、従来のサーマルヘッドの
駆動回路のブロック図である．Ｒ：発熱抵抗体、　　ｃ
１　・ｃ，：共通電極、ｂ．　　・・・・・ｂｏ：個別
電極、ｄ．　　・・・・・ｄｌ！。：ドット、Ｎ１　・・・・
・Ｎｈａ：ＮＯＲ回路、Ａ１　・・・・・Ａ＋ｘ＊　　
：ＡＮＤ回路、Ｓ：シフトレジスタ、Ｓ１　・・・・・Ｓ１■　：ビットセル。

Claims

【特許請求の範囲】

（１）発熱抵抗体に、第１の共通電極、個別電極、第２
の共通電極、個別電極の順序で電極を接続して、この発
熱抵抗体の相隣る電極で挟まれる部分を一つ一つのドッ
トとし、個別電極にはシフトレジスタよりのドットデー
タを送ると共に、第１の共通電極、第２の共通電極を順
次選択して、第１の共通電極と個別電極で挟まれるドッ
ト、第２の共通電極と個別電極で挟まれるドットを順次
発熱させるサーマルヘッドの印字方式において、前記シ
フトレジスタのビットセル数はドット数と同じとし、２
ｊ＋１番目と２ｊ＋２番目のドットのデータを、前記第
１の共通電極、第２の共通電極の選択に同期して、２ｊ
＋１番目と２ｊ＋２番目のビットセルより順次選択して
個別電極に送ることを特徴とするサーマルヘッドの印字
方式。