JPH03156427A - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPH03156427A JPH03156427A JP1296439A JP29643989A JPH03156427A JP H03156427 A JPH03156427 A JP H03156427A JP 1296439 A JP1296439 A JP 1296439A JP 29643989 A JP29643989 A JP 29643989A JP H03156427 A JPH03156427 A JP H03156427A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- gate insulating
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 93
- 239000010408 film Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000011521 glass Substances 0.000 abstract description 15
- 239000003086 colorant Substances 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、液晶デイスプレィパネル等に用いて好適な
薄膜トランジスタアレイに関するものである。
薄膜トランジスタアレイに関するものである。
(従来の技術)
液晶デイスプレィパネルは、低消費電力であること、薄
型であること等のfm々の特徴を有することから、広く
利用されでいる。
型であること等のfm々の特徴を有することから、広く
利用されでいる。
このような液晶デイスプレィパネルでは、液晶の駆動手
段として薄膜トランジスタアレイが用いられることが多
い。
段として薄膜トランジスタアレイが用いられることが多
い。
第3図(A)は、基板に多数の非晶質シリコン(a−8
i)薄膜トランジスタを2次元的に配ゴして構成された
従来の薄膜トランジスタアレイをその1画素部分に着目
して示した平面図、第3図(8)は第3図(A)のI−
I線に沿って切って示した断面図である。これらの図ヲ
参照して従来の薄膜トランジスタアレイの構成につき製
造方法と共に説明する。
i)薄膜トランジスタを2次元的に配ゴして構成された
従来の薄膜トランジスタアレイをその1画素部分に着目
して示した平面図、第3図(8)は第3図(A)のI−
I線に沿って切って示した断面図である。これらの図ヲ
参照して従来の薄膜トランジスタアレイの構成につき製
造方法と共に説明する。
先ず、スバ・フタ法等の好適な方法によりガラス基板1
1上にIT○(In2O3+ 5n02)膜が形成され
これがフォトリングラフィ技術及びエツチング技術によ
り所定の形状に加工されて透明電極13(表示用電極1
3)が形成される。
1上にIT○(In2O3+ 5n02)膜が形成され
これがフォトリングラフィ技術及びエツチング技術によ
り所定の形状に加工されて透明電極13(表示用電極1
3)が形成される。
次に、スパッタ法等の好適な方法により基板上に例えば
タンタル(Ta)から成る金属層が1000〜3000
λ程度の膜厚に形成されこれがフォトリソグラフィ技術
及び工・ンチング技術により所定の形状に加工されてゲ
ート電極15が形成される。その後、Taゲート電極1
5の一部が陽極化成されて第1のゲート絶縁膜17が形
成される。
タンタル(Ta)から成る金属層が1000〜3000
λ程度の膜厚に形成されこれがフォトリソグラフィ技術
及び工・ンチング技術により所定の形状に加工されてゲ
ート電極15が形成される。その後、Taゲート電極1
5の一部が陽極化成されて第1のゲート絶縁膜17が形
成される。
次に、NH3及びS i Ha a主成分とする原料ガ
スを用いたグロー放電法によりこの基板上にシリコン窒
化膜(SiNx)が0.1〜0.5 um程度の膜厚に
堆積される。ざらに、S x Haガスを用いたグロー
放電法によりこのシリコン窒化膜上にa−5i膜が0.
02〜0.2um程度の膜厚に堆積される。そしてこれ
らシリコン窒化膜及びa−3i膜がフォトリソグラフィ
技術及びエツチング技術により所定形状に加工されてゲ
ート絶縁膜19及び活性層21(第3図(A)では両者
は重なって示している。)が形成される。
スを用いたグロー放電法によりこの基板上にシリコン窒
化膜(SiNx)が0.1〜0.5 um程度の膜厚に
堆積される。ざらに、S x Haガスを用いたグロー
放電法によりこのシリコン窒化膜上にa−5i膜が0.
02〜0.2um程度の膜厚に堆積される。そしてこれ
らシリコン窒化膜及びa−3i膜がフォトリソグラフィ
技術及びエツチング技術により所定形状に加工されてゲ
ート絶縁膜19及び活性層21(第3図(A)では両者
は重なって示している。)が形成される。
次に、真空蒸着法等の好適な方法によりこの基板上に例
えばアルミニウムから成る金属層が0.5〜1.0μm
程度の膜厚に形成されこれが所定の形状に加工されてド
レイン電極23及びソース電極25が形成される。これ
により薄膜トランジスタアレイが得られる。
えばアルミニウムから成る金属層が0.5〜1.0μm
程度の膜厚に形成されこれが所定の形状に加工されてド
レイン電極23及びソース電極25が形成される。これ
により薄膜トランジスタアレイが得られる。
このような従来の薄膜トランジスタにおいては、各薄膜
トランジスタのソース及びドレイン電極間路M即ぢチャ
ネル長(第3図(A)中のIりは各薄膜トランジスタ共
に同じ寸法にされ、ソース及び及びドレイン電極の対向
幅即ちチャネル幅(菓3図(A)中のW)は各薄膜トラ
ンジスタ共に同じ寸法とされていた。
トランジスタのソース及びドレイン電極間路M即ぢチャ
ネル長(第3図(A)中のIりは各薄膜トランジスタ共
に同じ寸法にされ、ソース及び及びドレイン電極の対向
幅即ちチャネル幅(菓3図(A)中のW)は各薄膜トラ
ンジスタ共に同じ寸法とされていた。
(発明が解決しようとする課題)
しかしながら、薄膜トランジスタアレイにおいては、そ
の製造の際に活性層やゲート絶縁膜の成膜速度が基板内
の各所でバラツクという問題点があった。例えば、活性
層やゲート絶縁膜(第3図中のゲート絶縁膜19)の成
膜をグロー放電法により行なった場合は、これらの膜厚
はグロー放電装置のサセプタ(基板を取り付ける側の電
極)の中心程薄くなる。即ち、基板の端部部分の方が中
心部分より厚くなる。第4図(A)は、この現象を示し
た特性図であり、この出願に係る発明者による従来の薄
膜トランジスクアレイでのグロー放電法によるa−8i
膜及びa−3iN膜の膜厚の基板内バラツキの調査結果
を夫々示した図である。
の製造の際に活性層やゲート絶縁膜の成膜速度が基板内
の各所でバラツクという問題点があった。例えば、活性
層やゲート絶縁膜(第3図中のゲート絶縁膜19)の成
膜をグロー放電法により行なった場合は、これらの膜厚
はグロー放電装置のサセプタ(基板を取り付ける側の電
極)の中心程薄くなる。即ち、基板の端部部分の方が中
心部分より厚くなる。第4図(A)は、この現象を示し
た特性図であり、この出願に係る発明者による従来の薄
膜トランジスクアレイでのグロー放電法によるa−8i
膜及びa−3iN膜の膜厚の基板内バラツキの調査結果
を夫々示した図である。
ここで、横軸は、ガラス基板の中心からの基板主面に平
行な方向(×方向)距M(cm)、縦軸は基板各所での
膜厚を基板中心での膜厚で規格化した値である。
行な方向(×方向)距M(cm)、縦軸は基板各所での
膜厚を基板中心での膜厚で規格化した値である。
従って、基板に備わる多数の薄膜トランジスタの活性層
やゲート絶縁膜の膜厚も全トランジスタで同じにはなら
ずバラツクため、薄膜トランジスタの動作時の電流(オ
ン電流:工。n)も全トランジスタで同じにはならずバ
ラツク。第4図CB)は、この現象を示した特性図であ
り、第4図(A)に示したような膜厚分布の薄膜トラン
ジスタアレイでの■。。の基板内バラツキを示した図で
ある。ここで、横軸は、第4図(A)同様ガラス基板の
X方向距離(Cm)、縦軸は基板各所での電流値を基板
中心での電流値で規格化した値である。第4図CB)か
らも明らかなように、基板の中心部分の薄膜トランジス
タの工。1は、端部部分のものより大きくなる。
やゲート絶縁膜の膜厚も全トランジスタで同じにはなら
ずバラツクため、薄膜トランジスタの動作時の電流(オ
ン電流:工。n)も全トランジスタで同じにはならずバ
ラツク。第4図CB)は、この現象を示した特性図であ
り、第4図(A)に示したような膜厚分布の薄膜トラン
ジスタアレイでの■。。の基板内バラツキを示した図で
ある。ここで、横軸は、第4図(A)同様ガラス基板の
X方向距離(Cm)、縦軸は基板各所での電流値を基板
中心での電流値で規格化した値である。第4図CB)か
らも明らかなように、基板の中心部分の薄膜トランジス
タの工。1は、端部部分のものより大きくなる。
このような工。。のバラツキは、液晶デイスプレィパネ
ルの画面内での色ムラ発生の原因となり表示品質を低下
させることになる。
ルの画面内での色ムラ発生の原因となり表示品質を低下
させることになる。
グロー放電法により活性層やゲート絶縁膜を成膜する際
の膜厚のバラツキは、ガス圧、アノード・カソード間距
離、RF主電力の諸条件を最適化することによりある程
度小さく出来るが、それにも限界がある。また、液晶デ
イスプレィパネルの大型化が進むに伴い膜厚バラツキの
影響はますます問題となる。従って、何1等かの解決策
が望まれでいた。
の膜厚のバラツキは、ガス圧、アノード・カソード間距
離、RF主電力の諸条件を最適化することによりある程
度小さく出来るが、それにも限界がある。また、液晶デ
イスプレィパネルの大型化が進むに伴い膜厚バラツキの
影響はますます問題となる。従って、何1等かの解決策
が望まれでいた。
この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、活性層及び又はゲート絶縁膜の
膜厚の基板内バラツキがあっても表示品質を従来より改
善出来る薄膜トランジスタアレイを提供することにある
。
ってこの発明の目的は、活性層及び又はゲート絶縁膜の
膜厚の基板内バラツキがあっても表示品質を従来より改
善出来る薄膜トランジスタアレイを提供することにある
。
(課題を解決するための手段)
この目的の達成を図るため、この発明によれば、ゲート
電極、ゲート絶縁膜、活性層、ソース電極及びドレイン
電極を有する薄膜トランジスタを基板に多数具える薄膜
トランジスタアレイにおいて、 前述の多数の薄膜トランジスタのうちの一部の又は全部
の薄膜トランジスタのチャネル幅及びチャネル長の一方
又は双方を、当該薄膜トランジスタのゲート絶縁膜の膜
厚及び活性層の膜厚の一方又は双方に応じて違えて成る
こと を特徴とする。
電極、ゲート絶縁膜、活性層、ソース電極及びドレイン
電極を有する薄膜トランジスタを基板に多数具える薄膜
トランジスタアレイにおいて、 前述の多数の薄膜トランジスタのうちの一部の又は全部
の薄膜トランジスタのチャネル幅及びチャネル長の一方
又は双方を、当該薄膜トランジスタのゲート絶縁膜の膜
厚及び活性層の膜厚の一方又は双方に応じて違えて成る
こと を特徴とする。
(作用)
このような構成によれば以下に説明するような作用が得
られる。
られる。
薄膜トランジスタにあいでは、これ(こ印加する電圧が
同じ場合でも、薄膜トランジスタのチャネル幅を広くす
るに従い、又、チャネル長を短くするに従い電流供給能
力が高まり、当該薄膜トランジスタの動作時の電流(オ
ン電流:工。、)は多くなる。また例えば液晶デイスプ
レィパネルでは、薄膜トランジスタのオン電流が多くな
る(こ従い液晶の蓄積電荷量が多くなるので液晶に対す
る笑効印加電圧が高まり、この結果、透過型の場合では
背面に設けた光源からの光の透過率が向上する等のよう
に、画素毎の輝度を変えることが出来る。
同じ場合でも、薄膜トランジスタのチャネル幅を広くす
るに従い、又、チャネル長を短くするに従い電流供給能
力が高まり、当該薄膜トランジスタの動作時の電流(オ
ン電流:工。、)は多くなる。また例えば液晶デイスプ
レィパネルでは、薄膜トランジスタのオン電流が多くな
る(こ従い液晶の蓄積電荷量が多くなるので液晶に対す
る笑効印加電圧が高まり、この結果、透過型の場合では
背面に設けた光源からの光の透過率が向上する等のよう
に、画素毎の輝度を変えることが出来る。
従って、薄膜トランジスタアレイの全薄膜トランジスタ
の一部又は全部の薄膜トランジスタのチャネル長及び又
はチャネル幅を、その薄膜トランジスタの活性層の膜厚
及び又はゲート絶縁膜の膜厚に応じて適正化しておけば
、膜厚バラツキに起因する液晶デイスプレィパネルの画
面内の色ムラ発止を低減出来る。
の一部又は全部の薄膜トランジスタのチャネル長及び又
はチャネル幅を、その薄膜トランジスタの活性層の膜厚
及び又はゲート絶縁膜の膜厚に応じて適正化しておけば
、膜厚バラツキに起因する液晶デイスプレィパネルの画
面内の色ムラ発止を低減出来る。
また、チャネル長及び又はチャネル幅の変更は、薄膜ト
ランジスタアレイ作製時に用いるホトマスクの寸法を変
えるだけで容易に行なえる。
ランジスタアレイ作製時に用いるホトマスクの寸法を変
えるだけで容易に行なえる。
(実施例)
以下、図面を参照してこの発明の薄膜トランジスタアレ
イの実施例につき説明する。なお、以下の説明に用いる
各図はこの発明を理解出来る程度に各構成成分の寸法、
形状、配言開係を概略的に示しであるにすぎない。また
、説明に用いる各図中の構成成分のうち第3図を用いで
説明した従来の構成成分と同様な構成成分については同
一の番号を付して示しである。
イの実施例につき説明する。なお、以下の説明に用いる
各図はこの発明を理解出来る程度に各構成成分の寸法、
形状、配言開係を概略的に示しであるにすぎない。また
、説明に用いる各図中の構成成分のうち第3図を用いで
説明した従来の構成成分と同様な構成成分については同
一の番号を付して示しである。
第」jむI倒
第1図(A)及び(B)は、第1実施例の薄膜トランジ
スタアレイの要部を示した平面図である。特に第1図(
A)は、この薄膜トランジスタアレイが作り込まれたガ
ラス基板11の中心部分に在る画素に着目して示した平
面図、第1図(B)はガラス基板の端部部分に在る画素
Iこ着目して示した平面図である。なお、いずれの位置
の画素の薄膜トランジスタも、その断面構造は、基本的
には第3図(B)に示した構造と同じであるので、断面
図は省略している。
スタアレイの要部を示した平面図である。特に第1図(
A)は、この薄膜トランジスタアレイが作り込まれたガ
ラス基板11の中心部分に在る画素に着目して示した平
面図、第1図(B)はガラス基板の端部部分に在る画素
Iこ着目して示した平面図である。なお、いずれの位置
の画素の薄膜トランジスタも、その断面構造は、基本的
には第3図(B)に示した構造と同じであるので、断面
図は省略している。
この第1実施例の薄膜トランジスタアレイは、活性層2
1及びゲート絶縁膜19をグロー放電法により形成する
場合fこ活性層21及びゲート絶縁膜19の膜厚夫々が
基板中心部で薄くなってしまい(第2図(A)参照)、
基板の中心部分に在る薄膜トランジスタの■。。が端部
部分のものより大きくなってしまうこと(第4図(B)
9照)を解決するために、薄膜トラシジスタアレイが作
り込まれでいるガラス基板11の端部部分に在る薄膜ト
ランジスタのチャネル幅WS(第1図(B)参照)の方
が、ガラス基板の中心部分に在る薄膜トランジスタのチ
ャネル幅WA (第1図(A)9照)より広くしであ
る。ただし、いずれの位置の薄膜トランジスタも、チャ
ネル長は同じ寸法としでいる。
1及びゲート絶縁膜19をグロー放電法により形成する
場合fこ活性層21及びゲート絶縁膜19の膜厚夫々が
基板中心部で薄くなってしまい(第2図(A)参照)、
基板の中心部分に在る薄膜トランジスタの■。。が端部
部分のものより大きくなってしまうこと(第4図(B)
9照)を解決するために、薄膜トラシジスタアレイが作
り込まれでいるガラス基板11の端部部分に在る薄膜ト
ランジスタのチャネル幅WS(第1図(B)参照)の方
が、ガラス基板の中心部分に在る薄膜トランジスタのチ
ャネル幅WA (第1図(A)9照)より広くしであ
る。ただし、いずれの位置の薄膜トランジスタも、チャ
ネル長は同じ寸法としでいる。
ここで、WA及びweの違え具合は、基板中心部分から
端部部分に向う方向1こ沿って存在する各薄膜トランジ
スタの工。n%色ムラが生じない程度に均一化出来るよ
うに、違える。具体的には、各薄膜トランジスタのチャ
ネル幅を、各薄膜トランジスタ毎でその薄膜トランジス
タの活性層21及び又はゲート絶縁膜19の膜厚に応じ
で違える方法、基板中心部分から端部部分に向う方向に
沿って存在する各薄膜トランジスタを何グループかに分
け各グループ毎でチャネル幅を違える方法等を施せば良
い。
端部部分に向う方向1こ沿って存在する各薄膜トランジ
スタの工。n%色ムラが生じない程度に均一化出来るよ
うに、違える。具体的には、各薄膜トランジスタのチャ
ネル幅を、各薄膜トランジスタ毎でその薄膜トランジス
タの活性層21及び又はゲート絶縁膜19の膜厚に応じ
で違える方法、基板中心部分から端部部分に向う方向に
沿って存在する各薄膜トランジスタを何グループかに分
け各グループ毎でチャネル幅を違える方法等を施せば良
い。
第2図(B)は、基板中心部分から端部部分に向う方向
に沿って存在する各薄膜トランジスタのチャネル幅を、
各薄膜トランジスタのゲート絶縁膜19の膜厚に比例さ
せて違えて構成した実施例の薄膜トランジスタアレイに
おけるオン電流工。、分布を、従来技術で説明した第4
図(8)に対応させて示した図である。なお、この場合
、ガラス基板の端部部分に在る薄膜トランジスタのチャ
ネル幅We!約7〜20umの範囲内の所定値、中心部
分に在る薄膜トランジスタのチャネル幅WA’=約5〜
15gmの範囲内の所定値としく但し、WA <w、)
、この間の各薄膜トランジスタのチャネル幅を徐々に
変えでいる。勿論これら寸法は一例であり、薄膜トラン
ジスタアレイの設計に応し変更されるものであることは
理解されたい。
に沿って存在する各薄膜トランジスタのチャネル幅を、
各薄膜トランジスタのゲート絶縁膜19の膜厚に比例さ
せて違えて構成した実施例の薄膜トランジスタアレイに
おけるオン電流工。、分布を、従来技術で説明した第4
図(8)に対応させて示した図である。なお、この場合
、ガラス基板の端部部分に在る薄膜トランジスタのチャ
ネル幅We!約7〜20umの範囲内の所定値、中心部
分に在る薄膜トランジスタのチャネル幅WA’=約5〜
15gmの範囲内の所定値としく但し、WA <w、)
、この間の各薄膜トランジスタのチャネル幅を徐々に
変えでいる。勿論これら寸法は一例であり、薄膜トラン
ジスタアレイの設計に応し変更されるものであることは
理解されたい。
第2図(B)及び第4図CB)!比較することで明らか
なように、この発明を適用した実施例の薄膜トランジス
タアレイの方が従来のものより、各薄膜トランジスタの
工。。の均一化が出来ることが分る。
なように、この発明を適用した実施例の薄膜トランジス
タアレイの方が従来のものより、各薄膜トランジスタの
工。。の均一化が出来ることが分る。
なお、このような薄膜トランジスタアレイは例えば以下
に説明するように作製出来る。
に説明するように作製出来る。
ガラス、石英等のような透光性絶縁物基板11上に、I
TO等のような透明導電膜から成る表示電極13と、タ
シタルCTa)等のような金属膜から成るゲート電極1
5と、第1のゲート絶縁膜17と、例えばシリコン窒化
膜から成るゲート絶縁膜19と、a−3iから成る活性
層21とを、従来公知の方法により形成する。
TO等のような透明導電膜から成る表示電極13と、タ
シタルCTa)等のような金属膜から成るゲート電極1
5と、第1のゲート絶縁膜17と、例えばシリコン窒化
膜から成るゲート絶縁膜19と、a−3iから成る活性
層21とを、従来公知の方法により形成する。
次に、例えばこの試料上に公知の方法によりアルミニウ
ム膜を被着する。続いて、公知のホトリソグラフィ技術
及びエツチング技術(こよりこのアルミニウム膜をバタ
ーニングしてドレイン電極23及びソース電極25を形
成するが、この際、ホトマスクは、チャネル幅部分の寸
法が先に説明したWe >Wa %満足しかつ所定の値
とされているホトマスクを用いる。
ム膜を被着する。続いて、公知のホトリソグラフィ技術
及びエツチング技術(こよりこのアルミニウム膜をバタ
ーニングしてドレイン電極23及びソース電極25を形
成するが、この際、ホトマスクは、チャネル幅部分の寸
法が先に説明したWe >Wa %満足しかつ所定の値
とされているホトマスクを用いる。
このようにして実施例の薄膜トランジスタアレイを形成
する。
する。
また、この第1実施例の薄膜トランジスタアレイをカラ
ー液晶デイスプレィパネルの作製に利用する場合は、以
下のようにすれば良い。
ー液晶デイスプレィパネルの作製に利用する場合は、以
下のようにすれば良い。
先ず、薄膜トランジスタアレイの作り込まれたガラス基
板11にプラズマCVD法、フォトリソグラフィ技術及
びエツチング技術によりシリコン窒化膜(SiNx)か
ら成る保護膜(図示せず)を形成する。次(こ、この基
板11上にポリイミドから成る有機膜を形成しこれをラ
ヒング処理して配向処理膜(図示せず)を形成する。ざ
らに、スクリーン印刷法によりシール層(図示せず)を
所定のパターンで形成し、ざらにセル間を均一な寸法に
保持するために配向処理膜上にスペーサ(図示せず)を
散布しで、液晶デイスプレィパネルの一方の基板を得る
。
板11にプラズマCVD法、フォトリソグラフィ技術及
びエツチング技術によりシリコン窒化膜(SiNx)か
ら成る保護膜(図示せず)を形成する。次(こ、この基
板11上にポリイミドから成る有機膜を形成しこれをラ
ヒング処理して配向処理膜(図示せず)を形成する。ざ
らに、スクリーン印刷法によりシール層(図示せず)を
所定のパターンで形成し、ざらにセル間を均一な寸法に
保持するために配向処理膜上にスペーサ(図示せず)を
散布しで、液晶デイスプレィパネルの一方の基板を得る
。
また、別途用意したガラス基板に、R(赤)、G(緑)
及びB(青)各色用でかつ所定のパターン形状(ストラ
イブ、モザイク、トライアングル等の形状)を有するカ
ラーフィルタ層、ざらにその上にITOから成る透明電
極(対向電極)を、スパッタ法、フォトリソグラフィ法
及びエツチング法によりそれぞれ形成する。
及びB(青)各色用でかつ所定のパターン形状(ストラ
イブ、モザイク、トライアングル等の形状)を有するカ
ラーフィルタ層、ざらにその上にITOから成る透明電
極(対向電極)を、スパッタ法、フォトリソグラフィ法
及びエツチング法によりそれぞれ形成する。
次に、この対向電極上(こポリイミドより成る有機Hを
形成し、これをうどング処理して配向処理膜を形成しで
、液晶デイスプレィパネルの他方の基板を得る。
形成し、これをうどング処理して配向処理膜を形成しで
、液晶デイスプレィパネルの他方の基板を得る。
続いて、これら一方及び他方の基板をシール層を挟んで
対向させこのシール層を硬化させることにより両基板を
貼りあわせる。
対向させこのシール層を硬化させることにより両基板を
貼りあわせる。
その後、一方及び他方の基板とシール層とで囲まれる空
隙を真空脱気し、その後この空隙に例えばツイスト・ネ
マチック(TN)液晶を注入し、次いで注入口を封止し
で、a−8i薄膜トランジスタアレイを用いた液晶デイ
スプレィパネルを得る。
隙を真空脱気し、その後この空隙に例えばツイスト・ネ
マチック(TN)液晶を注入し、次いで注入口を封止し
で、a−8i薄膜トランジスタアレイを用いた液晶デイ
スプレィパネルを得る。
第11赴例
次に、第2実施例の薄膜トランジスタアレイにつき説明
する。この第2実施例の薄膜トランジスクアレイは、ガ
ラス基板に備わる多数の薄膜トラシジスタの各チャネル
長を薄膜トラシジスタの活性層の膜厚及び又はゲート絶
縁膜の膜厚に応じて変えである例である。従って、活性
層及びゲート絶R膜の膜厚が基板の中心部分程薄くなる
場合であれば、基板の中心部分に在る薄膜トランジスタ
のチャネル長J2A (第1図(A)参照)8、端部部
分に在る薄膜トランジスタのチャネル長β8(第1図(
B)9照)より長くしかつ適正な値にすれば、各薄膜ト
ランジスタの工。。の均一化が図れる。この実施例の場
合、ガラス基板の端部部分1こ在る薄膜トラシジスタの
チャネル長β6を約5〜15umの範囲内の所定値、中
心部分に在る薄膜トランジスタのチャネル長βAを約7
〜20unの範囲内の所定値としく但しIIA:ls
)、この間の各薄膜トランジスタのチャネル長を徐々に
変えたところ、各薄膜トランジスタの工。。の均一化が
図れた。勿論これら寸法は一例であり、薄膜トランジス
タアレイの設計に応じ変更されるものであることは理解
されたい。
する。この第2実施例の薄膜トランジスクアレイは、ガ
ラス基板に備わる多数の薄膜トラシジスタの各チャネル
長を薄膜トラシジスタの活性層の膜厚及び又はゲート絶
縁膜の膜厚に応じて変えである例である。従って、活性
層及びゲート絶R膜の膜厚が基板の中心部分程薄くなる
場合であれば、基板の中心部分に在る薄膜トランジスタ
のチャネル長J2A (第1図(A)参照)8、端部部
分に在る薄膜トランジスタのチャネル長β8(第1図(
B)9照)より長くしかつ適正な値にすれば、各薄膜ト
ランジスタの工。。の均一化が図れる。この実施例の場
合、ガラス基板の端部部分1こ在る薄膜トラシジスタの
チャネル長β6を約5〜15umの範囲内の所定値、中
心部分に在る薄膜トランジスタのチャネル長βAを約7
〜20unの範囲内の所定値としく但しIIA:ls
)、この間の各薄膜トランジスタのチャネル長を徐々に
変えたところ、各薄膜トランジスタの工。。の均一化が
図れた。勿論これら寸法は一例であり、薄膜トランジス
タアレイの設計に応じ変更されるものであることは理解
されたい。
上述においては、この発明の薄膜トランジスタアレイの
実施例につき説明したがこの発明は上述の実施例のみに
限定されるものではなく、以下に説明するような種々の
変更または変形を加えることが出来る。
実施例につき説明したがこの発明は上述の実施例のみに
限定されるものではなく、以下に説明するような種々の
変更または変形を加えることが出来る。
上述の実施例では、各薄膜トランジスタのチャネル幅及
びチャネル長の一方を違えていたが、双方を違えても勿
論良い。
びチャネル長の一方を違えていたが、双方を違えても勿
論良い。
また、上述の実施例では、第1のゲート絶縁膜17の基
板内の膜厚分布は実質的に均一であると仮定しゲート絶
縁膜19の膜厚バラツキにのみ着目していた。しかし、
第1のゲート絶R膜17の膜厚が基板内でバラツク場合
にもこの発明を適用すれば実施例と同様の効果を得るこ
とが出来る。
板内の膜厚分布は実質的に均一であると仮定しゲート絶
縁膜19の膜厚バラツキにのみ着目していた。しかし、
第1のゲート絶R膜17の膜厚が基板内でバラツク場合
にもこの発明を適用すれば実施例と同様の効果を得るこ
とが出来る。
また、この発明の薄膜トランジスタアレイは、カラー液
晶デイスプレィパネルにのみ適用出来るという訳ではな
く、例えばエレクトロルミネッセンス表示装置等のよう
な他の表示装N(こも適用出来る。
晶デイスプレィパネルにのみ適用出来るという訳ではな
く、例えばエレクトロルミネッセンス表示装置等のよう
な他の表示装N(こも適用出来る。
また、上述の実施例では、薄膜トランジスタが陽極化成
による第1のゲート絶縁膜を有する構造のものであった
が、第1のゲート絶縁膜のない薄膜トランジスタを有す
る薄膜トランジスクアレイに対しでもこの発明を適用出
来ることは明らかである。
による第1のゲート絶縁膜を有する構造のものであった
が、第1のゲート絶縁膜のない薄膜トランジスタを有す
る薄膜トランジスクアレイに対しでもこの発明を適用出
来ることは明らかである。
(発明の効果)
上述した説明からも明らかなように、この発明の薄膜ト
ランジスタアレイによれば、基板に備わる多数の薄膜ト
ランジスタのうちの一部の又は全部の薄膜トランジスタ
のチャネル幅及びチャネル長の一方又は双方を、当該薄
膜トランジスタのゲート絶縁膜の膜厚及び活性層の膜厚
の一方又は双方に応じて違えであるので、各薄膜トラン
ジスタ毎の■。7の均一化が図れる。この結果、活性層
及び又はゲート絶縁膜の膜厚の基板内バラツキがあって
もこれに起因する色ムラは従来より生じにくいので表示
品質の良い表示装置の提供が可能になる。
ランジスタアレイによれば、基板に備わる多数の薄膜ト
ランジスタのうちの一部の又は全部の薄膜トランジスタ
のチャネル幅及びチャネル長の一方又は双方を、当該薄
膜トランジスタのゲート絶縁膜の膜厚及び活性層の膜厚
の一方又は双方に応じて違えであるので、各薄膜トラン
ジスタ毎の■。7の均一化が図れる。この結果、活性層
及び又はゲート絶縁膜の膜厚の基板内バラツキがあって
もこれに起因する色ムラは従来より生じにくいので表示
品質の良い表示装置の提供が可能になる。
第1図(A)及び(B)は、実施例の薄膜トランジスタ
アレイの説明に供する要部平面図、第2図(A)及び(
B)は、実施例の薄膜トランジスタアレイの特′注説明
に供する図、M3図(A)及び(8)は、従来の薄膜ト
ランジスタアレイの説明に供する図、 第4図は、従来技術の問題点の説明に供する図である。 11・・・透光性絶縁物基板Cガラス基板)13・・・
透明電極、 15・・・ゲート電極17・・・第1
のゲート絶縁膜 19・・・ゲート絶縁膜、 21・・・活性層23・・
・ドレイン電極、 25・・・ソース電極βヶ、β8・
・・チャネル長 WA、W8・・・チャネル幅。
アレイの説明に供する要部平面図、第2図(A)及び(
B)は、実施例の薄膜トランジスタアレイの特′注説明
に供する図、M3図(A)及び(8)は、従来の薄膜ト
ランジスタアレイの説明に供する図、 第4図は、従来技術の問題点の説明に供する図である。 11・・・透光性絶縁物基板Cガラス基板)13・・・
透明電極、 15・・・ゲート電極17・・・第1
のゲート絶縁膜 19・・・ゲート絶縁膜、 21・・・活性層23・・
・ドレイン電極、 25・・・ソース電極βヶ、β8・
・・チャネル長 WA、W8・・・チャネル幅。
Claims (1)
- (1)ゲート電極、ゲート絶縁膜、活性層、ソース電極
及びドレイン電極を有する薄膜トランジスタを基板に多
数具える薄膜トランジスタアレイにおいて、 前記多数の薄膜トランジスタのうちの一部の又は全部の
薄膜トランジスタのチャネル幅及びチャネル長の一方又
は双方を、当該薄膜トランジスタのゲート絶縁膜の膜厚
及び活性層の膜厚の一方又は双方に応じて違えて成るこ
と を特徴とする薄膜トランジスタアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1296439A JPH03156427A (ja) | 1989-11-15 | 1989-11-15 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1296439A JPH03156427A (ja) | 1989-11-15 | 1989-11-15 | 薄膜トランジスタアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03156427A true JPH03156427A (ja) | 1991-07-04 |
Family
ID=17833554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1296439A Pending JPH03156427A (ja) | 1989-11-15 | 1989-11-15 | 薄膜トランジスタアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03156427A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147539A (ja) * | 1998-11-17 | 2000-05-26 | Hitachi Ltd | 液晶表示装置の製造方法 |
JP2004212996A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
JP2007148184A (ja) * | 2005-11-30 | 2007-06-14 | Hitachi Displays Ltd | 表示装置 |
JP2007188913A (ja) * | 2006-01-11 | 2007-07-26 | Hitachi Displays Ltd | 表示装置 |
WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
-
1989
- 1989-11-15 JP JP1296439A patent/JPH03156427A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147539A (ja) * | 1998-11-17 | 2000-05-26 | Hitachi Ltd | 液晶表示装置の製造方法 |
JP2004212996A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
US8071978B2 (en) | 2002-12-26 | 2011-12-06 | Lg Display Co., Ltd. | Organic electroluminescent device comprising power supply line on same layer as gate line |
JP2007148184A (ja) * | 2005-11-30 | 2007-06-14 | Hitachi Displays Ltd | 表示装置 |
JP2007188913A (ja) * | 2006-01-11 | 2007-07-26 | Hitachi Displays Ltd | 表示装置 |
WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6642071B2 (en) | Process for manufacturing an active matrix LCD array | |
JP3148129B2 (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
US8243218B2 (en) | Liquid crystal display device and method for manufacturing the same | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
US20060146220A1 (en) | Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating | |
WO2017024744A1 (zh) | 显示基板及其制作方法和显示装置 | |
US5168074A (en) | Active matrix liquid crystal display fabrication for grayscale | |
JP2558351B2 (ja) | アクティブマトリクス表示パネル | |
US8304768B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
JPH03156427A (ja) | 薄膜トランジスタアレイ | |
KR20120072817A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
US7158206B2 (en) | Sputter for deposition of metal layer and fabricating method of liquid crystal display device using the same | |
JPH0833552B2 (ja) | 液晶表示素子 | |
JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP3119233B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100236025B1 (ko) | 액정 표시장치 및 이의 제조방법 | |
KR100289650B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
KR102067967B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
US20240231160A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
KR100268302B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법 | |
CN100437251C (zh) | 在涂覆形成的夹层绝缘膜上具有透明导电膜的液晶显示器 | |
KR100215809B1 (ko) | 박막트랜지스터의제조방법 | |
KR200357330Y1 (ko) | 저소비전력의 박막 트랜지스터 액정표시장치 | |
KR20050041544A (ko) | 박막트랜지스터의 형성방법 | |
KR101765100B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 액정표시장치 |