JPH03144988A - Large-scale integrated circuit for transaction medium processor - Google Patents

Abstract

PURPOSE:To decrease the number of components of the IC chip of the transaction medium processor and to relax the package density of a circuit board and improve its reliability by putting circuits for modulating and demodulating magnetic recording data in plastic packages and driving the packages independently. CONSTITUTION:In the large-scale IC for the transaction medium processor used for a reader/writer, etc., which records data magnetically on a card type transaction medium such as a prepaid card, circuits for modulation such as a write data control circuit 454, an F2F modulating circuit 455, and an amplifier 456 for writing and demodulating circuits such as an amplifier 451 for reading, an F2F demodulating circuit 452, and a magnetic read data processing circuit 452 for the modulation and demodulation of the magnetic recording data are stored in a plastic card 45a. Four card 45a which are driven independently of one another are mounted for four channels to constitute an LSI 45 for F2F modulation and demodulation, and consequently the number of components of the IC chip is decreased to relax the package density and improve the reliability as well as the economy.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、たとえばプリペイドカードのようなカード
状の取引媒体にデータを磁気記録するり−ダ／ライタな
どに用いて好適な取引媒体処理装置用の大規模集積回路
に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention is suitable for use in a reader/writer that magnetically records data on a card-like transaction medium such as a prepaid card. The present invention relates to a large-scale integrated circuit for a transaction media processing device.

（従来の技術） 近年、プリペイドカードのリーダ／ライタは、Ｆ２Ｆ制
御回路にＦ２Ｆ信号変復調用の汎用大規模集積回路（以
下、ＬＳＩと略記する）を利用することにより、かなり
の小型化がなされている。(Prior Art) In recent years, prepaid card readers/writers have been significantly miniaturized by using a general-purpose large-scale integrated circuit (hereinafter abbreviated as LSI) for F2F signal modulation and demodulation in the F2F control circuit. There is.

しかしながら、リーダ／ライタは、この他にライトデー
タ制御、磁気リードデータ処理などのために汎用ＬＳＩ
で約２５個のＩＣチップを必要とする。このため、回路
基板への実装密度が高くなり、基板パターンの事故率や
ＩＣチップの故障率が少なくないという欠点があった。However, the reader/writer is also a general-purpose LSI for write data control, magnetic read data processing, etc.
This requires approximately 25 IC chips. For this reason, the mounting density on the circuit board becomes high, and there is a drawback that the failure rate of the board pattern and the failure rate of the IC chip are not small.

（発明が解決しようとする３題） 上記したように、従来においては、ＩＣチップの部品点
数が多いため、回路基板への実装密度が高＜、基板パタ
ーンの事故率やＩＣチップの故障率が少なくないという
欠点があった。(Three problems to be solved by the invention) As mentioned above, in the past, since the number of parts in an IC chip is large, the mounting density on the circuit board is high, the failure rate of the board pattern and the failure rate of the IC chip are high. There were a number of drawbacks.

そこで、この発明は、取引媒体処理装置におけるＩｃチ
ップの部品点数を削減することができ、回路基板の実装
密度の緩和と信頼性の向上とが可能であり、さらには装
置のより一層の小型化および低価格化を図り得る、汎用
性の高い取引媒体処理装置用の大規模＠１ａ！！！！路
を提供することを目的としている。Therefore, the present invention can reduce the number of IC chip components in a transaction media processing device, reduce the mounting density of the circuit board and improve reliability, and further miniaturize the device. Large-scale @1a for highly versatile transaction media processing equipment that can reduce costs and lower prices! ! ! ! The purpose is to provide a route.

［発明の構成コ （課題を解決するための手段） 上記の目的を達成するために、この発明の取引媒体処理
装置用の大規模集積回路にあっては、取引媒体に磁気記
録されるデータを変／復調するための複数の回路をプラ
スチックスからなる１つのパッケージ内に収納し、上記
複数の回路を個々に独立して駆動できるような構成とさ
れている。[Configuration of the Invention (Means for Solving the Problems) In order to achieve the above object, a large-scale integrated circuit for a transaction medium processing device of the present invention has a method for storing data magnetically recorded on a transaction medium. A plurality of circuits for modulation/demodulation are housed in one package made of plastic, and the structure is such that the plurality of circuits can be driven individually.

（作用） この発明は、上記した手段により、取引媒体に磁気記録
されるデータを変／復調するために必要な複数の回路を
１チツプ化することができるため、小さく、シかも安価
なものとすることができるようになるものである。(Function) The present invention allows multiple circuits required for modulating/demodulating data magnetically recorded on a transaction medium to be integrated into one chip by the above-described means. It is something that you will be able to do.

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

箇３図は、この発明にかかる取引媒体処理装置として、
たとえばプリペイドカードのリーダ／ライタを示すもの
である。Figure 3 shows a transaction medium processing device according to the present invention.
For example, it shows a prepaid card reader/writer.

このリーダ／ライタ１は、直方体状に形成された本体２
を有し、この本体２の前面パネル２Ａに後述する取引媒
体としてのプリペイドカードＣを個別的に神脱するため
のカード取扱口３が設けられている。This reader/writer 1 has a main body 2 formed in the shape of a rectangular parallelepiped.
A front panel 2A of the main body 2 is provided with a card handling port 3 for individually discharging a prepaid card C as a transaction medium, which will be described later.

また、前記前面パネル２Ａには、カードＣの読取り（リ
ード）エラーや書込み（ライト）エラーを示すエラーラ
ンプ４ａ１　トラブルの発生を示すジャムランプ４ｂ、
図示しない上位装置との通信エラーを示すラインランプ
４ｃ、電源ランプ４ｄ。Further, on the front panel 2A, an error lamp 4a1 indicating a reading error or a writing error of the card C, a jam lamp 4b indicating the occurrence of a trouble,
A line lamp 4c and a power lamp 4d indicate a communication error with a host device (not shown).

およびカードＣの取扱い可能状態を示す取扱いランプ４
ｅがそれぞれ設けられている。and handling lamp 4 that indicates the handling status of card C.
e are provided respectively.

第４図は、上記リーダ／ライタ１の内部構成を示すもの
である。FIG. 4 shows the internal configuration of the reader/writer 1. As shown in FIG.

すなわち、本体２の内部には、前記カード取扱口３から
この本体２の最深部に向けて水平配置された搬送路５を
形成する搬送手段６と、前記搬送路５にそれぞれ臨ませ
て配置されたシャッタ部７、第１〜第４のセンサＳ、〜
Ｓ４からなる搬送制御手段８、印刷手段９、穿孔手段（
パンチ機構部）１０、カードＣに対する記録データの読
取り／書込みを行う複数の磁気ヘッド２０．・・・が設
けられている。That is, inside the main body 2, there is a transport means 6 which forms a transport path 5 horizontally arranged from the card handling opening 3 to the deepest part of the main body 2, and a transport means 6 is arranged facing the transport path 5, respectively. shutter unit 7, first to fourth sensors S, -
Conveyance control means 8 consisting of S4, printing means 9, punching means (
Punch mechanism section) 10, a plurality of magnetic heads 20 for reading/writing recorded data on the card C. ...is provided.

前記搬送制御手段８の第１〜第４のセンサＳ１〜Ｓ、は
、いずれも搬送路５を通過する光路を形成するように配
置された発光素子１３ａと受光素子１３ｂとを具備する
とともに、搬送路５に沿って所定の間隔をもって配置さ
れている。The first to fourth sensors S1 to S of the transport control means 8 each include a light emitting element 13a and a light receiving element 13b arranged to form an optical path passing through the transport path 5. They are arranged along the path 5 at predetermined intervals.

前記搬送手段６は、前記第１のセンサＳ１の近傍に配置
された第１の搬送ローラ１４ａと、この第１の搬送ロー
ラ１４ａと所定間隔を経て、かつ前記第２のセンサＳ２
の手前の位置に配置された第２の搬送ローラ１４ｂと、
前記第３．第４のセンサＳｉ、Ｓ４の間に配置された第
３の搬送ローラ１４ｃと、前記第４のセンサＳ４のさら
に後段に配置された第４の搬送ローラ１４ｄと、これら
第１〜第４の搬送ローラ１４ａ〜１４ｄに張設された搬
送ベルト１６と、前記第１〜第４の搬送ローラ１４ａ〜
１４ｄにそれぞれ外周を接触させる状態で配置した第１
〜第４のガイドローラ１５ａ〜１５ｄと、前記第１．第
２の搬送ローラ１４ａ。The conveying means 6 includes a first conveying roller 14a disposed near the first sensor S1, and a second conveying roller 14a located at a predetermined distance from the first conveying roller 14a, and a second conveying roller 14a disposed near the first sensor S1.
a second conveyance roller 14b disposed at a position in front of the
Said 3rd. A third conveyance roller 14c disposed between the fourth sensors Si and S4, a fourth conveyance roller 14d disposed further after the fourth sensor S4, and these first to fourth conveyance rollers A conveyor belt 16 stretched around rollers 14a to 14d, and the first to fourth conveyor rollers 14a to
14d with their outer peripheries in contact with each other.
- fourth guide rollers 15a to 15d, and the first... Second conveyance roller 14a.

１４ｂの中間位置に配置された分岐搬送ローラ１７と、
前記第１のガイドローラ１５ａ１分岐搬送ローラ１７．
第２のガイドローラ１５ｂに張設された補助搬送ベルト
１８とを具備している。a branch conveyance roller 17 disposed at an intermediate position of 14b;
Said first guide roller 15a1 branch conveyance roller 17.
It also includes an auxiliary conveyance belt 18 stretched around the second guide roller 15b.

そして、前記搬送ベルト１６のベルト而により搬送路５
を形成するとともに、この搬送ベルト１６を前記分岐搬
送ローラ１７の下側に接触させることにより、第１の搬
送ローラ１４ａと第２の搬送ローラ１４ｂとの間に分岐
搬送路５ａが形成されている。なお、第４図中、１９は
ガイド板である。The conveyance path 5 is then moved by the conveyor belt 16.
By forming this conveyance belt 16 and contacting the lower side of the branch conveyance roller 17, a branch conveyance path 5a is formed between the first conveyance roller 14a and the second conveyance roller 14b. . In addition, in FIG. 4, 19 is a guide plate.

前記分岐搬送路５ａには、第１．第２の分岐機構部３１
．３２が設けられている。The branch conveyance path 5a includes a first. Second branching mechanism section 31
．． 32 are provided.

第１の分岐機構部３１は、第１の搬送ローラ１４ａの近
傍で、かつ前記ガイド板１つの近傍の位置を支点とし、
補助搬送ベルト１８側に突出端部を臨ませた第１の回動
レバー３３ａと、この昂１の回動レバー３３ａに対して
図示矢印Ｙ、方向に微少な引張力を付与する第１の引張
ばね３４ａとを具備している。The first branching mechanism section 31 has a fulcrum at a position near the first conveyance roller 14a and near one of the guide plates,
A first rotating lever 33a with its protruding end facing the auxiliary conveyance belt 18 side, and a first tensioning lever that applies a slight tensile force in the direction of arrow Y to this rotating lever 33a of the belt 1. It is equipped with a spring 34a.

第２の分岐機構部３２は、前記分岐搬送ローラ１７と第
２の搬送ローラ１４ｂとの間で、かつ前記補助搬送ベル
ト１８の近傍の位置を支点とし、搬送ベルト１６側に突
出噛分を臨ませた第２の回動レバー３３ｂと、この第２
の回動レバー３３ｂに対して図示矢印Ｙ２方向に引張力
を付与する第２の引張ばね３４ｂとを具備している。The second branch mechanism section 32 has a fulcrum located between the branch conveyance roller 17 and the second conveyance roller 14b and near the auxiliary conveyance belt 18, and has a protruding bite on the conveyance belt 16 side. The second rotary lever 33b and this second
The second tension spring 34b applies a tension force to the rotating lever 33b in the direction of arrow Y2 in the figure.

前記シャッタ部７は、第１の搬送ローラ１４ａよりもカ
ード取扱口３側の位置に配置され、後述するＣＰＵによ
る制御のもとに搬送路５に出没し、カードＣの通過を遮
断または開放するようになっている。The shutter section 7 is arranged at a position closer to the card handling opening 3 than the first conveyance roller 14a, and moves into and out of the conveyance path 5 under the control of a CPU, which will be described later, to block or release the passage of the card C. It looks like this.

前記搬送制御手段８の第１〜第４のセンサＳｔ〜Ｓ４は
、上述した配置状態を有するとともに、搬送路５上を搬
送されるカードＣの位置を示す位置信号を送出するよう
になっている。The first to fourth sensors St to S4 of the conveyance control means 8 have the above-mentioned arrangement state and are adapted to send out a position signal indicating the position of the card C conveyed on the conveyance path 5. .

前記印刷手段９は、たとえばカードＣの感熱発色層に熱
を供給する発熱抵抗体としてのサーマルヘッド（以下、
Ｔ−Ｈと略記する）２１を具備し、このＴ−Ｈ２１を前
記分岐搬送ローラ１７の外周面に臨ませて配置されてい
る。The printing means 9 includes, for example, a thermal head (hereinafter referred to as
(abbreviated as T-H) 21, and this T-H 21 is arranged so as to face the outer circumferential surface of the branch conveyance roller 17.

前記穿孔手段１０は、カードＣに対してパンチ孔を穿孔
すべく、第２の搬送ローラ１４ｂと第２のセンサＳ２と
の間の搬送路５に臨ませて配置されている。The punching means 10 is arranged to face the conveyance path 5 between the second conveyance roller 14b and the second sensor S2 in order to punch holes in the card C.

前記磁気ヘッド２０．・・・は、前記第３の搬送ローラ
１４ｃの位置にヘッド面をそれぞれ上側に向けて配置さ
れている。The magnetic head 20. ... are arranged at the position of the third conveyance roller 14c with their head surfaces facing upward.

第５図は、このリーダ／ライタ１で取り扱われるプリペ
イドカードＣの一例を示すものである。FIG. 5 shows an example of a prepaid card C handled by this reader/writer 1.

カードＣの表面側には、たとえば感熱発色層からなる印
字面Ｐが設けられている。なお、カードＣは、感熱発色
層からなる印字面Ｐに限らず、たとえば感熱破壊方式の
印字形態を有するもの、または熱転写方式の印字形態を
有するものであっても良い。On the front side of the card C, a printing surface P made of, for example, a heat-sensitive coloring layer is provided. Note that the card C is not limited to the printing surface P made of a heat-sensitive coloring layer, and may have, for example, a printing form of a heat-sensitive destruction method or a printing form of a thermal transfer method.

また、裏面側には、データ記録部こしての磁気ストライ
ブＭＳが複数設けられており、前記磁気ヘッド２０．・
・・によってここに記録データの読取り／書込みが行わ
れるようになっている。Further, on the back side, a plurality of magnetic stripes MS are provided through the data recording section, and the magnetic head 20.・
Recorded data is read/written here by...

ｍ１図は、リーダ／ライタ１の制御系の要部を示すもの
である。Figure m1 shows the main parts of the control system of the reader/writer 1.

第１図において、４０はＣＰＵ　（セントラル・プロセ
シング・ユニット）であり、このＣＰＵ４０はリーダ／
ライタ１の全体の制御を司るものである。４１はＲＯＭ
　（リード・オンリ・メモリ）であり、このＲＯＭ４１
は動作プログラムを格納するプログラムメモリとして機
能する。４２はＲＡＭ　（ランダム・アクセス・メモリ
）であり、このＲＡＭ４２はあらかじめカードＣに印字
すべきデータに対応したパターン情報を記憶するととも
に、記録データの記憶機能をも合せ持つデータメモリと
して機能する。In FIG. 1, 40 is a CPU (central processing unit), and this CPU 40 is a reader/central processing unit.
It is in charge of overall control of the writer 1. 41 is ROM
(read-only memory), and this ROM41
functions as a program memory that stores operating programs. Reference numeral 42 designates a RAM (Random Access Memory), which stores pattern information corresponding to data to be printed on the card C in advance, and also functions as a data memory having the function of storing recorded data.

また、４４はＴ・Ｈ制御用ロジックであり、前記印刷手
段９のＴ−Ｈ２１による印字制御を行うものである。Further, 44 is a T/H control logic, which controls printing by the T/H 21 of the printing means 9.

４５はＦ２Ｆ変復調用ＬＳＩであり、前記磁気ヘッド２
０．・・・による記録データの読取り／書込みにがかる
Ｆ、Ｆ制御を行うものである。こ（７）Ｆ、Ｆ＊復調用
ＬＳ　１４５は、Ｆ２Ｆ変調とＦ、Ｆ復調とに大別され
る２つの機能がプラスチックスからなる１つのパッケー
ジ内に複数回路次ずつ収納され、多品極少ロット生産に
適した構成とされている。45 is an LSI for F2F modulation and demodulation, and the magnetic head 2
0. . . performs F and F control related to reading/writing of recorded data. (7) The LS 145 for F, F* demodulation has two functions roughly divided into F2F modulation and F, F demodulation, and is housed in multiple circuits in one package made of plastic, making it possible to minimize the number of components. The configuration is said to be suitable for lot production.

ここで、リード／ライタは、サイバネティクス規格にお
いて、そのトラック数が最大８トラツクと定められてい
る。しかしながら、機能によっては２トラツクのリード
／ライタもあり得るため、８回路分を１つのパッケージ
に収納したのでは無駄が増える。そこで、４トラツク分
のＦ２Ｆ変調器とＦ、Ｆ復調器とを内蔵した構成として
いる。Here, the cybernetics standard specifies that the read/writer has a maximum of eight tracks. However, depending on the function, there may be a two-track read/writer, so accommodating eight circuits in one package would be wasteful. Therefore, a configuration is adopted in which an F2F modulator for four tracks and an F, F demodulator are built-in.

この場合、Ｆ、Ｆ変調器のそれぞれは、クロック発生用
ＬＳ　１４６からのデータ変調用クロックが独立して供
給されるようになっており、個々に動作可能な槙戊とさ
れている。一方、Ｆ２Ｆ復調器のそれぞれは、クロック
発生用ＬＳ　１４６からのデータ復調用クロックおよび
ＣＰＵ４０からのデータリードのイネーブル人力は共通
に供給されるようになっているが、その他、たとえば読
み捨て入力データの設定、カードＣより読み取った記録
データのシリアル入力などは独立して動作できるように
構成されている。したがって、４トラツクの制御を１つ
のＬＳＩにて行うことができ、しかも各トラックが個々
に制御可能である。In this case, each of the F and F modulators is configured to be independently supplied with a data modulation clock from the clock generation LS 146, and are individually operable. On the other hand, each of the F2F demodulators is commonly supplied with the data demodulation clock from the clock generation LS 146 and the data read enable power from the CPU 40, but other functions such as setting of discarded input data, etc. , serial input of recorded data read from card C, etc. are configured to be able to operate independently. Therefore, four tracks can be controlled by one LSI, and each track can be controlled individually.

４７．４８．４９はパラレル入出力ポートであり、たと
えばＣＰＵ４０からの印字命令にしたがって上記Ｆ２Ｆ
変復調用ＬＳＩ４５によってパラレルに変換された記録
データを前記Ｔ◆Ｈ制御用ロジック４４に出力するもの
である。また、５０はカウント用ＬＳＩ、５１はＵ　Ｓ
　ＡＲＴ（Ｕｎｉｖｅｒｓａｌ　５ｙｎｃｈｒｏｎｏｕ
ｓ／ＡｓｙｎｃｈｒｏｎｏｕｓＴｉ＊ｏｎｓａｉＬｔａ
ｒ）　、５２は割込みコントロール用ＬＳＩである。47, 48, and 49 are parallel input/output ports, and for example, according to a print command from the CPU 40, the above F2F
The recording data converted into parallel data by the modulation/demodulation LSI 45 is output to the T◆H control logic 44. In addition, 50 is a counting LSI, and 51 is a U.S.
ART (Universal 5th time)
s/AsynchronousTi＊onsaiLta
r), 52 is an LSI for interrupt control.

第２図は、Ｆ２Ｆ変復調用ＬＳ　Ｉ４５の構成を概念的
に示すものである。FIG. 2 conceptually shows the configuration of the F2F modulation/demodulation LSI 45.

すなわち、Ｆ２Ｆ変復調用ＬＳ１４５におけるＦ２Ｆ＊
：Ａ器とＦ、Ｆ復調器は、４個のＦ、Ｆ制御回路４５ｍ
を構成するものである。Ｆ２Ｆ＠御回路４５ａのそれぞ
れは、前記ＣＰＵ４０のり一ド命令にしたがってカード
Ｃより読取った記録データを増幅する増幅器４５１、こ
の増幅器４５１で増幅された信号を復調するＦ２Ｆ信号
復調回路４５□、このＦ２Ｆ信号復調回路４５□からの
矩形波信号を「１」／「０」のコード信号に変換する磁
気リードデータ処理回路４５１１および前記ＣＰＵ４０
のライト命令にしたがってカードＣに磁気記録すべきデ
ータをｒｌＪ　／　ｒＯＪの信号に変換するライトデー
タ制御回路４５４、このライトデータ制御回路４５４の
出力を変調するＦ２Ｆ信号変調回路４５９、このＦ２Ｆ
信号変調回路４５、からの変調信号を増幅して磁気ヘッ
ド２０に出力する増幅器４５６などの機能を備えている
。That is, F2F* in LS145 for F2F modulation and demodulation
:A unit and F, F demodulator are 4 F, F control circuits 45m
It constitutes. Each of the F2F @ control circuits 45a includes an amplifier 451 that amplifies recorded data read from the card C according to the read command of the CPU 40, an F2F signal demodulation circuit 45□ that demodulates the signal amplified by this amplifier 451, and this F2F A magnetic read data processing circuit 4511 that converts the rectangular wave signal from the signal demodulation circuit 45□ into a "1"/"0" code signal and the CPU 40
A write data control circuit 454 converts data to be magnetically recorded on the card C into rlJ/rOJ signals according to a write command of the F2F signal modulation circuit 459 that modulates the output of this write data control circuit 454.
It has functions such as an amplifier 456 that amplifies the modulated signal from the signal modulation circuit 45 and outputs it to the magnetic head 20.

そして、各磁気ヘッド２０．・・・ごとに個々にＦ２Ｆ
制御が行えるようになっている。Each magnetic head 20. ...individually F2F
It is possible to control it.

上記したように、プリペイドカードに磁気記録されるデ
ータを変／復調するために必要な複数の回路を１チップ
化し、しかも１つのＬＳＩによって複数トラックに対す
るＦ２Ｆ制御を個々に行えるようにしている。As described above, a plurality of circuits necessary for modulating/demodulating data magnetically recorded on a prepaid card are integrated into one chip, and F2F control for a plurality of tracks can be performed individually by one LSI.

すなわち、安価なプラスチックスのパッケージ内に、Ｆ
２Ｆ信号変復調回路、磁気リードデータ処理回路および
ライトデータ制御回路などの複数のＬＳＩを内蔵し、多
品極少ロット生産に適したＡＳＩＣ（アプリケーション
・スペシフィック・集積回路〉を構成するようにしてい
る。これにより、従来において、各トラックごとに設け
られていたＦ２Ｆ１ｉ１１１ＩＩｌのための複数のＬＳ
Ｉを、１チツプにて実現することが可能となる。したが
って、Ｆ２Ｆ制御のためのＬＳＩを、より小さく、シか
も安価なものとすることができるようになるものである
。In other words, F is stored in a cheap plastic package.
It incorporates multiple LSIs such as a 2F signal modulation/demodulation circuit, a magnetic read data processing circuit, and a write data control circuit, and is configured as an ASIC (Application Specific Integrated Circuit) suitable for high-product, extremely small-lot production. Therefore, in the past, multiple LSs for F2F1i111IIl were provided for each track.
I can be realized with one chip. Therefore, the LSI for F2F control can be made smaller and cheaper.

また、上記実施例においては、リーダ／ライタの最大ト
ラック数が８トラツクであることから、パッケージ内に
４トラック分のＦ２　Ｆ＄（ｌＩＥ１回路を内蔵するこ
とにより、非常に汎用性の高いＬＳＩを実現している。In addition, in the above embodiment, since the maximum number of tracks of the reader/writer is 8 tracks, by incorporating the F2 F$ (lIE1 circuit) for 4 tracks in the package, a very versatile LSI can be realized. It has been realized.

すなわち、４トラツク以下のリーダ／ライタに対しては
１つのＬＳＩで済み、４トラツク以上のリーダ／ライタ
に対してはＬＳＩを２つ設けるようにすれば良い。逆に
、たとえば２または６トラツクのリーダ／ライタにおい
ては２つのＦ　２Ｆ　ｉ；’ｙ制御回路の無駄で済み、
４または８トラツクのリーダ／ライタにおいてはまった
くの無駄がない。このように、４トラック分のＦ２Ｆ２
Ｆ制御を内蔵することにより、ＬＳＩの汎用性を最も高
いものとすることができる。That is, one LSI is sufficient for a reader/writer with four tracks or less, and two LSIs may be provided for a reader/writer with four tracks or more. Conversely, in a 2- or 6-track reader/writer, for example, two F2F i;'y control circuits are unnecessary;
There is no waste in a 4 or 8 track reader/writer. In this way, F2F2 for 4 tracks
By incorporating F control, the versatility of the LSI can be maximized.

なお、ＬＳＩを構成するＦ２Ｆ２Ｆ制御の数は、４トラ
ック分に限定されるものでないことは勿論である。It goes without saying that the number of F2F2F controls constituting the LSI is not limited to four tracks.

その他、この発明は上記実施例に限定されるものではな
く、発明の要旨を変えない範囲において、種々変形実施
可能なことは勿論である。In addition, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the gist of the invention.

［発明の効果］ 以上、詳述したようにこの発明によれば、取引媒体に磁
気記録されるデータを変／復調するために必要な複数の
回路を、より小さく、しかも安価なものとすることがで
きるようになるため、取引媒体処理装置におけるＩＣチ
ップの部品点数を削減することができ、回路基板の実装
密度の緩和と信頼性の向上とが可能であり、さらには装
置のより一層の小型化および低価格化を図り得る、汎用
性の高い取引媒体処理装置用の大規模集積回路を提供で
きる。[Effects of the Invention] As detailed above, according to the present invention, the plurality of circuits necessary for modulating/demodulating data magnetically recorded on a transaction medium can be made smaller and cheaper. As a result, it is possible to reduce the number of IC chip components in transaction media processing equipment, reduce the packaging density of circuit boards and improve reliability, and further reduce the size of equipment. It is possible to provide a large-scale integrated circuit for a highly versatile transaction medium processing device that can be made more compact and inexpensive.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの発明の一実施例を示すもので、第１図はこの
発明にかかるプリペイドカードのリーダ／ライタの制御
系の要部を示すブロック図、第２図はＦ２Ｆ変復調用Ｌ
ＳＩの構成を概念的に示すブロック図、第３図はリーダ
／ライタの外観斜視図、Ｍ４図はリーダ／ライタの構成
図、第５図はプリペイドカードの一例を示す平面図であ
る。 ２０・・・磁気ヘッド、４０・・・ＣＰＵ、４５・・・
Ｆ、Ｆ変復調用ＬＳＩ（取引媒体処理装置用の大規模集
積回路）、４５２・・・Ｆ２Ｆ信号ｕｉ調回路、４５３
・・・磁気リードデータ処理回路、４５４・・・ライト
データ制御回路、４５う・・・Ｆ２Ｆ信号変調回路、Ｃ
・・・プリペイドカード（取引媒体）。The drawings show an embodiment of the present invention. FIG. 1 is a block diagram showing the main parts of the control system of the prepaid card reader/writer according to the invention, and FIG.
FIG. 3 is a block diagram conceptually showing the configuration of the SI, FIG. 3 is an external perspective view of the reader/writer, FIG. M4 is a configuration diagram of the reader/writer, and FIG. 5 is a plan view showing an example of a prepaid card. 20...Magnetic head, 40...CPU, 45...
F, F modulation/demodulation LSI (large-scale integrated circuit for transaction media processing device), 452...F2F signal UI modulation circuit, 453
...Magnetic read data processing circuit, 454...Write data control circuit, 45U...F2F signal modulation circuit, C
...Prepaid card (transaction medium).

Claims (1)

【特許請求の範囲】[Claims] 取引媒体に磁気記録されるデータを変／復調するための
複数の回路をプラスチックスからなる１つのパッケージ
内に収納し、上記複数の回路を個々に独立して駆動でき
るように構成したことを特徴とする取引媒体処理装置用
の大規模集積回路。A plurality of circuits for modulating/demodulating data magnetically recorded on a transaction medium are housed in one package made of plastic, and each of the plurality of circuits is configured to be driven independently. Large-scale integrated circuit for transaction media processing equipment.