JPH03144717A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03144717A JPH03144717A JP1283528A JP28352889A JPH03144717A JP H03144717 A JPH03144717 A JP H03144717A JP 1283528 A JP1283528 A JP 1283528A JP 28352889 A JP28352889 A JP 28352889A JP H03144717 A JPH03144717 A JP H03144717A
- Authority
- JP
- Japan
- Prior art keywords
- state
- output
- terminal
- terminals
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000001514 detection method Methods 0.000 abstract description 18
- 230000006378 damage Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000010297 mechanical methods and process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、半導体集積回路の、トライステート出力ドラ
イバーに関するものである。
イバーに関するものである。
【従来の技術］
従来の技術をＩＣカードとそれが接続される本体の例を
用いて説明する。 ＩＣカードと本体の様に、双方で信号のやりとりが行わ
れ、更にそれぞれの装置の接続及び切断が任意に可能な
装置の出力端子にはトライステートタイプの出力ドライ
バーを使用するのが一般的である。 トライステート出力ドライバーの動作を第５図を用いて
説明する。第５図の５０１がトライステート出力ドライ
バーであって、入力端子５０２に与えられた信号は、制
御端子５０３に与えられる信号によって制御され、出力
端子５０４に出力される。制御端子５０３にローレベル
（以後Ｌレベルとする）が与えられた場合、入力端子５
０２に与えられた信号の反転信号が、出力端子５０４に
出力される。逆に制御端子５０３にハイレベル（以後Ｈ
レベルとする）が与えられた場合、出力端子５０４は、
ハイ・インピーダンス状態（以後Ｈ２状態とする）とな
り出力状態は決定されないのが一般的である。 ＩＣカード側に第５図に示すようなトライステート出力
ドライバーを具備し１本ＩＣカードが接続される本体側
に第６図に示すようなプルダウン付き入出力回路を具備
しているモデルについて説明する。第５図の破ｌ１Ｉ５
００の内側がＩＣカード側であり、第６図の破４１６０
０の内側が本体側である。 ＩＣカードと本体を切断する場合は、ＩＣカードを本体
より斜めに引き抜いた場合に発生する隣接端子との接触
によるショート防止のため、ＩＣカード側の出力端子５
０４をＨ２状懇にして行われる。 逆にＩＣカードと本体を接続する場合もＩＣカード側と
本体側の入出力端子の電圧レベルの不一致、及びＩＣカ
ードを本体に斜めに差し込んでしまった場合に発生する
隣接端子との接触によるショート防止のため、ＩＣカー
ド側の出力端子５０４をＨ２状態にして行われる。 更にＩＣカードと本体との接続動作においては、ＩＣカ
ード側及び本体側の接続されるべき端子の対応を正確に
とることが必要である。このために第７図及び第８図に
示す様に接続位置表示部として、ＩＣカード側に７２１
の様な凸部を１本体側に８２１の様な凹部な設け、７２
１及び８２１によって接続位置を表示すると共に、ＩＣ
カード側の７２１と本体側の８２１がかみ合う様に接続
することによって１本体側とＩＣカード側の目的とする
端子を接続し、その後動作状態に移行する方法、又は本
体とＩＣカード接続後、端子の接続状況が正しいか否か
をプログラムを用いて検査し、ＩＣカード側と本体側の
端子が正確に接続されていることが検出された後、動作
状態に移行する方法が一般的である。 【発明が解決しようとする課題］ しかし、第７図及び第８図に示す様ｉ Ｉ Ｃカード側
に凸部７２１、本体側に凹部８２１を設け。 それらがかみ合うように接続する機械的な手法では、端
子数の増加、端子の微細化及び端子間の距離の減少に伴
って、このような機械的な手法では本体側及びＩＣカー
ド側の目的とする双方の端子を接続するための位置決め
精度に限界があり、誤った接続による誤動作や、ショー
トによる瞬間的な破壊が発生する可能性があった６ 又、ＩＣカードと本体接続後、端子の接続状況が正しい
か否かをプログラムを用いて検出する手法の場合、接続
する端子数に比例して接続状況を検査するための時間が
増加する問題を有していた。 そこで５本発明はこのような問題点を解決するちので、
トライステート出力ドライバーと切り放された状態にあ
る第６図のような入出力回路の接続において、接続され
る端子数の増加、端子の微細化及び端子間の距離の減少
に関係なく、安定した接続動作が可能な半導体装置を提
供することにある。 〔課題を解決するための手段］ トライステート出力ドライバーにおいて１本トライステ
ート出力ドライバーの接続状況を検出する手段と、本手
段によって検出された信号によって動作状態が制御可能
な構成とする。 〔実 施 例］ 本発明の半導体装置を実施例に基づき詳細に説明する。 本発明の半導体Ｈ１ｌは基本的に第１図に示す構成をし
ている。第１図において１０１はトライステート出力ド
ライバーであって、破１１１３０の内部が本トライステ
ート出カドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を制御するための接続状
況検出手段である。第２図は、第１図のトライステート
出力ドライバーが接続される入出力回路であって検出端
子２１１．２１２が用意されている。検出端子１１１と
２１１．及び１１２と２１２は、出力端子１０４と入出
力端子２０４が正確に接続された場合にのみ接続される
位置関係にある。 第１図の出力端子１０４と、第２図の入出力端子２０４
の接続動作について説明する。第１図の出力端子１０４
と、第２図の入出力端子２０４が正確に接続されている
場合、すなわちトライステート出力ドライバー側の検出
端子１１１及び１１２の両方に入出力回路側の検出端子
２１１．２１２によってＨレベルが印加されている場合
、ＮＡＮＤゲート１１７の出力はＬレベルとなるため、
トライステート出力ドライバー１０１の動作状態は制御
Ｂ端子１０３に印加される信号によって制御される。制
ｆｉｌ端子１０３にＬレベルが印加された場合、入力端
子１０２に印加された信号の反転信号が出力端子１０４
に現れる。逆に制御端子１０３にＨレベルが印加された
場合、出力端子１０４はＨ２状態となり、出力状態は決
定されない。 逆に第１図の出力端子１０４が誤った入出力端子と接続
された場合は、トライステート出力ドライバー側の検出
端子１１１及び１１２の少なくとち一方が、第２図の検
出端子２１１．２１２と接続されないため、第１図の検
出端子１１１．１１２はプルダウン抵抗１１３．１１４
によってＬレベルに固定されるので、ＮＡＮＤゲート１
１７の出力はＨレベルに固定され、制御Ｂ端子１０３の
値に関係なく出力端子１０４はＨ２状態になる。 以上の実施例はあくまで一実施例であって、トライステ
ート出力ドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を’ａｑｍするための接
続状５１検出手段の回路構成方法や検出端子数は特に第
１図に示す構成に限定されるものではなく、本接続状況
検出手段によって制御されるトライステート出力ドライ
バーの数は特に限定されるものではない。 又、第３図に示すように、接続状況検出手段３３０にお
いて、検出端子３１２を固定電位とし。 第３図のトライステート出力ドライバーが接続される入
出力回路側において、第４図に示す様に検出端子４１１
，４１２を接続する閉ループを用意しても同様の効果が
期待できる。 【発明の効果】 以上述べたように発明によればトライステート出力ドラ
イバーの接続状況を検出する手段と、本手段によって検
出された信号によって動作状態が制御可能な構成とする
ことにより、目的とする端子が正確に接続されない限り
、トライステート出力ドライバーはＨ２状態を保持する
ので、誤った接続による誤動作や、ショートによる瞬間
的な破壊が発生しない。 多数の端子を同時に接続する動作において、第７図、第
８図に示す機械的な手法では、端子数の増加、端子の微
細化及び端子間の距離の減少により、目的とする双方の
端子を接続するための位置決め精度に限界があり、誤っ
た接続による誤動作や、ショートによる瞬間的な破壊が
発生し易い状況においてら、目的とする端子が正確に接
続されない限り、トライステート出力ドライバーはＨ２
状恕を保持するので、この様な問題が発生することなく
安定した接続が可能である。 又、端子の接続状況が正しいか否かをプログラムを用い
て端子毎に接続状況を検査する手法と比較して、複数の
トライステート出力ドライバーの接続状況を同時に検出
可能であり、端子の接続状況を検査するための時間は接
続端子数の影響をうけない。
用いて説明する。 ＩＣカードと本体の様に、双方で信号のやりとりが行わ
れ、更にそれぞれの装置の接続及び切断が任意に可能な
装置の出力端子にはトライステートタイプの出力ドライ
バーを使用するのが一般的である。 トライステート出力ドライバーの動作を第５図を用いて
説明する。第５図の５０１がトライステート出力ドライ
バーであって、入力端子５０２に与えられた信号は、制
御端子５０３に与えられる信号によって制御され、出力
端子５０４に出力される。制御端子５０３にローレベル
（以後Ｌレベルとする）が与えられた場合、入力端子５
０２に与えられた信号の反転信号が、出力端子５０４に
出力される。逆に制御端子５０３にハイレベル（以後Ｈ
レベルとする）が与えられた場合、出力端子５０４は、
ハイ・インピーダンス状態（以後Ｈ２状態とする）とな
り出力状態は決定されないのが一般的である。 ＩＣカード側に第５図に示すようなトライステート出力
ドライバーを具備し１本ＩＣカードが接続される本体側
に第６図に示すようなプルダウン付き入出力回路を具備
しているモデルについて説明する。第５図の破ｌ１Ｉ５
００の内側がＩＣカード側であり、第６図の破４１６０
０の内側が本体側である。 ＩＣカードと本体を切断する場合は、ＩＣカードを本体
より斜めに引き抜いた場合に発生する隣接端子との接触
によるショート防止のため、ＩＣカード側の出力端子５
０４をＨ２状懇にして行われる。 逆にＩＣカードと本体を接続する場合もＩＣカード側と
本体側の入出力端子の電圧レベルの不一致、及びＩＣカ
ードを本体に斜めに差し込んでしまった場合に発生する
隣接端子との接触によるショート防止のため、ＩＣカー
ド側の出力端子５０４をＨ２状態にして行われる。 更にＩＣカードと本体との接続動作においては、ＩＣカ
ード側及び本体側の接続されるべき端子の対応を正確に
とることが必要である。このために第７図及び第８図に
示す様に接続位置表示部として、ＩＣカード側に７２１
の様な凸部を１本体側に８２１の様な凹部な設け、７２
１及び８２１によって接続位置を表示すると共に、ＩＣ
カード側の７２１と本体側の８２１がかみ合う様に接続
することによって１本体側とＩＣカード側の目的とする
端子を接続し、その後動作状態に移行する方法、又は本
体とＩＣカード接続後、端子の接続状況が正しいか否か
をプログラムを用いて検査し、ＩＣカード側と本体側の
端子が正確に接続されていることが検出された後、動作
状態に移行する方法が一般的である。 【発明が解決しようとする課題］ しかし、第７図及び第８図に示す様ｉ Ｉ Ｃカード側
に凸部７２１、本体側に凹部８２１を設け。 それらがかみ合うように接続する機械的な手法では、端
子数の増加、端子の微細化及び端子間の距離の減少に伴
って、このような機械的な手法では本体側及びＩＣカー
ド側の目的とする双方の端子を接続するための位置決め
精度に限界があり、誤った接続による誤動作や、ショー
トによる瞬間的な破壊が発生する可能性があった６ 又、ＩＣカードと本体接続後、端子の接続状況が正しい
か否かをプログラムを用いて検出する手法の場合、接続
する端子数に比例して接続状況を検査するための時間が
増加する問題を有していた。 そこで５本発明はこのような問題点を解決するちので、
トライステート出力ドライバーと切り放された状態にあ
る第６図のような入出力回路の接続において、接続され
る端子数の増加、端子の微細化及び端子間の距離の減少
に関係なく、安定した接続動作が可能な半導体装置を提
供することにある。 〔課題を解決するための手段］ トライステート出力ドライバーにおいて１本トライステ
ート出力ドライバーの接続状況を検出する手段と、本手
段によって検出された信号によって動作状態が制御可能
な構成とする。 〔実 施 例］ 本発明の半導体装置を実施例に基づき詳細に説明する。 本発明の半導体Ｈ１ｌは基本的に第１図に示す構成をし
ている。第１図において１０１はトライステート出力ド
ライバーであって、破１１１３０の内部が本トライステ
ート出カドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を制御するための接続状
況検出手段である。第２図は、第１図のトライステート
出力ドライバーが接続される入出力回路であって検出端
子２１１．２１２が用意されている。検出端子１１１と
２１１．及び１１２と２１２は、出力端子１０４と入出
力端子２０４が正確に接続された場合にのみ接続される
位置関係にある。 第１図の出力端子１０４と、第２図の入出力端子２０４
の接続動作について説明する。第１図の出力端子１０４
と、第２図の入出力端子２０４が正確に接続されている
場合、すなわちトライステート出力ドライバー側の検出
端子１１１及び１１２の両方に入出力回路側の検出端子
２１１．２１２によってＨレベルが印加されている場合
、ＮＡＮＤゲート１１７の出力はＬレベルとなるため、
トライステート出力ドライバー１０１の動作状態は制御
Ｂ端子１０３に印加される信号によって制御される。制
ｆｉｌ端子１０３にＬレベルが印加された場合、入力端
子１０２に印加された信号の反転信号が出力端子１０４
に現れる。逆に制御端子１０３にＨレベルが印加された
場合、出力端子１０４はＨ２状態となり、出力状態は決
定されない。 逆に第１図の出力端子１０４が誤った入出力端子と接続
された場合は、トライステート出力ドライバー側の検出
端子１１１及び１１２の少なくとち一方が、第２図の検
出端子２１１．２１２と接続されないため、第１図の検
出端子１１１．１１２はプルダウン抵抗１１３．１１４
によってＬレベルに固定されるので、ＮＡＮＤゲート１
１７の出力はＨレベルに固定され、制御Ｂ端子１０３の
値に関係なく出力端子１０４はＨ２状態になる。 以上の実施例はあくまで一実施例であって、トライステ
ート出力ドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を’ａｑｍするための接
続状５１検出手段の回路構成方法や検出端子数は特に第
１図に示す構成に限定されるものではなく、本接続状況
検出手段によって制御されるトライステート出力ドライ
バーの数は特に限定されるものではない。 又、第３図に示すように、接続状況検出手段３３０にお
いて、検出端子３１２を固定電位とし。 第３図のトライステート出力ドライバーが接続される入
出力回路側において、第４図に示す様に検出端子４１１
，４１２を接続する閉ループを用意しても同様の効果が
期待できる。 【発明の効果】 以上述べたように発明によればトライステート出力ドラ
イバーの接続状況を検出する手段と、本手段によって検
出された信号によって動作状態が制御可能な構成とする
ことにより、目的とする端子が正確に接続されない限り
、トライステート出力ドライバーはＨ２状態を保持する
ので、誤った接続による誤動作や、ショートによる瞬間
的な破壊が発生しない。 多数の端子を同時に接続する動作において、第７図、第
８図に示す機械的な手法では、端子数の増加、端子の微
細化及び端子間の距離の減少により、目的とする双方の
端子を接続するための位置決め精度に限界があり、誤っ
た接続による誤動作や、ショートによる瞬間的な破壊が
発生し易い状況においてら、目的とする端子が正確に接
続されない限り、トライステート出力ドライバーはＨ２
状恕を保持するので、この様な問題が発生することなく
安定した接続が可能である。 又、端子の接続状況が正しいか否かをプログラムを用い
て端子毎に接続状況を検査する手法と比較して、複数の
トライステート出力ドライバーの接続状況を同時に検出
可能であり、端子の接続状況を検査するための時間は接
続端子数の影響をうけない。
第１図は実施例を示す構成図、第２図は第１図の回路が
接続されるプルダウン付入出力回路図、第３図は別の実
施例を示す構成図、第４図は第３図の回路が接続される
プルダウン付入出力回路図、第５図、第６図、第７図、
第８図は従来の実施例を示す構成図。 １００゜ ２００゜ １０１ 。 ０１ １０２゜ ０２ １０３、 ０３ 】 ０４． ２０４゜ ３００、５００、７００ ・・・ＩＣカード側 ４００、６００． ８００ ・・・本体側 ２０１．３０１．４０１．５０１゜ ・・・トライステート出力 ドライバー ２０２．３０２，４０２，５０２゜ ・・・入力端子 ２０３．３０３．４０３．５０３゜ ・・・制御端子 ３０４．５０４．７０４ ・・・出力端子 ４０４．６０４．８０４ ・・・入出力端子 ２０５． １１１゜ ３ ｌ ２゜ １ ｌ ３゜ ０６ １１５゜ １１７ ・ １１８゜ １３０゜ ３１５ ・ ７２ ｌ 。 ４０５、６０５ ・・・入力バッファ １１２．２１１．２１２，３１１． ４１１．４１２ ・・・検出端子 １１４．２０６．３１３，４０６゜ ・・・プルダウン抵抗 １１６・・・バッファ ・・ ・ ・ ・ ・ＮＡＮＤゲート ３１８・・ ・ＯＲゲート ３３０・・・接続状況検出手段 ・・・・・・インパーク ８２１・・・接続位置表示部 以上
接続されるプルダウン付入出力回路図、第３図は別の実
施例を示す構成図、第４図は第３図の回路が接続される
プルダウン付入出力回路図、第５図、第６図、第７図、
第８図は従来の実施例を示す構成図。 １００゜ ２００゜ １０１ 。 ０１ １０２゜ ０２ １０３、 ０３ 】 ０４． ２０４゜ ３００、５００、７００ ・・・ＩＣカード側 ４００、６００． ８００ ・・・本体側 ２０１．３０１．４０１．５０１゜ ・・・トライステート出力 ドライバー ２０２．３０２，４０２，５０２゜ ・・・入力端子 ２０３．３０３．４０３．５０３゜ ・・・制御端子 ３０４．５０４．７０４ ・・・出力端子 ４０４．６０４．８０４ ・・・入出力端子 ２０５． １１１゜ ３ ｌ ２゜ １ ｌ ３゜ ０６ １１５゜ １１７ ・ １１８゜ １３０゜ ３１５ ・ ７２ ｌ 。 ４０５、６０５ ・・・入力バッファ １１２．２１１．２１２，３１１． ４１１．４１２ ・・・検出端子 １１４．２０６．３１３，４０６゜ ・・・プルダウン抵抗 １１６・・・バッファ ・・ ・ ・ ・ ・ＮＡＮＤゲート ３１８・・ ・ＯＲゲート ３３０・・・接続状況検出手段 ・・・・・・インパーク ８２１・・・接続位置表示部 以上
Claims (1)
- （１）ａ）双方で信号のやり取りが行われ、更にそれぞ
れの装置の接続及び切断が任意に可能な装置において、
ｂ）それらの装置の接続状況を検出する手段と、ｃ）本
手段によって検出された信号によって動作状態が制御可
能なことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283528A JPH03144717A (ja) | 1989-10-31 | 1989-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283528A JPH03144717A (ja) | 1989-10-31 | 1989-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03144717A true JPH03144717A (ja) | 1991-06-20 |
Family
ID=17666704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283528A Pending JPH03144717A (ja) | 1989-10-31 | 1989-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03144717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8900208B2 (en) | 2009-01-22 | 2014-12-02 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
| US8905982B2 (en) | 2009-01-29 | 2014-12-09 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
-
1989
- 1989-10-31 JP JP1283528A patent/JPH03144717A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8900208B2 (en) | 2009-01-22 | 2014-12-02 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
| US8905982B2 (en) | 2009-01-29 | 2014-12-09 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202965A (en) | Electronic system with a plurality of removable units | |
| JPH03144717A (ja) | 半導体装置 | |
| US6870372B2 (en) | Abnormality detection apparatus of comparator | |
| TW356524B (en) | A test board which can test IC devices operating in either merged data output mode or standard mode | |
| EP3581948B1 (en) | Apparatus for verifying electrical connectivity | |
| JPS62281034A (ja) | 装置試験方式 | |
| JPH0213985Y2 (ja) | ||
| JPS6222079A (ja) | 半導体集積回路装置 | |
| JPH0325588A (ja) | 電子回路モジュール | |
| JPH0142054Y2 (ja) | ||
| JP2802760B2 (ja) | コネクタ抜け検出回路 | |
| JPH01211876A (ja) | 基板の接続構造 | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPH01276287A (ja) | メモリカード及びそのシステム | |
| JPH044486A (ja) | Ｉｃメモリカード処理装置 | |
| JPH0426083A (ja) | 接続検出方式 | |
| JP2898024B2 (ja) | 入出力ターミナル | |
| JP2564152Y2 (ja) | 多分配装置 | |
| JPS60220998A (ja) | 誤動作防止回路 | |
| JPS60175134A (ja) | 機器の接続確認方式 | |
| JPH0567733A (ja) | 半導体装置 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPS6294021A (ja) | バイステ−ブル出力回路 | |
| JPH01272184A (ja) | コネクタの接続判別方式 | |
| JPS5946865A (ja) | コネクタケ−ブルの誤接続防止方式 |