JPH03144717A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03144717A JPH03144717A JP1283528A JP28352889A JPH03144717A JP H03144717 A JPH03144717 A JP H03144717A JP 1283528 A JP1283528 A JP 1283528A JP 28352889 A JP28352889 A JP 28352889A JP H03144717 A JPH03144717 A JP H03144717A
- Authority
- JP
- Japan
- Prior art keywords
- state
- output
- terminal
- terminals
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000001514 detection method Methods 0.000 abstract description 18
- 230000006378 damage Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000010297 mechanical methods and process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、半導体集積回路の、トライステート出力ドラ
イバーに関するものである。
イバーに関するものである。
【従来の技術]
従来の技術をICカードとそれが接続される本体の例を
用いて説明する。 ICカードと本体の様に、双方で信号のやりとりが行わ
れ、更にそれぞれの装置の接続及び切断が任意に可能な
装置の出力端子にはトライステートタイプの出力ドライ
バーを使用するのが一般的である。 トライステート出力ドライバーの動作を第5図を用いて
説明する。第5図の501がトライステート出力ドライ
バーであって、入力端子502に与えられた信号は、制
御端子503に与えられる信号によって制御され、出力
端子504に出力される。制御端子503にローレベル
(以後Lレベルとする)が与えられた場合、入力端子5
02に与えられた信号の反転信号が、出力端子504に
出力される。逆に制御端子503にハイレベル(以後H
レベルとする)が与えられた場合、出力端子504は、
ハイ・インピーダンス状態(以後H2状態とする)とな
り出力状態は決定されないのが一般的である。 ICカード側に第5図に示すようなトライステート出力
ドライバーを具備し1本ICカードが接続される本体側
に第6図に示すようなプルダウン付き入出力回路を具備
しているモデルについて説明する。第5図の破l1I5
00の内側がICカード側であり、第6図の破4160
0の内側が本体側である。 ICカードと本体を切断する場合は、ICカードを本体
より斜めに引き抜いた場合に発生する隣接端子との接触
によるショート防止のため、ICカード側の出力端子5
04をH2状懇にして行われる。 逆にICカードと本体を接続する場合もICカード側と
本体側の入出力端子の電圧レベルの不一致、及びICカ
ードを本体に斜めに差し込んでしまった場合に発生する
隣接端子との接触によるショート防止のため、ICカー
ド側の出力端子504をH2状態にして行われる。 更にICカードと本体との接続動作においては、ICカ
ード側及び本体側の接続されるべき端子の対応を正確に
とることが必要である。このために第7図及び第8図に
示す様に接続位置表示部として、ICカード側に721
の様な凸部を1本体側に821の様な凹部な設け、72
1及び821によって接続位置を表示すると共に、IC
カード側の721と本体側の821がかみ合う様に接続
することによって1本体側とICカード側の目的とする
端子を接続し、その後動作状態に移行する方法、又は本
体とICカード接続後、端子の接続状況が正しいか否か
をプログラムを用いて検査し、ICカード側と本体側の
端子が正確に接続されていることが検出された後、動作
状態に移行する方法が一般的である。 【発明が解決しようとする課題] しかし、第7図及び第8図に示す様i I Cカード側
に凸部721、本体側に凹部821を設け。 それらがかみ合うように接続する機械的な手法では、端
子数の増加、端子の微細化及び端子間の距離の減少に伴
って、このような機械的な手法では本体側及びICカー
ド側の目的とする双方の端子を接続するための位置決め
精度に限界があり、誤った接続による誤動作や、ショー
トによる瞬間的な破壊が発生する可能性があった6 又、ICカードと本体接続後、端子の接続状況が正しい
か否かをプログラムを用いて検出する手法の場合、接続
する端子数に比例して接続状況を検査するための時間が
増加する問題を有していた。 そこで5本発明はこのような問題点を解決するちので、
トライステート出力ドライバーと切り放された状態にあ
る第6図のような入出力回路の接続において、接続され
る端子数の増加、端子の微細化及び端子間の距離の減少
に関係なく、安定した接続動作が可能な半導体装置を提
供することにある。 〔課題を解決するための手段] トライステート出力ドライバーにおいて1本トライステ
ート出力ドライバーの接続状況を検出する手段と、本手
段によって検出された信号によって動作状態が制御可能
な構成とする。 〔実 施 例] 本発明の半導体装置を実施例に基づき詳細に説明する。 本発明の半導体H1lは基本的に第1図に示す構成をし
ている。第1図において101はトライステート出力ド
ライバーであって、破11130の内部が本トライステ
ート出カドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を制御するための接続状
況検出手段である。第2図は、第1図のトライステート
出力ドライバーが接続される入出力回路であって検出端
子211.212が用意されている。検出端子111と
211.及び112と212は、出力端子104と入出
力端子204が正確に接続された場合にのみ接続される
位置関係にある。 第1図の出力端子104と、第2図の入出力端子204
の接続動作について説明する。第1図の出力端子104
と、第2図の入出力端子204が正確に接続されている
場合、すなわちトライステート出力ドライバー側の検出
端子111及び112の両方に入出力回路側の検出端子
211.212によってHレベルが印加されている場合
、NANDゲート117の出力はLレベルとなるため、
トライステート出力ドライバー101の動作状態は制御
B端子103に印加される信号によって制御される。制
fil端子103にLレベルが印加された場合、入力端
子102に印加された信号の反転信号が出力端子104
に現れる。逆に制御端子103にHレベルが印加された
場合、出力端子104はH2状態となり、出力状態は決
定されない。 逆に第1図の出力端子104が誤った入出力端子と接続
された場合は、トライステート出力ドライバー側の検出
端子111及び112の少なくとち一方が、第2図の検
出端子211.212と接続されないため、第1図の検
出端子111.112はプルダウン抵抗113.114
によってLレベルに固定されるので、NANDゲート1
17の出力はHレベルに固定され、制御B端子103の
値に関係なく出力端子104はH2状態になる。 以上の実施例はあくまで一実施例であって、トライステ
ート出力ドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を’aqmするための接
続状51検出手段の回路構成方法や検出端子数は特に第
1図に示す構成に限定されるものではなく、本接続状況
検出手段によって制御されるトライステート出力ドライ
バーの数は特に限定されるものではない。 又、第3図に示すように、接続状況検出手段330にお
いて、検出端子312を固定電位とし。 第3図のトライステート出力ドライバーが接続される入
出力回路側において、第4図に示す様に検出端子411
,412を接続する閉ループを用意しても同様の効果が
期待できる。 【発明の効果】 以上述べたように発明によればトライステート出力ドラ
イバーの接続状況を検出する手段と、本手段によって検
出された信号によって動作状態が制御可能な構成とする
ことにより、目的とする端子が正確に接続されない限り
、トライステート出力ドライバーはH2状態を保持する
ので、誤った接続による誤動作や、ショートによる瞬間
的な破壊が発生しない。 多数の端子を同時に接続する動作において、第7図、第
8図に示す機械的な手法では、端子数の増加、端子の微
細化及び端子間の距離の減少により、目的とする双方の
端子を接続するための位置決め精度に限界があり、誤っ
た接続による誤動作や、ショートによる瞬間的な破壊が
発生し易い状況においてら、目的とする端子が正確に接
続されない限り、トライステート出力ドライバーはH2
状恕を保持するので、この様な問題が発生することなく
安定した接続が可能である。 又、端子の接続状況が正しいか否かをプログラムを用い
て端子毎に接続状況を検査する手法と比較して、複数の
トライステート出力ドライバーの接続状況を同時に検出
可能であり、端子の接続状況を検査するための時間は接
続端子数の影響をうけない。
用いて説明する。 ICカードと本体の様に、双方で信号のやりとりが行わ
れ、更にそれぞれの装置の接続及び切断が任意に可能な
装置の出力端子にはトライステートタイプの出力ドライ
バーを使用するのが一般的である。 トライステート出力ドライバーの動作を第5図を用いて
説明する。第5図の501がトライステート出力ドライ
バーであって、入力端子502に与えられた信号は、制
御端子503に与えられる信号によって制御され、出力
端子504に出力される。制御端子503にローレベル
(以後Lレベルとする)が与えられた場合、入力端子5
02に与えられた信号の反転信号が、出力端子504に
出力される。逆に制御端子503にハイレベル(以後H
レベルとする)が与えられた場合、出力端子504は、
ハイ・インピーダンス状態(以後H2状態とする)とな
り出力状態は決定されないのが一般的である。 ICカード側に第5図に示すようなトライステート出力
ドライバーを具備し1本ICカードが接続される本体側
に第6図に示すようなプルダウン付き入出力回路を具備
しているモデルについて説明する。第5図の破l1I5
00の内側がICカード側であり、第6図の破4160
0の内側が本体側である。 ICカードと本体を切断する場合は、ICカードを本体
より斜めに引き抜いた場合に発生する隣接端子との接触
によるショート防止のため、ICカード側の出力端子5
04をH2状懇にして行われる。 逆にICカードと本体を接続する場合もICカード側と
本体側の入出力端子の電圧レベルの不一致、及びICカ
ードを本体に斜めに差し込んでしまった場合に発生する
隣接端子との接触によるショート防止のため、ICカー
ド側の出力端子504をH2状態にして行われる。 更にICカードと本体との接続動作においては、ICカ
ード側及び本体側の接続されるべき端子の対応を正確に
とることが必要である。このために第7図及び第8図に
示す様に接続位置表示部として、ICカード側に721
の様な凸部を1本体側に821の様な凹部な設け、72
1及び821によって接続位置を表示すると共に、IC
カード側の721と本体側の821がかみ合う様に接続
することによって1本体側とICカード側の目的とする
端子を接続し、その後動作状態に移行する方法、又は本
体とICカード接続後、端子の接続状況が正しいか否か
をプログラムを用いて検査し、ICカード側と本体側の
端子が正確に接続されていることが検出された後、動作
状態に移行する方法が一般的である。 【発明が解決しようとする課題] しかし、第7図及び第8図に示す様i I Cカード側
に凸部721、本体側に凹部821を設け。 それらがかみ合うように接続する機械的な手法では、端
子数の増加、端子の微細化及び端子間の距離の減少に伴
って、このような機械的な手法では本体側及びICカー
ド側の目的とする双方の端子を接続するための位置決め
精度に限界があり、誤った接続による誤動作や、ショー
トによる瞬間的な破壊が発生する可能性があった6 又、ICカードと本体接続後、端子の接続状況が正しい
か否かをプログラムを用いて検出する手法の場合、接続
する端子数に比例して接続状況を検査するための時間が
増加する問題を有していた。 そこで5本発明はこのような問題点を解決するちので、
トライステート出力ドライバーと切り放された状態にあ
る第6図のような入出力回路の接続において、接続され
る端子数の増加、端子の微細化及び端子間の距離の減少
に関係なく、安定した接続動作が可能な半導体装置を提
供することにある。 〔課題を解決するための手段] トライステート出力ドライバーにおいて1本トライステ
ート出力ドライバーの接続状況を検出する手段と、本手
段によって検出された信号によって動作状態が制御可能
な構成とする。 〔実 施 例] 本発明の半導体装置を実施例に基づき詳細に説明する。 本発明の半導体H1lは基本的に第1図に示す構成をし
ている。第1図において101はトライステート出力ド
ライバーであって、破11130の内部が本トライステ
ート出カドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を制御するための接続状
況検出手段である。第2図は、第1図のトライステート
出力ドライバーが接続される入出力回路であって検出端
子211.212が用意されている。検出端子111と
211.及び112と212は、出力端子104と入出
力端子204が正確に接続された場合にのみ接続される
位置関係にある。 第1図の出力端子104と、第2図の入出力端子204
の接続動作について説明する。第1図の出力端子104
と、第2図の入出力端子204が正確に接続されている
場合、すなわちトライステート出力ドライバー側の検出
端子111及び112の両方に入出力回路側の検出端子
211.212によってHレベルが印加されている場合
、NANDゲート117の出力はLレベルとなるため、
トライステート出力ドライバー101の動作状態は制御
B端子103に印加される信号によって制御される。制
fil端子103にLレベルが印加された場合、入力端
子102に印加された信号の反転信号が出力端子104
に現れる。逆に制御端子103にHレベルが印加された
場合、出力端子104はH2状態となり、出力状態は決
定されない。 逆に第1図の出力端子104が誤った入出力端子と接続
された場合は、トライステート出力ドライバー側の検出
端子111及び112の少なくとち一方が、第2図の検
出端子211.212と接続されないため、第1図の検
出端子111.112はプルダウン抵抗113.114
によってLレベルに固定されるので、NANDゲート1
17の出力はHレベルに固定され、制御B端子103の
値に関係なく出力端子104はH2状態になる。 以上の実施例はあくまで一実施例であって、トライステ
ート出力ドライバーの接続状況を検出し、本トライステ
ート出カドライバーの動作状態を’aqmするための接
続状51検出手段の回路構成方法や検出端子数は特に第
1図に示す構成に限定されるものではなく、本接続状況
検出手段によって制御されるトライステート出力ドライ
バーの数は特に限定されるものではない。 又、第3図に示すように、接続状況検出手段330にお
いて、検出端子312を固定電位とし。 第3図のトライステート出力ドライバーが接続される入
出力回路側において、第4図に示す様に検出端子411
,412を接続する閉ループを用意しても同様の効果が
期待できる。 【発明の効果】 以上述べたように発明によればトライステート出力ドラ
イバーの接続状況を検出する手段と、本手段によって検
出された信号によって動作状態が制御可能な構成とする
ことにより、目的とする端子が正確に接続されない限り
、トライステート出力ドライバーはH2状態を保持する
ので、誤った接続による誤動作や、ショートによる瞬間
的な破壊が発生しない。 多数の端子を同時に接続する動作において、第7図、第
8図に示す機械的な手法では、端子数の増加、端子の微
細化及び端子間の距離の減少により、目的とする双方の
端子を接続するための位置決め精度に限界があり、誤っ
た接続による誤動作や、ショートによる瞬間的な破壊が
発生し易い状況においてら、目的とする端子が正確に接
続されない限り、トライステート出力ドライバーはH2
状恕を保持するので、この様な問題が発生することなく
安定した接続が可能である。 又、端子の接続状況が正しいか否かをプログラムを用い
て端子毎に接続状況を検査する手法と比較して、複数の
トライステート出力ドライバーの接続状況を同時に検出
可能であり、端子の接続状況を検査するための時間は接
続端子数の影響をうけない。
第1図は実施例を示す構成図、第2図は第1図の回路が
接続されるプルダウン付入出力回路図、第3図は別の実
施例を示す構成図、第4図は第3図の回路が接続される
プルダウン付入出力回路図、第5図、第6図、第7図、
第8図は従来の実施例を示す構成図。 100゜ 200゜ 101 。 01 102゜ 02 103、 03 】 04. 204゜ 300、500、700 ・・・ICカード側 400、600. 800 ・・・本体側 201.301.401.501゜ ・・・トライステート出力 ドライバー 202.302,402,502゜ ・・・入力端子 203.303.403.503゜ ・・・制御端子 304.504.704 ・・・出力端子 404.604.804 ・・・入出力端子 205. 111゜ 3 l 2゜ 1 l 3゜ 06 115゜ 117 ・ 118゜ 130゜ 315 ・ 72 l 。 405、605 ・・・入力バッファ 112.211.212,311. 411.412 ・・・検出端子 114.206.313,406゜ ・・・プルダウン抵抗 116・・・バッファ ・・ ・ ・ ・ ・NANDゲート 318・・ ・ORゲート 330・・・接続状況検出手段 ・・・・・・インパーク 821・・・接続位置表示部 以上
接続されるプルダウン付入出力回路図、第3図は別の実
施例を示す構成図、第4図は第3図の回路が接続される
プルダウン付入出力回路図、第5図、第6図、第7図、
第8図は従来の実施例を示す構成図。 100゜ 200゜ 101 。 01 102゜ 02 103、 03 】 04. 204゜ 300、500、700 ・・・ICカード側 400、600. 800 ・・・本体側 201.301.401.501゜ ・・・トライステート出力 ドライバー 202.302,402,502゜ ・・・入力端子 203.303.403.503゜ ・・・制御端子 304.504.704 ・・・出力端子 404.604.804 ・・・入出力端子 205. 111゜ 3 l 2゜ 1 l 3゜ 06 115゜ 117 ・ 118゜ 130゜ 315 ・ 72 l 。 405、605 ・・・入力バッファ 112.211.212,311. 411.412 ・・・検出端子 114.206.313,406゜ ・・・プルダウン抵抗 116・・・バッファ ・・ ・ ・ ・ ・NANDゲート 318・・ ・ORゲート 330・・・接続状況検出手段 ・・・・・・インパーク 821・・・接続位置表示部 以上
Claims (1)
- (1)a)双方で信号のやり取りが行われ、更にそれぞ
れの装置の接続及び切断が任意に可能な装置において、
b)それらの装置の接続状況を検出する手段と、c)本
手段によって検出された信号によって動作状態が制御可
能なことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283528A JPH03144717A (ja) | 1989-10-31 | 1989-10-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283528A JPH03144717A (ja) | 1989-10-31 | 1989-10-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03144717A true JPH03144717A (ja) | 1991-06-20 |
Family
ID=17666704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1283528A Pending JPH03144717A (ja) | 1989-10-31 | 1989-10-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03144717A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8900208B2 (en) | 2009-01-22 | 2014-12-02 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
US8905982B2 (en) | 2009-01-29 | 2014-12-09 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
-
1989
- 1989-10-31 JP JP1283528A patent/JPH03144717A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8900208B2 (en) | 2009-01-22 | 2014-12-02 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
US8905982B2 (en) | 2009-01-29 | 2014-12-09 | Acp Japan Co., Ltd. | Gas mist pressure bath system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5202965A (en) | Electronic system with a plurality of removable units | |
JPH03144717A (ja) | 半導体装置 | |
US6870372B2 (en) | Abnormality detection apparatus of comparator | |
TW356524B (en) | A test board which can test IC devices operating in either merged data output mode or standard mode | |
EP3581948B1 (en) | Apparatus for verifying electrical connectivity | |
JPS62281034A (ja) | 装置試験方式 | |
JPH0213985Y2 (ja) | ||
JPS6222079A (ja) | 半導体集積回路装置 | |
JPH0325588A (ja) | 電子回路モジュール | |
JPH0142054Y2 (ja) | ||
JP2802760B2 (ja) | コネクタ抜け検出回路 | |
JPH01211876A (ja) | 基板の接続構造 | |
JPH01276286A (ja) | メモリカード及びそのコネクタ | |
JPH01276287A (ja) | メモリカード及びそのシステム | |
JPH044486A (ja) | Icメモリカード処理装置 | |
JPH0426083A (ja) | 接続検出方式 | |
JP2898024B2 (ja) | 入出力ターミナル | |
JP2564152Y2 (ja) | 多分配装置 | |
JPS60220998A (ja) | 誤動作防止回路 | |
JPS60175134A (ja) | 機器の接続確認方式 | |
JPH0567733A (ja) | 半導体装置 | |
JPH05250204A (ja) | Lsi化されたasicマイコン | |
JPS6294021A (ja) | バイステ−ブル出力回路 | |
JPH01272184A (ja) | コネクタの接続判別方式 | |
JPS5946865A (ja) | コネクタケ−ブルの誤接続防止方式 |