JPH0314381A - Signal processor for digital signal - Google Patents

Abstract

PURPOSE:To prevent the generation of no display on a monitor screen by linearly sequentially displaying a specific picture at the time of monitoring the screen. CONSTITUTION:Each of line memories 132, 134 included in a buffer memory means 130 can store a video signal for e.g. 2H (H is a horizontal period) period. Namely, video signals for one field are successively stored in a memory 62 in each 2H, and when writing operation is ended, the memory 62 is controlled at a reading mode until the succeeding video signal of 2H arrives, all the written video signals are read out and displayed on the monitor screen. Since the video signal of each 2H is stored in the memory 62, image information is increased on the monitor screen in the unit of 2H and the screen is displayed just like linear sequence. Consequently, the generation of no display on the screen in spite of the existence of reproduced sound can be prevented.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタル・オーディオ・テープレコーダ
のアダプターとして使用して好適なディジタル信号の信
号処理装置に関し、特にオーディオ信号の他にビデオ信
号を挿入してこれを再生できるようにする場合、特定の
ビデオ信号の画面については線順次的に表示できるよう
にした信号処理装置に関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a signal processing device for digital signals that is suitable for use as an adapter for a digital audio tape recorder, and particularly for inserting a video signal in addition to an audio signal. The present invention relates to a signal processing device capable of displaying a screen of a specific video signal in a line-sequential manner.

［従来の技術］ 現行のディジタル・オーディオ・テープレコーダ（以下
ＤＡＴという）は、オーディオ信号のみを記録再生でき
るようになっている。[Prior Art] Current digital audio tape recorders (hereinafter referred to as DAT) are capable of recording and reproducing only audio signals.

しかし、オーディオ信号のみならず他の信号、例えば静
止画用のビデオ信号も同時に記録再生できれば非常に便
利である。However, it would be very convenient if not only audio signals but also other signals, such as video signals for still images, could be recorded and played back simultaneously.

ここで、ビデオ信号を記録再生するには、例えば奇数ト
ラックにオーディオ信号を記録し、偶数トラックにビデ
オ信号を記録するというように、夫々の信号を片チャネ
ルずつに記録することが考えられる。Here, in order to record and reproduce video signals, it is conceivable to record each signal one channel at a time, such as recording audio signals on odd-numbered tracks and recording video signals on even-numbered tracks.

あるいは、現行の音声フォーマット以外のフォーマット
で記録することが考えられる。Alternatively, it may be possible to record in a format other than the current audio format.

［発明が解決しようとする課題］ しかし、片チャネルにオーディオ信号を、他方のチャネ
ルにビデオ信号を、夫々ＤＡＴの音声フォーマットによ
って記録した場合には、ビデオ信号をも再生できる再生
装置を使用しない限り、ビデオ｛＝号も同時に再生され
てしまう。[Problems to be Solved by the Invention] However, if an audio signal is recorded on one channel and a video signal is recorded on the other channel in the DAT audio format, unless a playback device that can also play back the video signal is used. , the video {= issue will also be played at the same time.

オーディオ信号再生装置のみを有するＤＡＴではビデオ
信号が再生されると、これが過大なノイズとなって再生
されることになるから使用に耐えられない。In a DAT having only an audio signal reproducing device, when a video signal is reproduced, excessive noise is generated in the DAT, making it unusable.

現行の音声フォーマット以外のフ：ｔ−マットでビデオ
信号を記録した場合には、現行のＤＡＴとの互換性がな
いため、一般のＤＡＴではオーディオ信号までも再生す
ることができなくなる。If a video signal is recorded in a format other than the current audio format, it will not be compatible with the current DAT, so the normal DAT will not be able to reproduce even the audio signal.

このような問題を解決するためには、現行機種との互換
性をとりながら、オーディオ信号に悪影響を与えないで
ビデオ信号を記録再生できるようにしなければならない
。In order to solve these problems, it is necessary to be able to record and reproduce video signals without adversely affecting audio signals while maintaining compatibility with current models.

また、このように信号処理を実現できる信号処理装置に
あっては、オーディオ信号とビデオ信号の夫々のサンプ
リングクロツクが相違するため、その時間軸の違いを吸
収する関係で、時間軸変換用のメモリ手段を設ける必要
がある。そして、再生されたビデオ信号はモニタされる
が、メモリ手段へのビデオ信号の書き込みが終了するま
では、そのビデオ信号についての画面をモニタすること
ができない。In addition, in a signal processing device that can realize signal processing in this way, since the sampling clocks of the audio signal and the video signal are different, a clock for time axis conversion is used to absorb the difference in time axis. Memory means must be provided. The reproduced video signal is then monitored, but the screen associated with the video signal cannot be monitored until the writing of the video signal into the memory means is completed.

そうすると、少なくともビデオ信号の書き込みが終了す
るまでの期間は、モニタ画面には何等の映像も映出され
ないことになる。In this case, no video will be displayed on the monitor screen at least until the writing of the video signal is completed.

そこで、この発明はこのような点を考慮したものであっ
て、特にモニタ画面に何も画像が映出されないような事
態が発生しないようにしたイδ号処理装置を提案するも
のである。Therefore, the present invention takes these points into consideration, and particularly proposes an A/delta processing device that prevents the occurrence of a situation where no image is displayed on the monitor screen.

［課題を解決するための手段］ 上述の課題を解決するため、この発明においては、上位
Ｎビット（Ｎは整数）をオーディオ信号とし、下位Ｍビ
ット（間は整数）をビデオ信号として、このビデオ信号
を上記オーディオ信号に付加、若しくは分離してイε号
処理するようにしたディジクル信号の信号処理装置にお
いて、 上記オーディオ｛ε号に対応して挿入されるビデオ信号
の画面を再生してモニタするに際し、上記オーディオ信
号に対して最初に挿入されたビデオ信号に対しては、そ
の１画面分のビデオ信号の書き込みが終了するまで、少
なくともこの最初のビデオ信号についてのビデオ画面を
線順次的に表示できるように、上記ビデオイε号に対し
て書き込み及び読み出し処理が実行されるようになされ
たことを特徴とするものである。[Means for Solving the Problem] In order to solve the above-mentioned problem, in the present invention, the upper N bits (N is an integer) are used as an audio signal, the lower M bits (the interval between them is an integer) are used as a video signal, and this video In a digital signal signal processing device that adds or separates the signal to the audio signal and processes the signal ε, the screen of the video signal inserted corresponding to the audio ε is reproduced and monitored. At this time, for the video signal that is first inserted into the audio signal, at least the video screen for this first video signal is displayed line-sequentially until writing of the video signal for one screen is completed. The present invention is characterized in that writing and reading processes are executed on the video ε so as to be able to do so.

［作　用］ バッファメモリ手段１３０に設けられたラインメモリ１
３２．１３４は夫々この例でば２Ｈ　（Ｈは水平周期）
の期間にわたりビデオ信号をメモリできる。ラインメモ
リ１３２．１３４は２Ｈごとに交互に書き込まれ、また
読み出ざれる。その書き込みクロックはＤＡＴのサンプ
リングクロックｆｓで、読み出しクロツクはビデオ信号
のサンプリングクロツク（３ｆｓｃ）である。[Function] Line memory 1 provided in buffer memory means 130
32.134 are each 2H in this example (H is the horizontal period)
The video signal can be stored for a period of time. Line memories 132 and 134 are alternately written to and read from every 2H. The write clock is the sampling clock fs of the DAT, and the read clock is the sampling clock (3fsc) of the video signal.

読み出されたビデオ信号は垂直プランキング期間ＶＢＬ
Ｋを利用してメモリ手段６ｏの各メモリ（フィールドメ
モリ）６２．６４にストアされる。The read video signal is during the vertical planking period VBL.
K is stored in each memory (field memory) 62, 64 of the memory means 6o.

ただし、夫々は１画面分だけのビデオ信号がストアされ
る。However, each video signal for only one screen is stored.

したがって、例えばメモリ６２にはｌフィールド分のビ
デオ信号が２Ｈずつ順にメモリされる。Therefore, for example, video signals for l fields are sequentially stored in the memory 62 in units of 2H.

そして、書と込みが終了すると、次の２Ｈのビデオ信号
か到来するまで、そのメモリ６２が読み出しモードに制
御され、既に書き込まれているビデオ信号の全てが読み
出されて、その画面がモニタざれる。When the writing and writing are completed, the memory 62 is controlled to read mode until the next 2H video signal arrives, all of the video signals that have already been written are read out, and the screen is displayed on the monitor. It will be done.

メモリ６２にはビデオ信号が２Ｈずつストアされるもの
であるから、モニタ画面としては、２Ｈずつ順次画像情
報が増えることになり、丁度線順次的に画面が表示され
る（第１２図）。１画面全体の画像を表示するには、ｆ
ｓの書き込みクロツクを使用してメモリ６２に１画面分
のビデオ信号をストアするに要する時間（本例ではほぼ
２秒間）だけかかることになる。したがって、線順次的
表示期間はほぼ２秒である。その後は、メモリ６２にス
トアされたこの１フィールド分のビデオ信号が読み出さ
れてスチル画面としてモニタざれる。Since video signals are stored in the memory 62 in units of 2H, the image information increases sequentially in units of 2H on the monitor screen, and the screen is displayed in line-sequential fashion (FIG. 12). To display the entire image on one screen, press f
It takes the time (approximately 2 seconds in this example) required to store one screen worth of video signals in the memory 62 using the write clock of s. Therefore, the line sequential display period is approximately 2 seconds. Thereafter, this one field worth of video signals stored in the memory 62 is read out and monitored as a still screen.

別の画面のビデオ信号を再生したときには、上述したと
同一若しくは別のメモリ６２またぱ６４に、同じ＜２Ｈ
を単位として順次ストアざれて上述したと同じく線順次
的な表示及び面順次表示がなされる。When the video signal of another screen is played back, the same <2H
The images are stored sequentially in units of lines and displayed line-sequentially and screen-sequentially as described above.

こうすれば、メモリ６２若しくは６４に１画面分のビデ
オ信号をストアするまでの期間でも、最初から画面をモ
ニタできる。In this way, the screen can be monitored from the beginning even before the video signal for one screen is stored in the memory 62 or 64.

［実　施　例］ 続いて、この発明に係るディジタル信号の｛ε号処理装
置の一例を第１図以下を参照して詳細に説明する。[Embodiment] Next, an example of a digital signal {ε signal processing device according to the present invention will be described in detail with reference to FIG. 1 and subsequent figures.

第２図はオーディオ信号Ｓａとビデオ信号Ｓｖが混合さ
れたディジタル信号ＤＳのフォーマット（ビット構成）
の一例を示す。Figure 2 shows the format (bit configuration) of the digital signal DS, which is a mixture of the audio signal Sa and the video signal Sv.
An example is shown below.

この発明においては、従来機種との互換性と、オーディ
オ信号の再生品質の夫々を考慮して、同図ＣのようにＤ
ＡＴ本来のディジタル信号ＤＳのビット数を使用するも
、これが同図Ａ，Ｂに示すように２つに分割され、その
上位ビット側にはディジタルオーディオ信号ＤＳａが、
下位ビット側にはディジタルビデオ信号ＤＳｖが夫々当
てがわれる。In this invention, in consideration of both compatibility with conventional models and the playback quality of audio signals, the D
Although the number of bits of the AT original digital signal DS is used, it is divided into two as shown in A and B in the same figure, and the digital audio signal DSa is on the upper bit side.
A digital video signal DSv is applied to each of the lower bits.

音声フォーマットに準拠すれば、総ピット数をＴ　（Ｔ
は整数）とし、これをＴ＝１６に選定すると共に、ディ
ジタルオーディオ信号ＤＳａのビット数をＮ　（Ｎは整
数）とし、そして残りのビット数Ｍ　（＝Ｔ−Ｎ）をデ
ィジタルビデオ信号ＤＳｖとしたとき、Ｎは、 Ｎ２：１／２Ｔ に選定した方がよい結果が得られる。その中でも実用的
な値は、Ｎ＝８〜１０程度である（第２図Ａ）。これに
よって、ディジタルビデオ信号ＤＳＶは６〜８ビット構
成となる（第２図Ｂ）。本例では、Ｎ＝１０．Ｍ＝６と
している。If it conforms to the audio format, the total number of pits is T (T
is an integer), this is selected as T=16, the number of bits of the digital audio signal DSa is set to N (N is an integer), and the remaining number of bits M (=T-N) is set as the digital video signal DSv. In this case, better results can be obtained if N is selected as N2:1/2T. Among these, a practical value is about N=8 to 10 (Fig. 2A). As a result, the digital video signal DSV has a 6- to 8-bit configuration (FIG. 2B). In this example, N=10. M=6.

そして、ディジタルオーディオ信号ＤＳａが上位ビット
側にくるように、ディジタルオーディオ信号ＤＳａとデ
ィジタルビデオ信号ＤＳＶとを混合すれば、上位１０ビ
ットがディジタルオーディオ信号ＤＳａの領域となり、
下位６ビットがディジタルビデオ信号ＤＳｖの領域とな
る（第２図Ｃ）。Then, if the digital audio signal DSa and the digital video signal DSV are mixed so that the digital audio signal DSa is on the upper bit side, the upper 10 bits become the area of the digital audio signal DSa,
The lower 6 bits are the area of the digital video signal DSv (FIG. 2C).

オーディオ信号Ｓａに対してノイズリダクションなどの
ノイズ対策を施した状態でビデオ償号ＳＶと混合する場
合には、オーディオ４８号Ｓａとビデオ侶号Ｓｖとの関
係は上述した関係式にとらわれることはなく、オーディ
オ信号Ｓａのビット数をざらに少なくすることもできる
。When mixing the audio signal Sa with the video signal SV after applying noise countermeasures such as noise reduction, the relationship between the audio signal Sa and the video signal Sv is not limited to the above-mentioned relational expression. , it is also possible to roughly reduce the number of bits of the audio signal Sa.

このようなピット構成のディジタル信号ＤＳがＤＡＴに
設けられた回転磁気ヘッド（図示しない）に供給されて
記録ざれ、またこれより再生される。The digital signal DS having such a pit structure is supplied to a rotating magnetic head (not shown) provided on the DAT, where it is recorded and reproduced.

オーディオサンプリングクロックｆｓとして４８ｋＨｚ
を使用すると、これに対してビデオサンプリングクロツ
クが３ｆｓｃ（ｆｓｃは３．５８ＭＨｚ）の場合、周波
数的には両者は１１２倍程度の開きがあるため、１フィ
ールドのビデオ信号は約２秒かかって記録ざれる。また
、そのビデオ信号の画像内容に対応したオーディオ信号
（ナレーションやＢＧＭ）は２秒以上になるのが常であ
るから、通常は１枚の画像に対するオーディオ信号は２
秒以上記録ざれる。その結果、オーディオ信号を基準に
するならば、オーデ．イオ信号が終了するまでには、複
数枚の画像を挿入できることになる。48kHz as audio sampling clock fs
On the other hand, if the video sampling clock is 3fsc (fsc is 3.58MHz), the frequency difference between the two is about 112 times, so it takes about 2 seconds to generate one field of video signal. It will be recorded. Also, since the audio signal (narration or BGM) corresponding to the image content of the video signal is usually longer than 2 seconds, the audio signal for one image is usually 2 seconds or more.
More than a second is recorded. As a result, if the audio signal is used as a reference, the audio signal is the same. Multiple images can be inserted by the time the IO signal ends.

このことは、後の検索処理などを考慮すると、ビデオ信
号（画像データ）に対する何等かの識別コードを付加し
た状態で、ビデオ信号をオーディオ信号に加算した方が
好ましい。そのような観点から｛ｉ号フォーマットが構
築ざれている。Considering the later search processing and the like, it is preferable to add the video signal to the audio signal with some kind of identification code added to the video signal (image data). From this point of view, the {i format has been constructed.

第３図はその一例を示す。FIG. 3 shows an example.

オーディオ信号（音声データ）に対して挿入ざれるビデ
オ信号（画像データ）にあって、その前後に識別コード
ＩＤが付加される。識別コードＩＤとしては、図示する
ように、ビデオ信号の直前に付加されるスタートコード
部Ｓ−ＩＤと、直後に付加されるストップコード部Ｅ−
　ＩＤとで構成されている場合を例示する。An identification code ID is added before and after the video signal (image data) inserted into the audio signal (sound data). As shown in the figure, the identification code ID includes a start code section S-ID added immediately before the video signal, and a stop code section E-ID added immediately after the video signal.
An example is shown in which the information is configured with an ID.

スタートコード部Ｓ・ＩＤの利用例としては、（１）ビ
デオ信号のデータ、つまり画像データ自身の識別コード
、 （２）ビデオ｛＝号がどうゆう形態で構成されているか
つまり、コンポジイットビデオか、Ｙ信号とＣ信号のビ
デオか、Ｒ，Ｇ，Ｂコンポーネントビデオかの識別コー
ド、 （３）画像データの量子化ビット数、 （４）画像データに対する頭出しコード（ＬＳ・ＩＤ） などが挙げられる。ただし、これは一例に過ぎない。Examples of how the start code section S/ID can be used include: (1) identification code of video signal data, that is, image data itself, (2) how the video {= sign is configured, that is, whether it is a composite video or not. , identification code for Y signal and C signal video or R, G, B component video, (3) quantization bit number of image data, (4) cue code (LS/ID) for image data, etc. It will be done. However, this is just one example.

このような利用例を実現するには、スタートコード部Ｓ
−ＩＤを以下のように構成することが考えられる。To realize such a usage example, start code part S
- It is possible to configure the ID as follows.

第４図はその一例である。まず、図のように、最下位ピ
ットのみが「１」の６ビットコードをスタートコードと
する。同様に、オール「０」のコードをストップコード
とする。Figure 4 is an example. First, as shown in the figure, a 6-bit code in which only the lowest pit is "1" is used as a start code. Similarly, a code with all "0"s is used as a stop code.

６ビットを１ブロックＢとして取り扱うと、（４８００
＋１）ブロック（約５　０ｍｓｅｃ）でスタートコード
郎Ｓ−ＩＤが構築され、そのうち６００ブロックを主ブ
ロックとして、この主ブロックごとに同一のコードデー
タが挿入される。これは、スタートコード部のどの位置
から再生されても、スタートコード部Ｓ−　ＩＤを検索
できるようにするためである。Treating 6 bits as 1 block B, (4800
+1) A start code S-ID is constructed in blocks (approximately 50 msec), 600 of which are main blocks, and the same code data is inserted into each main block. This is so that the start code section S-ID can be searched no matter where in the start code section it is played back.

主ブロックは３０ブロックを単位とした２０個のサブブ
ロックに分割され、そのうち前半の１２サブブロックＦ
Ｏ−Ｆｉｌがフレーミングコードとして使用牙れる。そ
して、各サブブロックをＦＦｊ築する夫々のブロックの
コードが何れもスタートコードであるときに、始めて「
Ｏ」を当てるとすると、全てのサブブロックＦＯ〜Ｆ１
１が「Ｏ」であるときこれをフレーミングコードとして
判別する。The main block is divided into 20 sub-blocks of 30 blocks, of which the first 12 sub-blocks F
O-Fil is used as a framing code. Then, when the codes of each block that constructs each sub-block are start codes, for the first time,
If you guess “O”, all sub-blocks FO~F1
When 1 is "O", this is determined as a framing code.

また、残りの８サブブロックＤｏ〜Ｄ７はモードコード
として利用される。Furthermore, the remaining eight subblocks Do to D7 are used as mode codes.

モードコードの一例を第５図に示す。モードコードの内
容は一例である。An example of the mode code is shown in FIG. The content of the mode code is an example.

ストップコード部Ｅ−ＩＤは第４図に示すように、本例
では８ブロック（ほぼ９３μｓｅｃ）で構成ざれている
。As shown in FIG. 4, the stop code section E-ID is composed of 8 blocks (approximately 93 μsec) in this example.

そして、このストップコード部Ｅ−ＩＤの後半部に一定
期間のブランク期間を置き、このスタートコード部Ｓ・
ＩＤの最初から上記ブランク期間の終りまで（ほぼ２秒
）を１つの画像データの単位領域としている。この単位
領域の時間はまた垂直周期の１２０＠に相当する。Then, a certain blank period is placed in the latter half of this stop code section E-ID, and this start code section S-ID
The period from the beginning of the ID to the end of the blank period (approximately 2 seconds) is defined as one unit area of image data. The time of this unit area also corresponds to 120@ of the vertical period.

サブキャリャーｆｓｃは４フィールドでその位相が一巡
するので、サブキャリャーｆｓｃのほぼｌ２０倍に単位
領域を設定すると、前後して記録ざれる静止画用ビデオ
償号Ｓｖの位相は常に０相となって、サブキャリャーｆ
ｓｃの不連続性を回避できる。The phase of the subcarrier fsc goes around in four fields, so if the unit area is set to approximately l20 times the subcarrier fsc, the phase of the video decoding code Sv for still images recorded before and after will always be 0 phase, and the subcarrier f
sc discontinuity can be avoided.

さて、第１図はこのようなイｇ号形態を採るようにディ
ジタル信号ＤＳを処理したのち、ＤＡＴに記録し、また
これより再生されたディジタル信号ＤＳを元のオーディ
オ信号Ｓａとビデオ信号Ｓｖとに分離処理するための信
号処理装置１０の要部の一例を示す。Now, FIG. 1 shows that after processing the digital signal DS so as to adopt such an Ig format, the digital signal DS recorded on the DAT and reproduced from the DAT is converted into the original audio signal Sa and video signal Sv. An example of a main part of the signal processing device 10 for separating and processing is shown.

オーディオ信号Ｓａの信号処理系から説明する。The signal processing system for the audio signal Sa will be explained first.

オーディオインの端子１２に供給されたオーディオ信号
Ｓａはアンブ１４を経てローパスフィルタ１６に供給さ
れて帯域制限されたのち、Ａ／Ｄ変換Ｍ１８に供給され
て１０ビットのディジタルオーディオ信号ＤＳａに変換
される。そのときに使用するオーディオサンプリングク
ロツクはｆｓ　（４８ｋＨｚ）である。The audio signal Sa supplied to the audio in terminal 12 is supplied to the low-pass filter 16 via the amplifier 14 to be band-limited, and then supplied to the A/D converter M18 where it is converted into a 10-bit digital audio signal DSa. . The audio sampling clock used at this time is fs (48kHz).

ディジタルオーディオ｛ｇ号ＤＳａは混合分離手段８６
を構成する混合手段（加算器）２０に供給されて後述す
るディジタルビデオ信号ＤＳｖと混合される。混合され
たディジタル信号ＤＳ（第２図Ｃ）はディジタルアウト
処理回路２２に供給されて、音声フォーマットに準拠し
た形態のディジタル信号に変換される。Digital audio {No.g DSa is mixing and separating means 86
The video signal is supplied to a mixing means (adder) 20 constituting the video signal and mixed with a digital video signal DSv, which will be described later. The mixed digital signal DS (FIG. 2C) is supplied to the digital out processing circuit 22 and converted into a digital signal conforming to the audio format.

ディジタルアウト処理回路２２には、周知のようにビッ
トクロックＢＣＫ生成用のクロツク発生手段などが設け
られている。As is well known, the digital out processing circuit 22 is provided with clock generation means for generating the bit clock BCK.

フォーマット化されたディジタル信号ＤＳは端子２４を
経て最終的には回転磁気ヘッドに供給されてこれが記録
される。The formatted digital signal DS is finally supplied to the rotating magnetic head via the terminal 24 and is recorded.

回転磁気ヘッドより再生されたディジタルイε号ＤＳは
再生端子３２を経てディジタルイン処理回路３４に供給
ざれて、ディジタルイン処理される。The digital signal ε DS reproduced by the rotating magnetic head is supplied to the digital-in processing circuit 34 via the reproduction terminal 32 and subjected to digital-in processing.

例えば、ＰＬＬ回路（図示しない）が駆動ざれて再生ピ
ットクロックＢＣＫに同期したマスククロツクなどが生
成される。For example, a PLL circuit (not shown) is driven to generate a mask clock synchronized with the reproduced pit clock BCK.

このマスタクロックに基づいてディジタルオーディオ信
号ＤＳａとディジタルビデオ信号ＤＳｖとを分離するた
めの分離信号が生成ざれ、次段の分離手段３６からはデ
ィジタルオーディオ信号ＤＳａとディジタルビデオ信号
ＤＳｖとが分離されて出力される（第２図Ａ，Ｂ）。A separation signal for separating the digital audio signal DSa and the digital video signal DSv is generated based on this master clock, and the digital audio signal DSa and the digital video signal DSv are separated and output from the next-stage separation means 36. (Fig. 2 A, B).

分離された１０ビットのディジタルオーディオ信号ＤＳ
ａはＤ／Ａ変換器３８でアナログ信号に変換されると共
に、ローパスフィルタ４０で所定帯域に制限され、その
後アンプ４２を経てオーディオアウト端子４４に出力さ
れる。Separated 10-bit digital audio signal DS
a is converted into an analog signal by a D/A converter 38, limited to a predetermined band by a low-pass filter 40, and then outputted to an audio out terminal 44 via an amplifier 42.

ビデオ信号Ｓｖに対する信号処理系は次のような構成と
なる。The signal processing system for the video signal Sv has the following configuration.

ピデオイン端子５０に供給された静止画用のビデオ信号
Ｓｖはアンブ５２を介してＡ／Ｄ変換器５４に供給され
て、この例では６ビットのディジタルビデオ信号ＤＳｖ
に変換される。その際に使用されるサンプリングクロツ
クはサブキャリャーｆｓｃの整数倍の周波数であって、
この例では３ｆｓｃである。The still image video signal Sv supplied to the video-in terminal 50 is supplied to the A/D converter 54 via the amplifier 52, and in this example, a 6-bit digital video signal DSv is supplied to the A/D converter 54.
is converted to The sampling clock used at that time has a frequency that is an integral multiple of the subcarrier fsc,
In this example, it is 3fsc.

ディジタルビデオ信号ＤＳｖは入力信号と再生信号とを
切り換える切換スイッチ５６及びアフターレコーディン
グ（アフレコ）用の切換スイッチ５８を経てメモリ手段
６０に供給される。The digital video signal DSv is supplied to the memory means 60 via a changeover switch 56 for switching between an input signal and a reproduction signal and a changeover switch 58 for after-recording.

メモリ手段６０は、ディジタルピデオ信号ＤＳＶの時間
軸変換手段として機能するものである。The memory means 60 functions as a time axis conversion means for the digital video signal DSV.

換言すれば、ディジタルビデオ信号ＤＳｖをディジタル
オーディオ信号ＤＳａと結合するため、ピットクロック
ＢＣＫに同期してディジタルビデオ信号ＤＳｖを読み出
すときの時間軸伸張用として、及び再生されたディジタ
ルビデオ償号ＤＳｖの時間軸圧縮用として使用される。In other words, in order to combine the digital video signal DSv with the digital audio signal DSa, it is used for time axis expansion when reading out the digital video signal DSv in synchronization with the pit clock BCK, and for the time axis of the reproduced digital video decoded DSv. Used for axial compression.

メモリ手段６０は一対のメモリ（フィールドメモリ）６
２．６４を有し、これらに関連して設けられたメモリコ
ントロール回路７０．７２によって、１フィールド（若
しくは１フレーム）ずつ対応するメモリ６２．６４にス
トアされるように制｛卸される。The memory means 60 includes a pair of memories (field memories) 6
2.64, and are controlled by memory control circuits 70 and 72 provided in association with these so that each field (or one frame) is stored in the corresponding memory 62 and 64.

ｌ枚の画像のみを単発的に挿入する場合には、１フィー
ルドのビデオ信号のみが何れかのメモリにストアざれる
。同一の画面を連続して挿入する場合には、ストアされ
たビデオ信号を繰り返し読み出せばよい。異なる画面を
連続的に挿入する場合には、所定時間ごとにビデオ信号
が取り込まれ、これが交互にメモリされる。メモリ６２
．６４からのデータ読み出しは２秒程度かかるので、所
定時間とは２秒以上の任意の時間である。When only one image is inserted one-shot, only one field of video signal is stored in one of the memories. If the same screen is to be inserted continuously, the stored video signal may be repeatedly read out. When inserting different screens successively, video signals are captured at predetermined time intervals and are stored alternately. memory 62
．． Since it takes about 2 seconds to read data from 64, the predetermined time is any time longer than 2 seconds.

ここで、メモリ６２．６４への書き込みは３ｆＳＣのク
ロックで行なう。その読み出しは２ｆｓのクロックで行
なう。Here, writing to the memories 62 and 64 is performed using a 3fSC clock. The reading is performed using a 2fs clock.

これは、ディジタルビデオ信号ＤＳＶの時間軸をディジ
タルオーディオ信号ＤＳａの時間軸に、その同期を取り
ながら一致させるためである。第６図に示すように、デ
ィジタルオーディオ信号ＤＳａはＬ，Ｒチャネルの双方
を順次記録するようになっているため、読み出し時は、
ｆｓではなく、２ｆｓのクロックが使用される。This is to synchronize the time axis of the digital video signal DSV with the time axis of the digital audio signal DSa while maintaining synchronization. As shown in FIG. 6, since the digital audio signal DSa is designed to record both L and R channels sequentially, at the time of reading,
A 2fs clock is used instead of fs.

１００はメモリなどに対する制御手段であって、これに
はまず、サブキャリャ抽出回路１１０で抽出されたサブ
キャリャｆｓｃが供給される。制御手段１００ではこの
サブキャリャｆｓｃに基づいて、制ＩＩ＋４：ｏ号が夫
々のメモリコントロール回路７０．７２に供給ざれる。Reference numeral 100 denotes a control means for a memory, etc., to which the subcarrier fsc extracted by the subcarrier extraction circuit 110 is first supplied. Based on this subcarrier fsc, the control means 100 supplies control II+4:o to the respective memory control circuits 70 and 72.

１２４は信号処理装置１０におｌナる記録モード、再生
モードに関連して制御ざれる切換スイッチで、その切り
換え状態でモード判別が行なわれる。Reference numeral 124 denotes a changeover switch that is controlled in connection with the recording mode and playback mode of the signal processing device 10, and the mode is determined based on the switching state.

制御手段１００には、ざらにディジタルアウト処理回路
２２及びディジタルイン処理回路３４カ）らビットクロ
ックＢＣＫが供給される。したかって、このピットクロ
ックＢＣＫに同期する読み出しクロツクＲＣＫ（＝２ｆ
ｓ）が生成されるように、メモリコントロール回路７０
．７２に対し、所定の制御信号が供給ざれる。The control means 100 is supplied with a bit clock BCK from the digital out processing circuit 22 and the digital in processing circuit 34. Therefore, the read clock RCK (=2f
s) is generated, the memory control circuit 70
．． 72, a predetermined control signal is supplied.

その結果、ディジタルオーディオ信号ＤＳａとディジタ
ルビデオ信号ＤＳｖとはこのビットクａツクＢＣＫに完
全に同期した状態で混合手段２０に入力する。As a result, the digital audio signal DSa and the digital video signal DSv are input to the mixing means 20 in complete synchronization with the bit clock BCK.

また、ディジタルアウト処理回路と２では、その詳細な
説明は省略するが、ピットクロックＢＣＫに基づいて１
０ビットと６ビットのビット切替信号ＢＳが作成され、
このビット切替信号ＢＳが混合手段２０に供給ざれて、
１０ビットのディジタルオーディオ信号ＤＳａと６ビッ
トのディジタルビデオイ８号ＤＳｖとが、第２図Ｃのよ
うに混合される。In addition, in the digital out processing circuit 2, the detailed explanation is omitted, but based on the pit clock BCK, the
A bit switching signal BS of 0 bit and 6 bit is created,
This bit switching signal BS is supplied to the mixing means 20,
A 10-bit digital audio signal DSa and a 6-bit digital video signal No. 8 DSv are mixed as shown in FIG. 2C.

１１２は垂直同期信号の分離回路であって、ディジタル
ビデオ信号ＤＳｖより抽出分離された垂直同期信号が制
御回略１００に供給される。これによって、メモリ６２
．６４には常に垂直周期を基準にして１フィールド分の
ディジタルビデオ信号ＤＳｖがメモリされることになる
。Reference numeral 112 is a vertical synchronization signal separation circuit, and a vertical synchronization signal extracted and separated from the digital video signal DSv is supplied to the control circuit 100. This allows the memory 62
．． The digital video signal DSv for one field is always stored in the memory 64 based on the vertical period.

メモリ６２．６４の後段には連動して切り換えられる一
対の出力切換スイッチ６６．６８が設けられる。出力切
換スイッチ６８は信号記録時に１更用され、他方の出力
切換スイッチ６６は信号再生時に使用される。A pair of output selector switches 66, 68 which are switched in conjunction with each other are provided downstream of the memories 62, 64. The output changeover switch 68 is used once during signal recording, and the other output changeover switch 66 is used during signal reproduction.

出力切換スイッチ６８によってメモリ６２．６４から交
互に読み出されたディジタルピデオ信号ＤＳｖは、シン
クビットシフトエンコーダ７６に供給ざれてシンクビッ
トのシフト処理が行なわれる。The digital video signals DSv alternately read out from the memories 62 and 64 by the output changeover switch 68 are supplied to the sync bit shift encoder 76, where the sync bits are shifted.

本来、ビデオ信号は６ビットにＡ／Ｄ変換処理されるも
のであるから、そのシンクビットはオール「Ｏ」のディ
ジタルデータである。しかし、上述した識別コードＩＤ
を考慮して、第７図に示すように、画像に影響を及ぼさ
ないビットに識別コードＩＤを宛てがった関係上、シン
クビットのみ、そのビットをシフトさせる処理が行なわ
れて、識別コードＩＤとシンクビットとを識別できるよ
うにしている。Originally, a video signal is A/D converted into 6 bits, so its sync bits are all "O" digital data. However, the above-mentioned identification code ID
Considering this, as shown in FIG. 7, since the identification code ID is assigned to the bit that does not affect the image, processing is performed to shift only the sync bit, and the identification code ID is assigned to the bit that does not affect the image. and the sync bit can be distinguished from each other.

したがって、記録時はシンクビットが１ビットだけシフ
トする処理が行なわれ、その後加算器７８において、識
別コードＩＤが付加される。８０はこの識別コードＩＤ
の発生器である。Therefore, during recording, the sync bit is shifted by one bit, and then the adder 78 adds the identification code ID. 80 is this identification code ID
It is a generator of

識別コードＩＤが付加されたディジタルビデオｆｇ号Ｄ
Ｓｖは処理回路８２で並列・直列変換処理がなされると
共に、ディジタルビデオ償号ＤＳｖの最上位ビットＭＳ
Ｂに対するビット反転処理か行なわれる。この処理につ
いては後述する。Digital video FG No. D with identification code ID added
Sv is subjected to parallel/serial conversion processing in the processing circuit 82, and is converted into the most significant bit MS of the digital video decoding DSv.
Bit inversion processing for B is also performed. This process will be described later.

所定の信号処理を終了したディジタルビデオ偲号ＤＳＶ
はフォーマット変換回路８４で、ＤＡＴの信号フォーマ
ットに準拠したフォーマットに変換されたのち、第２図
Ｃのようにディジタルオーディオ信号ＤＳａに混合ざれ
てＤＡＴ側に送出される。Digital video memory DSV that has completed predetermined signal processing
is converted by the format conversion circuit 84 into a format conforming to the DAT signal format, and then mixed with the digital audio signal DSa and sent to the DAT side as shown in FIG. 2C.

ディジタル信号ＤＳの再生時には、分離手段３６におい
てディジタルオーディオ信号ＤＳａとディジタルビデオ
信号ＤＳｖとに分離される。分離されたディジタルビデ
オ信号ＤＳｖはフォーマット逆変換回路８８で元のフォ
ーマットに変換され、これが信号処理回路９０で直列・
並列変換処理が行なわれると共に、ディジタルピデオ信
号ＤＳＶの最上位ビットの再反転処理が行なわれる。When the digital signal DS is reproduced, the separating means 36 separates it into a digital audio signal DSa and a digital video signal DSv. The separated digital video signal DSv is converted to the original format by the format inverse conversion circuit 88, and this is converted into the original format by the signal processing circuit 90.
Parallel conversion processing is performed, and at the same time, re-inversion processing of the most significant bit of digital video signal DSV is performed.

その後、シンクビットシフトデコーダ９２で、シンクビ
ットのみ記録時とは逆シフト処理がなされて、元のシン
クビットに戻される（第７図参照）。Thereafter, in the sync bit shift decoder 92, only the sync bits are shifted in the opposite direction to that during recording, and returned to the original sync bits (see FIG. 7).

そのあとは、パッファメモリ手段１３０に供給される。Thereafter, it is supplied to the buffer memory means 130.

バッファメモリ手段１３０は一対のラインメモリ、本例
では２Ｈのラインメモリ１３２．１３４を有し、これら
に２Ｈごとに再生ディジタルビデオ｛ｆｆｉ号ＤＳｖが
交互に書き込まれ、そして交互に読み出される。バッフ
ァメモリ手段１３０を設けたのは、最初の画面をモニタ
するとき、線順次的表示を行なわせるためであって、詳
細は後述する。The buffer memory means 130 has a pair of line memories, in this example 2H line memories 132 and 134, into which the reproduced digital video {ffi number DSv is alternately written every 2H and read out alternately. The buffer memory means 130 is provided in order to perform line-sequential display when monitoring the first screen, and the details will be described later.

バッファメモリ手段１３０から読み出されたディジタル
ビデオ信号ＤＳｖは切換スイッヂ５６，５８を経てメモ
リ６２．６４に供給され、再生ディジタルビデオ信号Ｄ
ＳｖがピットクロックＢＣＫに同期した書き込みクロッ
クＷＣＫ（−２ｆｓ）によって書き込まれ、サブキャリ
ャｆｓｃに関連した読み出しクロックＲＣＫ（＝３ｆｓ
ｃ）に基づいて読ゐ出される。The digital video signal DSv read out from the buffer memory means 130 is supplied to the memories 62 and 64 via the changeover switches 56 and 58, and the reproduced digital video signal D
Sv is written by the write clock WCK (-2fs) synchronized with the pit clock BCK, and the read clock RCK (=3fs) related to the subcarrier fsc.
c).

出力切換スイッチ６６より出力されたディジタルビデオ
信号ＤＳｖは入出力モニタ用の切換スイッチ１０２を経
てＤ／Ａ変換器１０４でアナログ変換され、これがアン
ブ１０６を介して出力端子１０８にビデオアウトとして
出力される。ビデオアウト側にはモニタ手段（図示しな
い）がある。The digital video signal DSv output from the output changeover switch 66 passes through the input/output monitor changeover switch 102, is converted into an analog signal by the D/A converter 104, and is outputted as video out to the output terminal 108 via the amplifier 106. . There is a monitor means (not shown) on the video out side.

信号処理回路９０の出力段側には識別コードＩＤの検出
手段９４が設けられ、検出された識別コードＩＤは制御
回路１００に供給される。この識別コートＩＤによって
メモリコントロール回路７０．７２が制御されたり、モ
ード情報に基づいて信号処理が変更される。An identification code ID detection means 94 is provided on the output stage side of the signal processing circuit 90, and the detected identification code ID is supplied to the control circuit 100. The memory control circuits 70 and 72 are controlled by this identification code ID, and signal processing is changed based on mode information.

さて、識別コードＩＤが付加されたディジタルビデオ信
号ＤＳｖを再生してメモリ手段６０に記憶する場合、画
像データのみが記憶される。その際、画像データの最初
のデータから所定時間経過した時点が最終画像データと
なるが、この最終画像データをより正確に検出するため
、時間の管理の他に、ストップコードＥ−　ＩＤを検出
し、その両者が一致したとき最終画像データとして判断
することが好ましい。そして、この最終画像データのス
トアが終了した段階で、メモリ６２．６４の書き込み、
読み出しモードが逆転すると共に、出力切換スイッチ６
６．６８も切り替わる。Now, when the digital video signal DSv to which the identification code ID is added is reproduced and stored in the memory means 60, only image data is stored. At this time, the final image data is obtained when a predetermined period of time has elapsed from the first data of the image data, but in order to more accurately detect this final image data, in addition to time management, the stop code E-ID is detected. , it is preferable to judge it as the final image data when both of them match. Then, when the storage of this final image data is completed, writing to the memory 62, 64,
When the read mode is reversed, the output selector switch 6
6.68 also switches.

一方、ディジタルビデオイ８号ＤＳｖの再生中にＤＡＴ
の再生モードが停止したようなときには、端子３２に入
力する再生出力データは第８図に示すように、オール「
Ｏ」である。画像データに対する時間管理（カウントア
ップ処理）は、信号処理装置１０側で行なわれるから、
ＤＡＴが停止モードとなっても、これに連動してカウン
トアップ処理が停止することはない。On the other hand, during the playback of Digital Video i No. 8 DSv, the DAT
When the playback mode of the is stopped, the playback output data input to the terminal 32 is all "
O”. Since time management (count-up processing) for image data is performed on the signal processing device 10 side,
Even if the DAT enters the stop mode, the count-up process does not stop in conjunction with this.

そのため、メモリ手段６０は相変らず書き込ｂモードと
なっているから、オール「０」のデータを本来の画像デ
ータとして対応するメモリ、例えば６４にストアしてし
まう。Therefore, since the memory means 60 is still in the write b mode, all "0" data is stored in the corresponding memory, for example 64, as original image data.

そして、停止モードから所定の時間が経過すると、最終
画像データの再生時間が到来すると共に、そのときの再
生データは常にオール「０」になっているから、これを
ストップコードと誤って判断してしまう。そうなると、
信号処理装置１０側では、最終画像データが到来したも
のとみなして、メモリ手段６０に対して、書き込み、読
み出しモード及び切換スイッチ６６．６８の切り換えを
指示するから、メモリ６４は読み出しモードに制｛卸さ
れる。Then, when a predetermined period of time has elapsed from the stop mode, the playback time for the final image data has arrived, and since the playback data at that time is always all "0", this may be mistakenly judged as a stop code. Put it away. In that case,
The signal processing device 10 assumes that the final image data has arrived and instructs the memory means 60 to write and read modes and change the changeover switches 66 and 68, so the memory 64 is controlled to the read mode. Wholesale.

そうすると、ＤＡＴが停止モードになってからメモリ６
４に書き込まれたデータ「０」が読み出され、これか画
像としてモニタされるから、データ「０」の部分が黒く
写り、非常に見苦しい画像がモニタざれることになって
しまう。Then, after DAT goes into stop mode, memory 6
Since the data ``0'' written in 4 is read out and monitored as an image, the data ``0'' portion appears black, resulting in a very unsightly image that is not displayed on the monitor.

これを避けるため、画像データの最上位ビットを、反転
記録し、再生時に再反転すれば、第８図のように、途中
停止時の再生出力が、たとえオール「Ｏ」であっても、
再反転処理すると、その最上位ビットは「１」になる。To avoid this, if the most significant bit of the image data is recorded inverted and then re-inverted during playback, as shown in Figure 8, even if the playback output when stopped midway is all "O",
After re-inversion processing, the most significant bit becomes "1".

これによって、信号処理装置１０側では、（１）最終画
像データの到来と誤判断しない。As a result, on the signal processing device 10 side, (1) there is no misjudgment that the final image data has arrived;

（２）そのため、メモリ手段６０は切り換え制１卸ざれ
ない。(2) Therefore, the memory means 60 cannot be replaced by the switching system 1.

ことになるから、（２）によって、この場合は常に前画
面がモニタされることになり、上述した欠点はなくなる
。Therefore, according to (2), the previous screen is always monitored in this case, and the above-mentioned drawback is eliminated.

アフレコの動作を次に説明する。The operation of dubbing will be explained next.

その前に、この信号処理装置１０には、第１図に示すよ
うに少なくとも２個のファンクションスイッチ１２０，
１２２が設けられる。一方はモードスイッチであり、他
方はシャッタスイッチてある。Before that, this signal processing device 10 includes at least two function switches 120, as shown in FIG.
122 is provided. One is a mode switch and the other is a shutter switch.

モードスイッチ１２０は挿入すべき画面が単発（シング
ル）か、連続かを選択するためのものであり、シャッタ
スイッチ１２２とは、挿入画面が単発のとき、挿入した
い画面を選択するためのスイッチである。The mode switch 120 is for selecting whether the screen to be inserted is single or continuous, and the shutter switch 122 is for selecting the screen to be inserted when the screen to be inserted is a single shot. .

オーディオ信号をアフレコするときには、挿入画面はそ
のままであるから、ＤＡＴを再生状態にして、画面をモ
ニタしながら、アフレコしたい画面が写し出されたとき
に、アフレコモードにする。When dubbing an audio signal, the insertion screen remains as it is, so put the DAT in a playback state, monitor the screen, and switch to dubbing mode when the desired screen for dubbing appears.

そして、メモリ６２．６４の書き込み、読み出しは交互
に繰り返されるが、オーディオ信号のアフレコを行なう
ときには、その切り換え状態が固定される。Writing and reading from and to the memories 62 and 64 are repeated alternately, but when performing post-recording of audio signals, the switching state is fixed.

例えば、メモリ６２の画像データをモニタ中のときアフ
レコモードを選択すると、メモリ６２の画像データが常
にモニタされ、これに対しメモリ６４の画像データがＤ
ＡＴに記録できる状態にある。For example, if the dubbing mode is selected while image data in the memory 62 is being monitored, the image data in the memory 62 is always monitored, whereas the image data in the memory 64 is
It is in a state where it can be recorded on AT.

メモリ６２と６４の画像データは殆どの場合一致してい
ない。これに対して、オペレータはモニタ画面を見なが
らアフレコ操作を行なうので、アフレコ中のモニタ画面
と、アフレコによって実際に記録される画面とが相違し
てしまう。The image data in memories 62 and 64 do not match in most cases. On the other hand, since the operator performs dubbing operations while looking at the monitor screen, the monitor screen during dubbing and the screen actually recorded by dubbing end up being different.

これをなくすには、アフレコモートのときには、モニタ
ざれている画像と、記録されるべき画像とを一致させれ
ばよい。In order to eliminate this problem, it is sufficient to match the image that is not being monitored with the image that is to be recorded during post-recording mode.

そのため、ハード的にはアフレコ用の切換スイッチ５８
が設けられる。Therefore, in terms of hardware, the changeover switch 58 for dubbing
is provided.

アフレコモードを第９図を参照して説明する。The dubbing mode will be explained with reference to FIG.

切換スイッチ６６．６８は第１図の状態に切り換えられ
ているものとする（第９図Ｆ）。It is assumed that the changeover switches 66 and 68 are switched to the state shown in FIG. 1 (FIG. 9F).

ディジタルビデオ信号ＤＳｖ中に付加された識別コード
ＩＤはメモリざれないように、ライトイネーブル信号Ｗ
Ｔが出力される（同図Ａ．Ｃ）。To prevent the identification code ID added to the digital video signal DSv from being lost to memory, a write enable signal W is sent.
T is output (A and C in the same figure).

識別コードＩＤのうち頭出しコードＬＳ−１０が検出さ
れると、アドレスクリャバルスが出力ざれる（同図Ｂ）
。メモリ６４が書き込み状態のとき、シャツタスイッチ
１２２が押ざれると（同図Ｄ）、制御回′ｉ８１００は
アフレコモードと判断して、メモリ手段６０の動作モー
ドを直前の動作モードに固定する。When the cue code LS-10 of the identification code ID is detected, the address clear signal is output (B in the same figure).
. When the shutter switch 122 is pressed while the memory 64 is in the writing state (D in the figure), the control circuit 'i8100 determines that it is the post-recording mode and fixes the operation mode of the memory means 60 to the previous operation mode.

モして、アフレコスイッチ５８を第１図の端子Ｃ側に切
り換える。と同時に、メモリ６４に対する書き込みクロ
ツクＲＣＫの周波数を２ｆｓから３ｆｓｃに変更する（
同図Ｅ）。そうすると、メモリ６２の画像データがアフ
レコスイッチ５８を介してメモリ６４に供給されて、こ
れが高速で再書き込みざれる。Then, switch the dubbing switch 58 to the terminal C side in FIG. At the same time, the frequency of the write clock RCK for the memory 64 is changed from 2fs to 3fsc (
Figure E). Then, the image data in the memory 62 is supplied to the memory 64 via the dubbing switch 58, and is rewritten at high speed.

これで、メモリ６２．６４の画像データが一致し、モニ
タ画面と、記録すべき画像データが一致する。Now, the image data in the memories 62 and 64 match, and the monitor screen and the image data to be recorded match.

書き込みが終了すると、メモリ６４に対するライトイネ
ーブル信号ＷＴが反転して、その後は画像データの書ぎ
込みができない。アフレコスイッチ５８も自動的に元に
復帰し、端子ｄ側に切り替わる（同図Ｇ）。アフレコモ
ードの解除は、再生中に再びシャッタスイッチ１２２を
押すか、モードスイッチ１２０を連続側に切り換えれば
よい。When writing is completed, the write enable signal WT for the memory 64 is inverted, and image data cannot be written thereafter. The dubbing switch 58 also automatically returns to its original state and switches to the terminal d side (G in the same figure). The dubbing mode can be canceled by pressing the shutter switch 122 again during playback or by switching the mode switch 120 to the continuous side.

ところで、ビデオ信号をメモリ手段６０にストアするに
は、■画面につきほぼ２秒のストア時間を要する。その
ため、例えば第１０図のように、一つのオーディオ信号
（例えば、音声１）に対して同一の画面を複数回挿入し
たデイジタルイε号ＤＳを再生する場合、最初の画面（
画面１）のビデオ信号がメモリ手段６０にストアされる
までの時間は、画面をモニタしようとしても何も写らな
い。By the way, to store the video signal in the memory means 60, approximately 2 seconds per screen is required. Therefore, for example, when playing back a digital IE DS in which the same screen is inserted multiple times for one audio signal (for example, audio 1) as shown in Figure 10, the first screen (
Until the video signal of screen 1) is stored in the memory means 60, nothing will be displayed even if the screen is to be monitored.

最初の画面１に対する１フィールド分のビデオ信号が全
てストアされて始めてその画面をモニタできる。以後は
同じビデオ信号を繰り返し利用すればよいので、モニタ
表示としては第１０図のようになる。Only after all video signals for one field for the first screen 1 have been stored can that screen be monitored. Thereafter, the same video signal can be used repeatedly, so the monitor display will be as shown in FIG. 10.

しかし、最初の画面１についてもオーディオ信号の再生
と同期してモニタできた方がよい。ところが、１画面分
のビデオ信号をメモリ手段６０に蓄積するには、どうし
てもほぼ２秒かかってしまう。これは、オーディオサン
プリングクロックｆＳを書き込みクロツクとせざるを得
ないからである。However, it would be better if the first screen 1 could also be monitored in synchronization with the reproduction of the audio signal. However, it inevitably takes about two seconds to store one screen worth of video signals in the memory means 60. This is because the audio sampling clock fS must be used as the write clock.

そこで、以下のような工夫をする。それは、第１１図に
示すように最初の画面については、線順次的に表示して
モニタする。そうすれば、オーディオ信号にほぼ同期し
た状態で最初の画面をモニタできる。線順次的な表示は
最初の１画面をメモリ手段６０にストアするまでの期間
であって、その後はストアされたビデオ信号が再利用さ
れる。そうすれば、面順次表示が可能になる。Therefore, try the following measures. As shown in FIG. 11, the first screen is displayed and monitored line-sequentially. That way, you can monitor the first screen in near sync with the audio signal. The line sequential display is a period until the first screen is stored in the memory means 60, after which the stored video signal is reused. In this way, sequential display becomes possible.

線順次的表示は画面の内容が異なるごとに実行される。Line-sequential display is performed each time the screen contents differ.

したがって、一つの音声に画面が複数枚挿入ざれている
ときには、第１２図のようなモニタ表示となる。Therefore, when a plurality of screens are inserted into one audio, the monitor display is as shown in FIG. 12.

以上の動作を達成するため、第１図に示すようにバッフ
ァメモリ手段１３０が設けられている。In order to accomplish the above operations, a buffer memory means 130 is provided as shown in FIG.

一対のラインメモリ１３２，１３４には第１３図Ａ，Ｂ
に示すように、オーディオサンプリングクロックｆｓを
用いて交互に再生ディジタルビデオ信号ＤＳＶが書き込
まれ、そしてビデオサンプリングクロック３ｆｓｃを用
いてこれらが交互に読み出される。読み出しタイミング
は垂直プランキングパルスＶＢＬＫ　（第１２図Ｃ）に
同期して行なわれる。この例では、書き込み終了直後に
得られる垂直プランキングパルスＶＢＬＫに同期して読
み出される。A pair of line memories 132 and 134 are provided in FIGS. 13A and 13B.
As shown in FIG. 3, reproduction digital video signals DSV are written alternately using the audio sampling clock fs, and these are alternately read using the video sampling clock 3fsc. The read timing is performed in synchronization with the vertical planking pulse VBLK (FIG. 12C). In this example, reading is performed in synchronization with the vertical blanking pulse VBLK obtained immediately after the writing is completed.

その後、メモリ６２（若しくは６４）に再書き込みされ
る。したがって、メモリ６２には２Ｈづつ順次ビデオサ
ンプリングクロツク３ｆｓｃを用いてビデオ信号が書き
込まれ、その書き込みが終了すると、読み出しモードに
遷移し、次の２Ｈのビデオ信号が再書き込みされるまで
の間、再書き込みされた全てのビデオ信号がビデオサン
プリングクロック３ｆｓｃを用いて読み出されてこれが
モニタされる（同図Ｄ−Ｆ）。Thereafter, it is rewritten into the memory 62 (or 64). Therefore, video signals are sequentially written into the memory 62 in 2H increments using the video sampling clock 3fsc, and when the writing is completed, the mode transitions to the read mode, and until the next 2H video signal is rewritten, All rewritten video signals are read out using the video sampling clock 3fsc and monitored (D-F in the same figure).

したがって、最初は２Ｈ分のビデオ信号が読み出されて
、これがモニタされるが、次の読み出しモードでは、最
初に再書き込みされた２Ｈ分のビデオ信号の他に、これ
に続けて直前に再書き込みされた２Ｈ分のビデオ信号も
同時に読み出ざれる。Therefore, at first, 2H worth of video signal is read out and monitored, but in the next read mode, in addition to the 2H worth of video signal that was rewritten first, the following rewritten data is read immediately before. The 2H worth of video signals that have been read out can also be read out at the same time.

その結果、モニタ画面は同図Ｆに示すように、画面が２
Ｈ分づつ順次増加するから、丁度線順次的に画面が表示
されることになる。As a result, the monitor screen has two screens, as shown in Figure F.
Since the number increases sequentially by H minutes, the screen is displayed exactly in line-sequential fashion.

そして、最後の２８　（２６０〜２６２Ｈ目）のビデオ
信号の再書き込みが終了すると、同図Ｆのように１画面
分の画像が完成する。その後は、同一のビデオ信号を再
利用してモニタされるから、最初の２秒間が線順次的に
表示ざれ、その後は面順次表示となる（第ｌ１図参照）
。When the rewriting of the last 28 (260th to 262nd H) video signals is completed, an image for one screen is completed as shown in F in the figure. After that, the same video signal is reused for monitoring, so the first two seconds are not displayed line-sequentially, and after that, they are displayed frame-sequentially (see Figure 11).
.

こうすれば、オーディオ信号とほぼ同期して挿入画面を
モニタできる。In this way, the inserted screen can be monitored almost in synchronization with the audio signal.

複数の画面が挿入されているときには、第１２図のよう
に異なる画面ごとに、その最初の画面が線順次的表示と
なる。挿入画面が同一か相違するかは、その情報を上述
した識別コードのうちモードコードに入力しておけば、
画面の異同を簡単に判別できる。また、その判別出力で
メモリ手段６０のメモリモードが制御ざれる。When a plurality of screens are inserted, the first screen of each different screen is displayed line-sequentially as shown in FIG. To determine whether the inserted screens are the same or different, enter that information into the mode code of the identification codes mentioned above.
You can easily distinguish between different screens. Further, the memory mode of the memory means 60 is controlled by the output of the determination.

以上の構成によって、オーディオ信号Ｓａとビデオ信号
Ｓｖとを、現行の音声フォーマットに適合させて混合す
ることができる。この場合、オーディオ｛＝号Ｓａは現
行の１６ピット構成から１０ビット構成に、その量子化
数が減少するが、この量子化数の減少に伴う音質劣化が
少ない。また、映像は静止画であるため、６ビットの量
子化で十分である。With the above configuration, it is possible to mix the audio signal Sa and the video signal Sv while adapting them to the current audio format. In this case, the number of quantizations of the audio {= signal Sa is reduced from the current 16-bit configuration to the 10-bit configuration, but the deterioration of sound quality due to this decrease in the number of quantizations is small. Furthermore, since the video is a still image, 6-bit quantization is sufficient.

そして、オーディオ信号Ｓａとビデオ信号Ｓｖとが混合
されたディジタル信号ＤＳを現行のＤＡＴで再生する場
合、つまり、第１４図に示すように、ビデオ再生系のな
いＤＡＴを用いて、このディジタルビデオ信号ＤＳｖを
ディジタルオーディオイε号ＤＳａとして再生した場合
のオーディオ信号Ｓａへの影響も殆んどない。When the digital signal DS, which is a mixture of the audio signal Sa and the video signal Sv, is to be played back using the current DAT, that is, as shown in FIG. When DSv is reproduced as a digital audio signal ε DSa, there is almost no effect on the audio signal Sa.

その場合、オーディオ信号Ｓａにとってビデオ信号Ｓｖ
はノイズ成分に他ならない。しかし、第２図Ｃから明ら
かなように、ディジタルビデオイ８号ＤＳｖはディジタ
ルオーディオ信号ＤＳａの下位ビット側に挿入されるも
のであるから、オーディオ信号Ｓａは６ＮｄＢ程度のダ
イナミックレンジがとれる。In that case, for the audio signal Sa, the video signal Sv
is nothing but a noise component. However, as is clear from FIG. 2C, since the digital video signal No. 8 DSv is inserted into the lower bit side of the digital audio signal DSa, the audio signal Sa can have a dynamic range of about 6NdB.

したがって、上述したように、量子化数Ｎを１０ピット
程度に選定すれば、コンパクトカセット、ドルビーＢ（
商標）録再程度のダイナミックレンジとなる。このよう
なことから、同時にビデオ信号Ｓｖが再生されても、オ
ーディオ信号Ｓａへの影響は殆んどなく、音質劣化が少
ない。Therefore, as mentioned above, if the quantization number N is selected to be about 10 pits, compact cassette, Dolby B (
Trademark) The dynamic range is comparable to recording and playback. For this reason, even if the video signal Sv is played back at the same time, there is almost no effect on the audio signal Sa, and there is little deterioration in sound quality.

第２図Ｄのようにディジタルビデオ信号ＤＳｖの最下位
ビットデータｖＯがディジタルオーディオ｛ｇ号ＤＳａ
の最下位ビットデータＡＯ側にくるようにビットの結合
位置を逆転させれば、オーディオ信号Ｓａへの影響を実
用上無視でざる。As shown in FIG. 2D, the least significant bit data vO of the digital video signal DSv is the digital audio {g signal DSa
If the bit combination position is reversed so that the least significant bit data AO is on the side, the influence on the audio signal Sa can be practically ignored.

アフレコ処理としては、オーディオ信号をアフレコする
例であるが、ビデオ信号をアフレコするようにも構成で
きるし、その何れかを選択できるように構成することも
できる。As for the post-recording process, although this is an example of post-recording an audio signal, it can also be configured to post-record a video signal, or it can be configured so that either one of these can be selected.

モニタ画面の線順次的表示においては、２Ｈ単位ではな
く、ｎＨ　（ｎは３以上の整数）を単位としてもよζ）
。In the line-sequential display on the monitor screen, the unit may be nH (n is an integer of 3 or more) instead of 2H.
.

上述では、Ｔ＝１６，Ｎ＝１０．Ｍ＝６として説明した
が、上述したようにＮ，Ｍの値はこれに限るものではな
い。In the above, T=16, N=10. Although the explanation has been made assuming that M=6, the values of N and M are not limited to this as described above.

［発明の効果］ 以上説明したように、この発明によれば、オーディオ｛
＝号の他に、静止画などのビデオイε号も同時に記録再
生するに際し、ＤＡＴの音声フォーマットに則って両者
を混合する“ようにしたものである。[Effect of the invention] As explained above, according to the invention, audio {
In addition to the ``='' sign, when recording and reproducing a video ε sign such as a still image at the same time, the two are mixed in accordance with the DAT audio format.

これによれば、現行機種（ＤＡＴ）との互換性を取るこ
とができる。勿論、再生オーディオ信号の音質劣化が少
なくなるように工夫ざれている。According to this, compatibility with the current model (DAT) can be achieved. Of course, efforts have been made to minimize deterioration in the sound quality of the reproduced audio signal.

ざらに、画面をモニタする場合でも、特定の画面を線順
次的に表示すれば、オーディオ信号の再生とほぼ同期し
て最初の画面をモニタできるので、音声は再生されてい
るが、画面が写らないような不都合な事態を回避できる
特徴を有する。Roughly speaking, even when monitoring screens, if you display specific screens line-by-line, you can monitor the first screen almost in synchronization with the audio signal playback, so if the audio is being played but the screen is not visible. It has the characteristic of avoiding inconvenient situations that would otherwise occur.

したがって、この信号処理装置はイベント用のＤＡＴな
どの付属機器として使用して極めて好適である。Therefore, this signal processing device is extremely suitable for use as an accessory device such as a DAT for events.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明に係るデイジタル信号の４８号処理装
置の一例を示す系統図、第２図はデイジタル信号の音声
フォーマットの一例を示す構成図、第３図〜第７図は夫
々識別コードの説明図、第８図はディジタルビデオ信号
のビット反転処理の説明図、第９図はアフレコ処理の波
形図、第１０図〜第１３図は線順次的表示の説明図、第
１４図は現行のＤＡＴの一例を示す系統図である。 １　０ ２０ ３　６ ５８ ６０ ７６ ・４８号処理装置 ・混合手段 ・分離手段 ・アフレコスイッチ ・ビデオ信号のメモリ手段 ・シンクビットシフトエンコーダ ８０　・　・ ８２．９０　　・　・ ９２　・　・ ９４　・　・ １　３０　・　・ １３２，　　１３４ Ｓａ　　・　・ ＤＳａ　　・　・ Ｓｖ　　◆　・ ＤＳｖ　・　・ ・識別コード発生器 ・信号処理回路 ・シンクビットシフトデコーダ ・識別コード検出回路 ・バッファメモリ手段 ・ラインメモリ ・オーディオ信号 ・ディジタルオーディオ信号 ・ビデオ信号 ・ディジタルビデオ｛＝号 Ａ 第５図 Ｂ 第６図Fig. 1 is a system diagram showing an example of the No. 48 digital signal processing device according to the present invention, Fig. 2 is a block diagram showing an example of the audio format of the digital signal, and Figs. Fig. 8 is an explanatory diagram of bit inversion processing of a digital video signal, Fig. 9 is a waveform diagram of post-recording processing, Figs. 10 to 13 are explanatory diagrams of line sequential display, and Fig. 14 is an illustration of the current It is a system diagram showing an example of DAT. 1 0 20 3 6 58 60 76 ・Processing device No. 48・Mixing means・Separating means・Dub recording switch・Video signal memory means・Sync bit shift encoder 80 ・ ・ 82.90 ・ ・ 92 ・ ・ 94 ・ ・ 1 30 ・・ 132, 134 Sa ・ ・ DSa ・ ・ Sv ◆ ・ DSv ・ ・ ・Identification code generator・Signal processing circuit・Sync bit shift decoder・Identification code detection circuit・Buffer memory means・Line memory・Audio signal・Digital audio signal・Video signal/digital video {= No.A Figure 5B Figure 6

Claims (1)

【特許請求の範囲】[Claims] （１）上位Ｎビット（Ｎは整数）をオーディオ信号とし
、下位Ｍビット（Ｍは整数）をビデオ信号として、この
ビデオ信号を上記オーディオ信号に付加、若しくは分離
して信号処理するようにしたディジタル信号の信号処理
装置において、 上記オーディオ信号に対応して挿入されるビデオ信号の
画面を再生してモニタするに際し、上記オーディオ信号
に対して最初に挿入されたビデオ信号に対しては、その
１画面分のビデオ信号の書き込みが終了するまで、少な
くともこの最初のビデオ信号についてのビデオ画面を線
順次的に表示できるように、上記ビデオ信号に対して書
き込み及び読み出し処理が実行されるようになされたこ
とを特徴とするディジタル信号の信号処理装置。(1) A digital device in which the upper N bits (N is an integer) are used as an audio signal, the lower M bits (M is an integer) are used as a video signal, and this video signal is added to the audio signal or separated from the audio signal for signal processing. In a signal processing device, when playing back and monitoring a screen of a video signal inserted corresponding to the audio signal, one screen of the video signal inserted first with respect to the audio signal is displayed. The writing and reading processes are performed on the video signal so that the video screen for at least this first video signal can be displayed line-sequentially until the writing of the video signal for the first video signal is completed. A signal processing device for digital signals, characterized by: