JPH03143178A - Image signal processor - Google Patents
Image signal processorInfo
- Publication number
- JPH03143178A JPH03143178A JP1283240A JP28324089A JPH03143178A JP H03143178 A JPH03143178 A JP H03143178A JP 1283240 A JP1283240 A JP 1283240A JP 28324089 A JP28324089 A JP 28324089A JP H03143178 A JPH03143178 A JP H03143178A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- differential amplifier
- image signal
- potential
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はイメージセンサの画像信号を増幅しその黒基準
ビット部を所定の電位にクランプする画像信号処理装置
に関すん
従来の技術
従来の画像信号処理装置としてＧＥＬ 例えば特開昭
６４−６２９６９号公報に示されていも第３図はこの従
来の画像信号処理装置のブロック図を示すものであり、
１０１はＣＣＤセンサの出力信号を入力信号ＩＮとし
て＋側端子に取り込へ また 一端子に後述のバッファ
アンプ１０８の出力信号を取り込むアン”２’、 １
０２はアンプｌＯ１の出力端子に接続し かス 所定の
パルスの入力毎にアンプ１０１の出力信号を保持するサ
ンプルホールド回Ｋ １０３はサンプルホールド回路
１０２の出力側に接続したバッファアンＩｔ０４はバッ
ファアンプ１０３の出力側に配設したアナログスイッチ
、 １０５、１０６はそれぞれ抵拡 コンデンサであり
、抵抗１０５及びコンデンサ１０６でローパスフィルタ
１０７を構成していも まな バッファアンプ１０８は
ローパスフィルタ１０７の後段に配設されており、その
出力端子はアンプｌＯｌの一入力端子に接続していもま
た サンプルホールド回路１０２にはパルス発生回路１
０９が接続されていも
第４図は従来の画像信号処理装置の動作を説明するタイ
ミング図であも
以上のように構成された従来の画像信号処理装置におい
てその動作を説明すも
ま哄 この画像信号処理装置をＣＣＤセンサに接続すも
そして、ＣＣＤセンサを作動して読み取りを行なうと
、アンプ１０１にＣＣＤセンサの画像信号が入力されも
この画像信号にはＣＣＤセンサのＤＣドリフト分とオ
フセット分を含んでいも
次に アナログスイッチ１０４をオンすも そして、黒
基準ビットの出力区間にパルス発生回路１０９はパルス
を発生し これを所定のパルスとしてサンプルホールド
回路１０２は入力したパルスに応じてアンプ１０１の出
力を保持すも この場合、保持する電圧レベルは第４図
に示すように黒基準ビットレベルＶ＋となっていも そ
して、サンプルホールド回路１０２は黒基準ビットレベ
ルＶ＋と略同等値であるサンプルホールド出力ｖ２をア
ンプ１０３へ送出する。な叙 このサンプルホールド出
力Ｖ２はアンプ１０３で増幅され さらにアナログスイ
ッチ１０４を介して、コンデンサ１０６へ送られて保持
されも この結果 ローパスフィルタ１０７では第４図
のレベルｖ１に示すように直流レベルの所定の値を保持
することになん次に 黒基準ビット以外の区間で（上
アナログスイッチ１０４をオフＬ、ＣＣＤセンサから画
像信号を入力する。すると、アンプ１０１はコンデンサ
１０６に保持された所定レベルの電圧値をアンプ１０８
を介して取り込へ この取り込んだ値をこの取り込んだ
値をＣＣＤセンサの画像信号から減算り、ＣＣＤセンサ
出力信号からＤＣドリフト分とオフセット分が除かれて
補正された画像信号を出力すも
発明が解決しようとする課題
しかしながら前記のような構成でｃヨ アンプＩ０１
の出力の誤差を入力で減算して補償するた△アンプ１０
１に任意のゲインを持たせることができな（〜 また
一般にＣＣＤセンサ等の高周波の信号を扱う増幅器等は
ゲインの変動が大きいものであるパ これに対して従来
の技術ではアンプｌＯ１のオフセットの変化は補償でき
るがゲインの変化は補償できな八 さらに アンプ１０
１の後にゲインが１でなしＸ、また（友 ゲインの変動
のあるサンプルホールド手段やバッファアンプやローパ
スフィルタ等の信号処理素子を挿入することができな（
１加えて、ＣＣＤセンサの出力信号から黒基準ビットレ
ベルを減算するためアンプ１０１の出力信号の黒基準ビ
ット出力はＯｖとなり後段のＡ／Ｄ変換器の入力電圧範
囲が３〜５ｖのようにＯｖ基準でないものなどは使用で
きないの玄汎用性にかけム またイメージセンサの画像
信号を所定の増幅率で増幅し このイメージセンサの黒
信号ビットを所定のＤＣ電位にクランプする場合に 温
度特性に対して安定してクランプできないという課題を
有していｔ４
本発明はかかる点に鑑へ イメージセンサの画像信号を
所定のゲインで増幅し このイメージセンサの黒基準ビ
ットを所定のＤＣ電位に アンプ等の素子のゲイン変動
に対しても安定してクランプすることのできる画像信号
処理装置を提供することを目的とすも
課題を解決するための手段
本発明の画像信号処理装置は イメージセンサからの画
像信号を一方の入力とする第１の差動増幅器と、この第
１の差動増幅器の出力信号を画素毎にサンプルホールド
する第１のサンプルホールド手段と、この第１のサンプ
ルホールド手段の出力信号の黒基準ビット部のＤＣ電位
を保持する第２のサンプルホールド手段と、この第２の
サンプルホールド手段に保持されたＤＣ電位と所定の基
準電圧を差動増幅する第２の差動増幅器と、この第２の
差動増幅器の出力を所定の時定数をもって第１の差動増
幅器の他方の入力端子に入力するローパスフィルタとを
備えたものであも
作用
本発明は前記した構成により、まず、イメージセンサか
らの画像信号を各画素毎にサンプルホールドし この画
像信号の黒基準ビット部のＤＣ電位をサンプルホールド
して、 この黒ビツト部のＤＣ電位と所定の基準電圧と
を所定のゲインで差動増幅した出力を所定の時定数をも
って出力し この出力とイメージセンサの画像信号を所
定のゲインで差動増幅し 再び各画素毎にサンプルホー
ルドして後段の回路に出力するもので、サンプルホール
ドした黒基準ビット部のＤＣ電位が所定の基準電圧より
低い場合はこの黒基準ビット部のＤＣ電位を上げる方向
にフィードバックが掛かり、サンプルホールドした黒基
準ビット部のＤＣ電位が所定の基準電圧より高い場合は
この黒基準ビット部のＤＣ電位を下げる方向にフィード
バックが掛かり、イメージセンサの画像信号を所定のゲ
インで増幅し このイメージセンサの黒基準ビットを所
定のＤＣ電位に アンプ等の素子のゲイン変動に対して
も安定してクランプすることができも実施例
第１図は本発明の第１の実施例における画像信号処理装
置のブロック図を示すものであａ第１図において、 １
はイメージセンサからの画像信号を＋側の入力とし 後
述する第２のローパスフィルタの出力を一側の入力とし
てゲインＡで差動増幅する第１の差動増幅器 ２は第１
の差動増幅器′ｌで増幅された黒基準ビットを含む画像
信号を画素毎にサンプルホールドする第１のサンプルホ
ールド手段であり、アナログスイッチ２ａとコンデンサ
２ｂで構成されていも ３は第１のバッファアンプ、４
は第１のローパスフィル久 ５は第２のバッファアンプ
であも ６は第２のバッフ７アンブ５の出力の黒基準ビ
ット部のＤＣ電位を保持する第２のサンプルホールド手
段であり、アナログスイッチ６ａとコンデンサ６ｂで構
成されていも ７はバッファアン’７８はバッファアン
プ７の出力から所定の基準電圧を減算し ゲインＢで増
幅する第２の差動増輻徴 ９はこの所定の基準電圧を供
給するＤＣ電源であも １０は第２のサンプルホールド
手段６のサンプリングとサンプリングの間の回路の安定
性を保つための第２のローパスフィルタであり、抵抗１
０ ａ、 コンデンサ１０ｂで構成されていも １１
は第２のバッファアンプ５の出力をアナログ／デジタル
変換するＡ／Ｄ変換沫 １２は第１のサンプルホールド
手段２及び第２のサンプルホールド手段６に必要なパル
スを供給するパルス発生手段であム第２図はこの実施例
の動作を説明するタイミング図であ瓜
以上のように構成されたこの実施例の画像信号処理装置
において、以下その動作を説明すも最初に イメージセ
ンサの画像信号を説明すもイメージセンサの画像信号は
第２図に示すように黒基準ビット訊 有効出力ビット敵
無効出力ビツト部に分かれており、黒基準ビット部は
画像信号の黒基準を示していも
まず、第１の差動増幅器ｌの＋側端子に第２図（ａ）に
示すイメージセンサの画像信号を入力すると第１の差動
増幅器ｌはゲインＡで増幅し 第２図（ｂ）に示すよう
な画像信号を第１のサンプルホールド手段２に入力すも
第１のサンプルホールド手段２はパルス発生手段１２
から供給されるパルス（第２図（Ｃ））が”ｔ”の間ア
ナログスイッチ２ａをオンして増幅された黒基準ビット
を含む画像信号のノイズのない部分を画素毎にサンプル
ホールドして第２図（ｄ）に示すような画像信号を第１
のバッファアンプ３を介して第１のローパスフィルタ４
に入力すも そして、第１のローパスフィルタ４はサン
プルホールド時に発生したスイッチングノイズを取り除
き第２図（ｅ）に示すような画像信号を第２のバッファ
アンプ５を介して第２のサンプルホールド手段６に入力
する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an image signal processing device for amplifying an image signal of an image sensor and clamping its black reference bit portion to a predetermined potential. For example, although the GEL device is shown in Japanese Patent Laid-Open No. 64-62969, FIG. 3 shows a block diagram of this conventional image signal processing device.
101 takes in the output signal of the CCD sensor as an input signal IN to the + side terminal, and also takes in the output signal of the buffer amplifier 108, which will be described later, to one terminal.
02 is connected to the output terminal of the amplifier lO1. Sample and hold circuit K103 is connected to the output side of the sample and hold circuit 102. Sample and hold circuit K103 is connected to the output terminal of the sample and hold circuit 102. It04 is the buffer amplifier 103. The analog switches 105 and 106 arranged on the output side of the circuit are each a resistance expansion capacitor, and the resistor 105 and capacitor 106 constitute a low-pass filter 107.A buffer amplifier 108 is arranged after the low-pass filter 107. Even though its output terminal is connected to one input terminal of the amplifier lOl, the sample and hold circuit 102 also has a pulse generation circuit 1.
09 is connected. Figure 4 is a timing diagram explaining the operation of the conventional image signal processing device. When the signal processing device is connected to the CCD sensor, and when the CCD sensor is activated and read, the image signal of the CCD sensor is input to the amplifier 101. This image signal includes the DC drift and offset of the CCD sensor. Then, when the analog switch 104 is turned on, the pulse generation circuit 109 generates a pulse in the output section of the black reference bit, and using this as a predetermined pulse, the sample and hold circuit 102 controls the amplifier 101 according to the input pulse. In this case, even though the voltage level to be held is the black reference bit level V+ as shown in FIG. v2 is sent to the amplifier 103. The sample and hold output V2 is amplified by the amplifier 103 and further sent to the capacitor 106 via the analog switch 104 and held there. Then, in the interval other than the black reference bit (upper
Turn off the analog switch 104 and input the image signal from the CCD sensor. Then, the amplifier 101 transfers the voltage value of the predetermined level held in the capacitor 106 to the amplifier 108.
Subtract this imported value from the image signal of the CCD sensor, and output a corrected image signal by removing the DC drift and offset from the CCD sensor output signal However, with the above configuration, the problem to be solved by the amplifier I01
△amplifier 10 to compensate by subtracting the error of the output by the input.
1 cannot have an arbitrary gain (~ also
In general, amplifiers that handle high-frequency signals such as CCD sensors have large fluctuations in gain.On the other hand, conventional technology can compensate for changes in the offset of amplifier lO1, but cannot compensate for changes in gain. 10
If the gain is 1 after 1 and it is not possible to insert a sample/hold means with variable gain or a signal processing element such as a buffer amplifier or low-pass filter (
1 In addition, since the black reference bit level is subtracted from the output signal of the CCD sensor, the black reference bit output of the output signal of the amplifier 101 becomes Ov, and the input voltage range of the A/D converter in the subsequent stage becomes Ov such as 3 to 5V. In addition, when the image signal of the image sensor is amplified by a predetermined amplification factor and the black signal bit of this image sensor is clamped to a predetermined DC potential, it is stable against temperature characteristics. In view of this problem, the present invention amplifies the image signal of the image sensor with a predetermined gain, sets the black reference bit of this image sensor to a predetermined DC potential, and sets the gain of elements such as amplifiers. An object of the present invention is to provide an image signal processing device that can stably clamp the image signals from an image sensor. A first differential amplifier as an input, a first sample-hold means for sampling and holding the output signal of the first differential amplifier for each pixel, and a black reference bit of the output signal of the first sample-hold means. a second sample-and-hold means for holding a DC potential of the second sample-and-hold means; a second differential amplifier for differentially amplifying the DC potential held in the second sample-and-hold means and a predetermined reference voltage; The present invention includes a low-pass filter that inputs the output of the differential amplifier to the other input terminal of the first differential amplifier with a predetermined time constant. The image signal is sampled and held for each pixel, the DC potential of the black reference bit portion of this image signal is sampled and held, and the DC potential of this black bit portion and a predetermined reference voltage are differentially amplified with a predetermined gain and output. is output with a predetermined time constant, this output and the image signal of the image sensor are differentially amplified with a predetermined gain, sampled and held again for each pixel, and output to the subsequent circuit.The sampled and held black reference bit section If the DC potential of the black reference bit section is lower than the predetermined reference voltage, feedback is applied in the direction of increasing the DC potential of this black reference bit section, and if the DC potential of the sampled and held black reference bit section is higher than the predetermined reference voltage, this black reference Feedback is applied in the direction of lowering the DC potential of the bit part, and the image signal of the image sensor is amplified by a predetermined gain, and the black reference bit of this image sensor is set to a predetermined DC potential, which is stable even against gain fluctuations of elements such as amplifiers. Embodiment FIG. 1 shows a block diagram of an image signal processing apparatus according to a first embodiment of the present invention.a In FIG. 1, 1
is a first differential amplifier that uses an image signal from an image sensor as an input on the + side, and uses the output of a second low-pass filter (described later) as an input on one side, and differentially amplifies it with a gain A. 2 is a first differential amplifier.
The first sample and hold means samples and holds the image signal including the black reference bit amplified by the differential amplifier 'l for each pixel, and is composed of an analog switch 2a and a capacitor 2b.3 is a first buffer. Amplifier, 4
is the first low-pass filter; 5 is the second buffer amplifier; and 6 is the second sample-hold means that holds the DC potential of the black reference bit portion of the output of the second buffer amplifier 5; 6a and a capacitor 6b. 7 is a buffer amplifier 78 is a second differential convergence function that subtracts a predetermined reference voltage from the output of the buffer amplifier 7 and amplifies it with a gain B. 10 is a second low-pass filter for maintaining the stability of the circuit between samplings of the second sample and hold means 6, and is connected to a resistor 1.
0 a, even if it is composed of capacitor 10b 11
12 is an A/D converter for converting the output of the second buffer amplifier 5 from analog to digital; 12 is a pulse generating means for supplying necessary pulses to the first sample and hold means 2 and the second sample and hold means 6; FIG. 2 is a timing diagram explaining the operation of this embodiment. In the image signal processing device of this embodiment configured as described above, the operation will be explained below, but first, the image signal of the image sensor will be explained. As shown in Figure 2, the image signal of a sumo image sensor is divided into a black reference bit, a valid output bit, and an invalid output bit. When the image signal of the image sensor shown in Fig. 2(a) is input to the + side terminal of the differential amplifier l of the first differential amplifier l, the image signal shown in Fig. 2(b) is amplified by the gain A. The signal is input to the first sample and hold means 2. The first sample and hold means 2 is connected to the pulse generation means 12.
The pulse (Fig. 2 (C)) supplied from the 3D circuit turns on the analog switch 2a for a period of "t" to sample and hold the noise-free part of the image signal including the amplified black reference bit for each pixel. The image signal as shown in Figure 2(d) is
the first low-pass filter 4 via the buffer amplifier 3 of
Then, the first low-pass filter 4 removes the switching noise generated during sample and hold, and sends the image signal as shown in FIG. 2(e) to the second sample and hold means via the second buffer amplifier 5. Enter 6.
第２のバッファアンプ５から第２図（ｅ）に示す画像信
号が入力されると、第２のサンプルホールド手段６はパ
ルス発生手段１２から供給されるパルス（第２図（ｆ）
）が″ １″′の間アナログスイッチ６ａをオンして黒
基準ビット部をサンプルホールドし 黒基準ビット部の
ＤＣ電位Ｖｂ２を保持し第３のバッファアンプ７を介し
て第２の差動増幅器８に入力すも 第２の差動増幅器８
ではＤＣ電源９の電圧をＶｋ、 出力電圧を特徴とす
る特許ｖ０２＝Ｂ・ （Ｖｋ２−ｖｋ） ・ ・ ・
（１）（１）式の電圧を第２のローパスフィルタ１０を
介して第１の差動増幅器ｌの一側端子に人力すも この
ときＤＣ電源９の電圧ＶｋはＡ／Ｄ変換器１１のリファ
レンス電圧に設定しておく。第２のローパスフィルタ１
０は第２のサンプルホールド手段６のサンプリングとサ
ンプリングの間の安定性を保１ この第２のローパスフ
ィルタ１０の時定数（よ 第２のサンプルホールド手段
６のサンプリング周期より十分長い値に設定するとよ八
そして、第１の差動増幅器１ではイメージセンサの画像
信号の入力電圧をＶｉａ 出力電圧をＶｏｌとすると
、
ｖ０１＝Ａ・ （■１ｎ−ｖ０２） ・・ （２）（
２）式の電圧を第１のサンプルホールド手段２に入力す
も
第１のサンプルホールド手段２は前述と同じく第１の差
動増幅器１から入力される画像信号をサンプルホールド
し その画像信号を第１のバッファアンプ３、第１のロ
ーパスフィルタ４、第２のバッファアンプ５を介してＡ
／Ｄ変換器１１に入力する。When the image signal shown in FIG. 2(e) is input from the second buffer amplifier 5, the second sample hold means 6 receives the pulse (see FIG. 2(f)) supplied from the pulse generating means 12.
) is "1", the analog switch 6a is turned on to sample and hold the black reference bit part, the DC potential Vb2 of the black reference bit part is held, and the DC potential Vb2 of the black reference bit part is held, and the voltage is passed through the third buffer amplifier 7 to the second differential amplifier 8. The input sumo to the second differential amplifier 8
Then, the voltage of the DC power supply 9 is Vk, and the patent characterized by the output voltage v02=B・(Vk2−vk) ・ ・ ・
(1) The voltage in equation (1) is manually applied to the one side terminal of the first differential amplifier l via the second low-pass filter 10. At this time, the voltage Vk of the DC power supply 9 is the voltage Vk of the A/D converter 11. Set it to the reference voltage. Second low pass filter 1
0 maintains stability between samplings of the second sample and hold means 6.1 The time constant of this second low-pass filter 10 (if set to a value sufficiently longer than the sampling period of the second sample and hold means 6) In the first differential amplifier 1, if the input voltage of the image signal of the image sensor is Via and the output voltage is Vol, then v01=A・(■1n−v02) ・・(2)(
2) When the voltage expressed by the equation is input to the first sample and hold means 2, the first sample and hold means 2 samples and holds the image signal input from the first differential amplifier 1 as described above. A through the first buffer amplifier 3, the first low-pass filter 4, and the second buffer amplifier 5.
/D converter 11.
以上説明した動作により、第２のサンプルホールド手段
６でサンプルホールドされた黒基準ビット部のＤＣ電位
Ｖｂ２がＡ／Ｄ変換器ｔｉのリファレンス電圧であるＶ
ｋよりも大きいとき、即−＆Ｖｂ２＞ＶｋのときＣヨ
第２の差動増幅器８でＶｏ２を増Ｌ Ｖｏ２を増す
ことにより第１の差動増幅器ｌでＶｏｌを減らしてＶｋ
２をＡ／Ｄ変換器１１のリファレンス電圧にクランプし
また第２のサンプルホールド手段６でサンプルホール
ドされた黒基準ビット部のＤＣ電位Ｖｂ２がＡ／Ｄ変換
器１１のリファレンス電圧であるＶｋよりも小さいとき
、節板Ｖ ｂ２＜ Ｖ ｋのときば 第２の差動増幅器
８でＶｏ２を減らり、、Ｖｏ２を減らすことにより第１
の差動増幅器ｌでＶｏｌを増してＶｋ２をＡ／Ｄ変換器
１１のリファレンス電圧にクランプすることができもそ
して、回路が平衡状態にある時は 第２のバッファアン
プ５の出力をＶＯｕｔ、第１のサンプルホールド手段２
と第１のバッファアンプ３と第１のローパスフィルタ４
のゲインをまとめてＣと置くと、 （１） 式、
（２） 式よ リ、Ｖｏｕｔ＝Ａ −Ｃ（Ｖｉｎ−
Ｖｏ２） ・ ・ （３）ｖｏ２＝Ｂ （ｖＯｕ
ｔ−ｖｋ） ・ ・ （４）となり、 （
３）式を（４）式に代入して変形すると、
・ ・ （５）
となも
よって、第２の差動増幅器８のゲインＢを大きくするほ
ど、ＶｋとＶｏｕｔとの誤差は小さくなり、より精度よ
くクランプすることができも しかしゲインを大きくす
ると、相反して回路の安定性は悪くなるのでゲインは安
定性との兼ね合いで決めなくてはいけな鴇 とくに サ
ンプルホールド手段颯 回路を繰り返し開ルーズ 閉ル
ープの状態にする素子が回路内にある場合ζよ 安定性
が悪いのでこのゲインの設定は任意に設定できるように
しておかなくてはいけなし１
以上説明したようにこの実施例でζよ 最終的に使用す
る信号部＆ Ａ／Ｄ変換器１１の入力の黒基準ビット
のＤＣ電位と、Ａ／Ｄ変換器１１のリファレンス電位で
あるＤＣ電源９の電圧とを比較してその差がＯｖになる
ようにフィードバックがかかるので、第１の差動増幅器
１や第１のサンプルホールド手段２や第１のバッファア
ンプ３や第１のローパスフィルタ４や第２のバッファア
ンプ５のゲインを任意に設定でき、かス この第１の差
動増幅器ｌや第１のサンプルホールド手段２や第１のバ
ッファアンプ３や第１のローパスフィルタ４や第２のバ
ッファアンプ５のゲインが変動してもＡ／Ｄ変換器１１
の入力の黒基準ビットのＤＣ電位をＡ／Ｄ変換器１１の
リファレンス電位に安定にクランプすることができも
また この実施例で（上 第２の差動増幅器８の一側入
力のＤＣ電源９の電圧を変えることにより、Ａ／Ｄ変換
器１１の入力の黒基準ビット部の電圧を自由に変えるこ
とができ、また上述のように第１の差動増幅器ｌや第１
のサンプルホールド手段２や第１のバッファアンプ３や
第１のローパスフィルタ４や第２のバッファアンプ５の
ゲインを任意に設定できるので、どの様な電圧範囲のＡ
／Ｄ変換器でも使用することができ、汎用性に富んでい
も
さらに この実施例でＧ−１第１のサンプルホールド手
段２はイメージセンサの画像信号のノイズのない部分を
画素毎にサンプルホールドしているので、後段の回廠
例えばＡ／Ｄ変換器１１でＳ／Ｎのよい画像信号を扱う
ことができる。With the operation described above, the DC potential Vb2 of the black reference bit portion sampled and held by the second sample and hold means 6 is set to Vb2, which is the reference voltage of the A/D converter ti.
When larger than k, immediately -&Vb2>Vk, C yo
The second differential amplifier 8 increases Vo2 L By increasing Vo2, the first differential amplifier l decreases Vol and Vk
2 is clamped to the reference voltage of the A/D converter 11, and the DC potential Vb2 of the black reference bit part sampled and held by the second sample and hold means 6 is higher than the reference voltage Vk of the A/D converter 11. When the node plate V b2 < V k, the second differential amplifier 8 can reduce Vo2, and by reducing Vo2, the first
It is possible to clamp Vk2 to the reference voltage of the A/D converter 11 by increasing Vol with the differential amplifier l of 1 sample hold means 2
and a first buffer amplifier 3 and a first low-pass filter 4
Collectively, the gains of are expressed as C, then Equation (1),
(2) According to the formula, Vout=A −C(Vin−
Vo2) ・ ・ (3) vo2=B (vOu
tvk) ・ ・ (4), and (
Substituting equation (3) into equation (4) and transforming it, we get: ・ ・ (5) Therefore, the larger the gain B of the second differential amplifier 8 is, the smaller the error between Vk and Vout becomes. Although it is possible to clamp more accurately, increasing the gain will adversely affect the stability of the circuit, so the gain must be determined in balance with stability. If there is an element in the circuit that creates a loose closed loop state, the stability of ζ is poor, so it is necessary to be able to set this gain arbitrarily.1 As explained above, in this example, ζ The DC potential of the black reference bit of the input of the signal section & A/D converter 11 that will be used finally is compared with the voltage of the DC power supply 9, which is the reference potential of the A/D converter 11, and the difference is Ov. Since feedback is applied so that Even if the gains of the first differential amplifier l, the first sample and hold means 2, the first buffer amplifier 3, the first low-pass filter 4, and the second buffer amplifier 5 vary, /D converter 11
In this embodiment, it is possible to stably clamp the DC potential of the black reference bit at the input of the A/D converter 11 to the reference potential of the A/D converter 11. By changing the voltage of
Since the gains of the sample and hold means 2, the first buffer amplifier 3, the first low-pass filter 4, and the second buffer amplifier 5 can be set arbitrarily, the voltage range of A can be set as desired.
In this embodiment, the G-1 first sample and hold means 2 samples and holds the noise-free portion of the image signal of the image sensor for each pixel. Because of this, the later circulation
For example, the A/D converter 11 can handle image signals with a good S/N ratio.
加えて、この実施例で（よ 第２の差動増幅器８のゲイ
ンは任意に設定できるので、常に回路の安定性のよい状
態で最大のゲインに設定することができ、 ＶｋとＶｂ
２との誤差は最小となり、精度よくクランプすることが
できも
発明の詳細
な説明したように 本発明によれζＬ 第１の差動増幅
器あるいは信号処理のため回路中に挿入するサンプルホ
ールド手段やバッファアンプやローパスフィルタ等のゲ
インを任意に設定でき、かス この第１の差動増幅器や
サンプルホールド手段ヤバッファアンプやローパスフィ
ルタ等のゲインが変動してＬ 後段の回路に出力する画
像信号の黒基準ビットのＤＣ電位を所定の基準電圧に安
定にクランプすることができると共に どの様な電圧範
囲のＡ／Ｄ変換器でも使用することができ、汎用性に富
んでいも
また 第１のサンプルホールド手段はイメージセンサの
画像信号のノイズのない部分を画素毎にサンプルホール
ドしているので、後段の回跋 例えばＡ／Ｄ変換器でＳ
／Ｎのよい画像信号を扱うことができも
さらに 第２の差動増幅器のゲインは任意に設定できる
の式 回路の安定性のよい状態で最大のゲインに設定す
ることができ、後段の回路に出力する画像信号の黒基準
ビットのＤＣ電位と第２の差動増幅器に入力する所定の
基準電圧との誤差は最小となり、精度よくクランプする
ことができもよって、その実用的効果は大き鶏
また このイメージセンサの黒基準ビットを所定のＤＣ
電位に 温度特性等に対しても安定してクランプできもIn addition, in this embodiment, the gain of the second differential amplifier 8 can be set arbitrarily, so it can always be set to the maximum gain with good circuit stability, and Vk and Vb
According to the present invention, the error with respect to ζL is minimized and clamping can be performed with high precision. The gain of the amplifier, low-pass filter, etc. can be set arbitrarily, and the gain of this first differential amplifier, sample/hold means, buffer amplifier, low-pass filter, etc. fluctuates, causing the black of the image signal output to the subsequent circuit. The first sample and hold means is capable of stably clamping the DC potential of the reference bit to a predetermined reference voltage, and can be used with an A/D converter of any voltage range, making it highly versatile. Since the noise-free part of the image signal of the image sensor is sampled and held for each pixel, it is difficult to reproduce the noise at the subsequent stage.For example, the A/D converter
The gain of the second differential amplifier can be set arbitrarily.The gain of the second differential amplifier can be set to the maximum value when the circuit is stable. The error between the DC potential of the black reference bit of the output image signal and the predetermined reference voltage input to the second differential amplifier is minimized, and clamping can be performed with high precision. The black reference bit of this image sensor is set to a predetermined DC.
It can be clamped stably against potential, temperature characteristics, etc.
第１図は本発明の一実施例における画像信号処理装置の
ブロック飄 第２図は同装置の動作を説明するタイミン
グは 第３図は従来の画像信号処理装置のブロックは
第４図は同装置の動作を説明するタイミング図であも
ｌ・・・第１の差動増幅器 ２・・・第１のサンプルホ
ールド手誌 ６・・・第２のサンプルホールド手比８・
・・第２の差動増幅器 ＩＯ・・・第２のローパスフィ
ルタ。Fig. 1 shows the blocks of an image signal processing device according to an embodiment of the present invention. Fig. 2 shows the timing for explaining the operation of the device. Fig. 3 shows the blocks of a conventional image signal processing device.
FIG. 4 is a timing diagram explaining the operation of the device. 1. First differential amplifier 2. First sample-and-hold ratio 6. Second sample-and-hold ratio 8.
...Second differential amplifier IO...Second low-pass filter.
Claims (1)
の差動増幅器と、この第１の差動増幅器の出力信号を画
素毎にサンプルホールドする第１のサンプルホールド手
段と、この第１のサンプルホールド手段の出力信号の黒
基準ビット部のＤＣ電位を保持する第２のサンプルホー
ルド手段と、この第２のサンプルホールド手段に保持さ
れたＤＣ電位と所定の基準電圧を差動増幅する第２の差
動増幅器と、この第２の差動増幅器の出力を所定の時定
数をもって第１の差動増幅器の他方の入力端子に入力す
るローパスフィルタとを備えた画像信号処理装置。The first one receives the image signal from the image sensor as one input.
a differential amplifier, a first sample and hold means for sampling and holding the output signal of the first differential amplifier for each pixel, and a DC potential of the black reference bit portion of the output signal of the first sample and hold means. a second sample-and-hold means for holding; a second differential amplifier for differentially amplifying the DC potential held in the second sample-and-hold means and a predetermined reference voltage; and an output of the second differential amplifier. an image signal processing device, comprising: a low-pass filter that inputs the signal to the other input terminal of the first differential amplifier with a predetermined time constant.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283240A JPH03143178A (en) | 1989-10-30 | 1989-10-30 | Image signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283240A JPH03143178A (en) | 1989-10-30 | 1989-10-30 | Image signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03143178A true JPH03143178A (en) | 1991-06-18 |
Family
ID=17662908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283240A Pending JPH03143178A (en) | 1989-10-30 | 1989-10-30 | Image signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03143178A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001049020A2 (en) * | 1999-12-28 | 2001-07-05 | Burr-Brown Japan, Ltd. | Method and apparatus for processing front end signal for image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145773A (en) * | 1984-01-07 | 1985-08-01 | Canon Inc | Clamping circuit |
| JPS6462969A (en) * | 1987-09-02 | 1989-03-09 | Matsushita Graphic Communic | Level correcting circuit for ccd sensor |
-
1989
- 1989-10-30 JP JP1283240A patent/JPH03143178A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145773A (en) * | 1984-01-07 | 1985-08-01 | Canon Inc | Clamping circuit |
| JPS6462969A (en) * | 1987-09-02 | 1989-03-09 | Matsushita Graphic Communic | Level correcting circuit for ccd sensor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001049020A2 (en) * | 1999-12-28 | 2001-07-05 | Burr-Brown Japan, Ltd. | Method and apparatus for processing front end signal for image sensor |
| WO2001049020A3 (en) * | 1999-12-28 | 2002-02-14 | Burr Brown Japan Ltd | Method and apparatus for processing front end signal for image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2779267B2 (en) | Preamplifier circuit | |
| US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
| US6940548B2 (en) | Analog optical black clamping circuit for a charge coupled device having wide programmable gain range | |
| US6952240B2 (en) | Image sampling circuit with a blank reference combined with the video input | |
| JPH06237471A (en) | Improved analog signal processor for electronic-picture forming system | |
| US5068660A (en) | Combining fully-differential and single-ended signal processing in a delta-sigma modulator | |
| JP2004304413A (en) | Two-stage a/d converter for image sensor | |
| JPH09326698A (en) | Offset correction method and device | |
| US6617567B2 (en) | Analog pre-processor with improved input common mode range | |
| JP2543177B2 (en) | Clamping device and automatic gain control device | |
| US6608583B1 (en) | Analog signal input circuit in analog signal processing apparatus | |
| JPH03143178A (en) | Image signal processor | |
| JP2006074084A (en) | Amplifier circuit | |
| JP2811704B2 (en) | CCD output circuit | |
| JPH11205632A (en) | Sample-and-hold circuit and clamp circuit | |
| JP2006303601A (en) | Correlated double sampling circuit and solid-state imaging apparatus employing the same | |
| JPH06150685A (en) | Sample-hold circuit | |
| JP2927837B2 (en) | Photoelectric conversion device output signal detection device | |
| JPS637081A (en) | Video signal processor | |
| JP4280196B2 (en) | Sample hold circuit | |
| JPH02268009A (en) | Analog circuit with dc offset compensation circuit | |
| JP2006191211A (en) | Clamp circuit | |
| JPS61208386A (en) | Analog-digital converting device for video signal | |
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JP2861191B2 (en) | CCD signal processing device |