JPH03132621A - Plzt display device - Google Patents
Plzt display deviceInfo
- Publication number
- JPH03132621A JPH03132621A JP27136589A JP27136589A JPH03132621A JP H03132621 A JPH03132621 A JP H03132621A JP 27136589 A JP27136589 A JP 27136589A JP 27136589 A JP27136589 A JP 27136589A JP H03132621 A JPH03132621 A JP H03132621A
- Authority
- JP
- Japan
- Prior art keywords
- plzt
- electrode
- substrate
- tft
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000003287 optical effect Effects 0.000 abstract description 26
- 239000011521 glass Substances 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 10
- 239000000919 ceramic Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001723 curing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明はＰＬＺＴ （透明なセラミック）の複屈折を
利用したＰＬＺＴ表示装置に係り、更に詳しくは光シヤ
ツタアレーに用いる場合、各シャッタをＴＦＴ（Ｔｈｉ
ｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の能動素子で駆
動するＴＦＴによるＰＬＺＴ表示装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] This invention relates to a PLZT display device that utilizes the birefringence of PLZT (transparent ceramic).
The present invention relates to a PLZT display device using a TFT driven by an active element of n Film Transistor.
［従 来 例］
近年、ＰＺＴにＬａを添加した透明なセラミックのＰＬ
ＺＴ（ＰｂＯ，ＬａＯ，ＺｒＯ，、Ｔｉｅ）が光シャッ
タやデイプレイに用いられようとしている。[Conventional example] In recent years, transparent ceramic PL made by adding La to PZT has been developed.
ZT (PbO, LaO, ZrO, Tie) is about to be used in optical shutters and display devices.
そのＰＬＺＴを用いて光シヤツタアレーを作製する場合
、複数の光シャッタを駆動する方法としてはＰＬＺＴの
性質から単純マトリックスで行なうことができないこと
から、例えば第２図に示されているように、ＴＦＴの能
動素子（ＦＥＴ） １を用いてＰＬＺＴ光シャッタ４を
駆動するアクティブマトリックス駆動にする必要がある
。When manufacturing an optical shutter array using PLZT, it is impossible to drive multiple optical shutters using a simple matrix due to the properties of PLZT. It is necessary to use active matrix driving in which the PLZT optical shutter 4 is driven using an active element (FET) 1.
この図において、ＦＥＴ １のゲートＧに信号を入力し
、この信号によりドレインＤとソールＳ間の電流を変え
、ドレイン電圧Ｖｄを光シャッタ２の駆動電極（ＦＥＴ
１の出力電極寥ソース電極）３に印加すると、駆動電
極３と共通電極（ＧＮＤ） ４の間に電界が生じ、光シ
ヤツタ部の光が透過／遮断制御される。In this figure, a signal is input to the gate G of FET 1, the current between the drain D and the sole S is changed by this signal, and the drain voltage Vd is changed to the drive electrode of the optical shutter 2 (FET
When an electric field is applied to the output electrode (source electrode) 3 of the output electrode (source electrode) 3, an electric field is generated between the drive electrode 3 and the common electrode (GND) 4, and the transmission/blocking of light from the optical shutter section is controlled.
そこで、上記光シヤツタアレーの作製に際し、例えば第
３図に示されているように、ＰＬＺＴ基板５の上に上記
ＴＦＴのＦＥＴ １を形成することになる。すなわち、
ＰＬＺＴ基板５の同一面に共通電極４とＦＥＴ１を形成
することになるが、ＰＬＺＴが誘電体であるため、ＦＥ
Ｔ １とＰＬＺＴ基板５との間に絶縁層６を介在させる
必要がある。なお、上記ＦＥＴ １をＰＬＺＴ基板５上
に形成する場合、既に知られているように、上記絶縁層
６にゲート電極７を配置した後、このゲート電極７に絶
縁層８を形成し、この後絶縁層８に蒸着等で半導体（例
えばα−３Ｌ、ポリクリスタルＳｉ等）薄膜９を形成し
、さらに後半導体薄膜９にドレイン電極１０およびソー
ス電極１１を形成することになる。このとき、そのソー
ス電極１１は半導体薄膜９からＰＬＺＴ基板５に渡って
形成する必要がある。すなわち、ソース電極１１がＰＬ
ＺＴ光シャッタの駆動電極３とするためである。Therefore, when manufacturing the optical shutter array, the FET 1 of the TFT is formed on the PLZT substrate 5, as shown in FIG. 3, for example. That is,
The common electrode 4 and the FET 1 will be formed on the same surface of the PLZT substrate 5, but since PLZT is a dielectric, the FE
It is necessary to interpose an insulating layer 6 between T 1 and the PLZT substrate 5 . Note that when the FET 1 is formed on the PLZT substrate 5, as is already known, after the gate electrode 7 is placed on the insulating layer 6, the insulating layer 8 is formed on the gate electrode 7, and then the insulating layer 8 is formed on the gate electrode 7. A semiconductor (for example, α-3L, polycrystalline Si, etc.) thin film 9 is formed on the insulating layer 8 by vapor deposition or the like, and then a drain electrode 10 and a source electrode 11 are formed on the semiconductor thin film 9. At this time, the source electrode 11 needs to be formed from the semiconductor thin film 9 to the PLZT substrate 5. That is, the source electrode 11 is PL
This is to serve as the drive electrode 3 of the ZT optical shutter.
すると、上記構成とした光シヤツタアレーにおいては、
共通電極４とソース電極１１と間が光シヤツタ部となり
、この光シヤツタ部に入射する光が透過／遮断制御され
ることになる。Then, in the optical shutter array configured as above,
An optical shutter section is formed between the common electrode 4 and the source electrode 11, and transmission/blocking of light incident on this optical shutter section is controlled.
［発明が解決しようとする課題］
しかしながら、上記ＴＦＴによる表示装置（光シヤツタ
アレー）においては、ＰＬＺＴが焼結したセラミックで
あるため、基板５として用いるＰＬＺＴには結晶粒に起
因するボイド（ｖｏｉｄ）等が生じ、この欠陥により丁
ＦＴの微細なパターンが切断したりするという問題点が
あった。しかも、そのＰＬＺＴの欠陥は避けることが難
しいことから、上記光シヤツタアレー等の実現の妨げに
もなっている。[Problems to be Solved by the Invention] However, in the TFT display device (optical shutter array) described above, since PLZT is a sintered ceramic, the PLZT used as the substrate 5 has voids etc. caused by crystal grains. There is a problem in that this defect causes the fine pattern of the FT to be cut. Furthermore, since defects in PLZT are difficult to avoid, they also hinder the realization of the above-mentioned optical shutter arrays and the like.
この発明は上記課題に鑑みなされたものであり、その目
的はｒ’ＬＺＴの欠陥（ボイド等）に左右されることな
く、ＴＦＴのＦＥＴによる駆動可能な光シヤツタアレー
を得ることができるようにしたＰＬＺＴ表示装置を提供
することにある。This invention was made in view of the above-mentioned problems, and its purpose is to provide a PLZT which makes it possible to obtain an optical shutter array that can be driven by TFT FETs without being influenced by r'LZT defects (voids, etc.). The purpose of this invention is to provide a display device.
［課題を解決するための手段］
上記目的を達成するために、この発明のＰＬＺＴ表示装
置は、ＰＬＺＴ基板には共通電極（ＧＮＤ）および駆動
電極を形成するとともに、透明絶縁基板にＴＦＴの能動
素子を形成し、かつ、この能動素子の出力電極と上記駆
動電極とをバンプにより接続するようにしたことを要旨
とする。[Means for Solving the Problems] In order to achieve the above object, the PLZT display device of the present invention includes a common electrode (GND) and a drive electrode formed on a PLZT substrate, and a TFT active element formed on a transparent insulating substrate. , and the output electrode of this active element and the drive electrode are connected by a bump.
［作 用］
上記構成としたので、ＰＬＺＴ基板側には駆動電極と共
通電極とが形成され、ＴＦＴの能動素子（ＦＥＴ）は他
の絶縁基板（例えばガラス基板）に形成されている。そ
して、ＰＬＺＴ基板と透明絶縁基板とを重ねて接着する
が、このときそのＦＥＴの出力電極（ソース電極）とＰ
ＬＺＴ基板の駆動電極とがバンプを介して接続される６
すなわち、その形成したＦＥＴには欠陥が生じることが
ないため、上記駆動電極と共通電極との間、つまり光シ
ヤツタ部に駆動が正常に行われる。また、その駆動のた
めの信号や電源ラインの配線パターンを絶縁基板側に行
なうことができ、複雑なパターンを形成することができ
るようになる。[Function] With the above configuration, the drive electrode and the common electrode are formed on the PLZT substrate side, and the active element (FET) of the TFT is formed on another insulating substrate (for example, a glass substrate). Then, the PLZT substrate and the transparent insulating substrate are overlapped and bonded, but at this time, the output electrode (source electrode) of the FET and the P
Connected to the drive electrode of the LZT substrate via a bump 6
That is, since no defects occur in the FET thus formed, driving is normally performed between the drive electrode and the common electrode, that is, the optical shutter section. Furthermore, wiring patterns for driving signals and power lines can be formed on the insulating substrate side, making it possible to form complex patterns.
［実 施 例］ 以下、この発明の実施例を第１図に基づいて説明する。[Example] Hereinafter, an embodiment of the present invention will be described based on FIG. 1.
なお、図中、第２図および第３図と同一部分および相当
する部分には同一符号を付し重複説明を省略する。In the figure, the same parts and corresponding parts as in FIGS. 2 and 3 are denoted by the same reference numerals, and redundant explanation will be omitted.
この図において、ＰＬＺＴ基板５には駆動電極３と共通
電極４とが所定間隔で形成されている。また、ガラス基
板（透明の絶縁体）１２にはＴＦＴのＦＥＴ ｌが形成
され、このＦＥＴ １のソース電極（出力電極）１１に
はメツキ技術等により数十μｍから百μｍ程度のバンプ
１３が形成されている。そして、それらＰＬＺＴ基板５
とガラス基板１２とを重ねると、駆動電極３とソース電
極１１とがバンプ１３を介して接続されるようになって
いる。このように、ＰＬＺＴ基板５とガラス基板１２と
を重ねて接着することにより、光シヤツタアレーができ
ることになる。In this figure, a drive electrode 3 and a common electrode 4 are formed on a PLZT substrate 5 at a predetermined interval. Further, a TFT FET 1 is formed on a glass substrate (transparent insulator) 12, and a bump 13 of about several tens of μm to 100 μm is formed on the source electrode (output electrode) 11 of this FET 1 by plating technology or the like. has been done. And those PLZT substrates 5
When the glass substrate 12 and the drive electrode 3 are overlapped, the drive electrode 3 and the source electrode 11 are connected via the bumps 13. In this way, by overlapping and bonding the PLZT substrate 5 and the glass substrate 12, an optical shutter array is created.
なお、上記ＦＥＴ １の形成は、既に知られていること
なので、その説明を省略する。また、上記ＰＬＺＴ基板
５とガラス基板１２との接着は、例えばその間に紫外線
硬化、熱硬化あるいは大気硬化タイプの透明接着剤を封
入して硬化すればよい。さらに、この図では、一つの光
シャッタについてのみ説明しているが、上記光シヤツタ
アレーとするには、複数のＦＥＴ １およびバンプを各
光シヤツタ部の位置に合せて形成すればよい。さらにま
た、ガラス基板１２の上には、ＦＥＴＩのゲートに制御
信号を入力するための配線や、ドレインに供給する電圧
Ｖｄの電源配線等に透明電導膜を用いれば、それら配線
の自由度を上げることが可能であり、その配線パターン
の設計も容易にできるようになる。It should be noted that the formation of the FET 1 is already known, so a description thereof will be omitted. Further, the PLZT substrate 5 and the glass substrate 12 may be bonded together by, for example, sealing an ultraviolet curing, heat curing, or air curing type transparent adhesive therebetween and curing the adhesive. Further, in this figure, only one optical shutter is explained, but in order to form the above-mentioned optical shutter array, a plurality of FETs 1 and bumps may be formed in accordance with the position of each optical shutter section. Furthermore, if a transparent conductive film is used on the glass substrate 12 for the wiring for inputting a control signal to the gate of the FETI, the power supply wiring for the voltage Vd supplied to the drain, etc., the degree of freedom of these wirings can be increased. This makes it possible to easily design the wiring pattern.
このように、ＦＥＴ １をボイド（ｖｏｉｄ）等の欠陥
のないガラス基板１３に形成するようにしたので、たと
えＰＬＺＴ基板１にその欠陥が生じていても、ＴＦＴに
欠陥が発生することもなく、ＦＥＴ １の動作が何ら影
響を受けることもない。したがって、ＴＦＴによるＰＬ
ＺＴ表示デイバイス装置により光シヤツタアレーを作製
することができるようになる。In this way, since the FET 1 is formed on the glass substrate 13 without defects such as voids, even if the PLZT substrate 1 has such defects, no defects will occur in the TFT. The operation of FET 1 is not affected in any way. Therefore, PL by TFT
It becomes possible to fabricate an optical shutter array using a ZT display device.
なお、上記実施例では、バンプ１３をガラス基板１２側
にソース電極１１に形成しているが、そのバンプ１３を
ＰＬＺＴ基板Ｓ側の駆動電極３に形成するようにしても
よい。さらに、ＰＬＺＴ基板５に形成した駆動電極３お
よび共通電極４は表面電極であるが、溝型電極であって
も、同様の効果を得ることができる。In the above embodiment, the bumps 13 are formed on the source electrode 11 on the glass substrate 12 side, but the bumps 13 may be formed on the drive electrode 3 on the PLZT substrate S side. Furthermore, although the drive electrode 3 and common electrode 4 formed on the PLZT substrate 5 are surface electrodes, the same effect can be obtained even if they are groove-type electrodes.
［発明の効果］
以上説明したように、この発明のＴＦＴによるＰＬＺＴ
表示装置よれば、ＰＬＺＴ基板には駆動電極および共通
電極（ＧＮＤ）を形成し、ガラス基板にはＴＦＴの能動
素子（ＦＥＴ）を形成し、かつ、このＦＥＴのソース電
極と上記駆動電極とをバンプにて接続するようにしたの
で、 ＴＦＴをＰＬＺＴ基板上に形成しなくてよい。[Effect of the invention] As explained above, PLZT using TFT of this invention
According to the display device, a drive electrode and a common electrode (GND) are formed on a PLZT substrate, a TFT active element (FET) is formed on a glass substrate, and the source electrode of this FET and the drive electrode are bumped. Since the connection is made using the PLZT substrate, there is no need to form the TFT on the PLZT substrate.
ため、ＴＦＴに欠陥が発生しなくなり、そのＴＦＴのＦ
ＥＴにより駆動可能な光シヤツタアレーを作製すること
ができるという効果がある。Therefore, defects will no longer occur in the TFT, and the F of that TFT will decrease.
This has the advantage that an optical shutter array that can be driven by ET can be manufactured.
第１図はこの発明の一実施例を示す丁ＦＴによるＰＬＺ
Ｔ表示装置の概略的断面図、第２図はＰＬＺＴ表示デイ
バイスを光シヤツタアレーに適用した場合の概略的回路
図、第３図は第２図に示す光シヤツタアレーの概略的断
面図である。
図中、１はＦＥＴ（ＴＦＴの）、３は駆動電極、４は共
通電極（ＧＮＤ）、５はＰＬＺＴ基板、７はゲート電極
、８は絶縁層、９は半導体、１０はドレイン電極、１１
はソース電極、１２はガラス基板、１３はバンプである
。FIG. 1 shows a PLZ by Ding FT showing one embodiment of this invention.
2 is a schematic sectional view of the T display device, FIG. 2 is a schematic circuit diagram when a PLZT display device is applied to an optical shutter array, and FIG. 3 is a schematic sectional view of the optical shutter array shown in FIG. 2. In the figure, 1 is a FET (TFT), 3 is a drive electrode, 4 is a common electrode (GND), 5 is a PLZT substrate, 7 is a gate electrode, 8 is an insulating layer, 9 is a semiconductor, 10 is a drain electrode, 11
1 is a source electrode, 12 is a glass substrate, and 13 is a bump.
Claims (3)
電極を形成するとともに、透明絶縁基板にＴＦＴの能動
素子を形成し、かつ、該能動素子の出力電極と前記駆動
電極とをバンプにより接続するようにしたことを特徴と
するＴＦＴによるＰＬＺＴ表示装置。(1) A common electrode (GND) and a drive electrode are formed on the PLZT substrate, and a TFT active element is formed on the transparent insulating substrate, and the output electrode of the active element and the drive electrode are connected by bumps. A PLZT display device using a TFT, characterized in that:
）記載のＴＦＴによるＰＬＺＴ表示装置。(2) Claim (1) wherein the bump is formed on the output electrode.
PLZT display device using TFT described in ).
）記載のＴＦＴによるＰＬＺＴ表示装置。(3) Claim (1) wherein the bump is formed on the output drive pole.
PLZT display device using TFT described in ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27136589A JPH03132621A (en) | 1989-10-18 | 1989-10-18 | Plzt display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27136589A JPH03132621A (en) | 1989-10-18 | 1989-10-18 | Plzt display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03132621A true JPH03132621A (en) | 1991-06-06 |
Family
ID=17499060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27136589A Pending JPH03132621A (en) | 1989-10-18 | 1989-10-18 | Plzt display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03132621A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245012B2 (en) | 2004-02-19 | 2007-07-17 | Au Optronics Corp. | Thin film transistor substrate and manufacturing method thereof |
| CN100361297C (en) * | 2004-03-03 | 2008-01-09 | 友达光电股份有限公司 | Thin film transistor substrate and manufacturing method |
-
1989
- 1989-10-18 JP JP27136589A patent/JPH03132621A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245012B2 (en) | 2004-02-19 | 2007-07-17 | Au Optronics Corp. | Thin film transistor substrate and manufacturing method thereof |
| US7390734B2 (en) | 2004-02-19 | 2008-06-24 | Au Optronics Corp. | Thin film transistor substrate and manufacturing method thereof |
| CN100361297C (en) * | 2004-03-03 | 2008-01-09 | 友达光电股份有限公司 | Thin film transistor substrate and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486708A (en) | Light valve device using semiconductive composite substrate | |
| JP2005529360A (en) | Thin film transistor substrate | |
| JPH04163528A (en) | Active matrix display | |
| US4787712A (en) | Active matrix liquid crystal display device having capacitive electrodes opposite the source buses | |
| JPH061313B2 (en) | Liquid crystal display | |
| US20030117540A1 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| JPH06186588A (en) | Liquid crystal display device | |
| JP4738124B2 (en) | Liquid crystal display | |
| JPH06186578A (en) | Liquid crystal display device | |
| JPH03132621A (en) | Plzt display device | |
| US7619709B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| JP2803792B2 (en) | Active matrix type liquid crystal display | |
| US6310299B1 (en) | Glass connector and fabricating method thereof | |
| JP3410754B2 (en) | Liquid crystal display | |
| JPS6145221A (en) | Device for image display and its manufacture | |
| JPH04122908A (en) | Plzt optical shutter array device | |
| JPH08234215A (en) | Liquid crystal display device | |
| JPS61134785A (en) | Image display unit | |
| JPH0452925B2 (en) | ||
| JPH05134270A (en) | Light valve device and production thereof | |
| JPH11109397A (en) | Liquid crystal display device | |
| JPS63183484A (en) | Matrix type display device | |
| JP2953023B2 (en) | Matrix display device | |
| JPH05165413A (en) | Display device | |
| JPH0810304B2 (en) | Liquid crystal display |