JPH0313117A - 90度位相差信号発生集積回路装置 - Google Patents
90度位相差信号発生集積回路装置Info
- Publication number
- JPH0313117A JPH0313117A JP14915589A JP14915589A JPH0313117A JP H0313117 A JPH0313117 A JP H0313117A JP 14915589 A JP14915589 A JP 14915589A JP 14915589 A JP14915589 A JP 14915589A JP H0313117 A JPH0313117 A JP H0313117A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- flip
- input
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波通信装置における直交位相変復調器
の搬送波信号に用いられる90度位相差信号発生回路に
関し、特に半導体基板に集積化した集積回路装置に関す
る。
の搬送波信号に用いられる90度位相差信号発生回路に
関し、特に半導体基板に集積化した集積回路装置に関す
る。
〔従来の技術]
従来、この種の90度位相差信号発生回路として、ハイ
ブリッド・トランスや、コイルとコンデンサによる低域
ろ波器型の位相遅延素子が用いられてきた。また、他の
回路として、Dフリップフロップのような順序動作の論
理回路を組合わせることにより入力クロック周期の4倍
の周期に対し四分の一周期の時間差を有する二列の信号
、即ち90度位相差信号を得るこものが提案されている
。
ブリッド・トランスや、コイルとコンデンサによる低域
ろ波器型の位相遅延素子が用いられてきた。また、他の
回路として、Dフリップフロップのような順序動作の論
理回路を組合わせることにより入力クロック周期の4倍
の周期に対し四分の一周期の時間差を有する二列の信号
、即ち90度位相差信号を得るこものが提案されている
。
上述した回路装置のうち、前者のものは半導体基板上に
集積化することが不可能であり、量産効果によって低価
格化することが困難である。一方、後者のものは半導体
集積回路化に適するが、搬送波周波数の4倍周波数を信
号源が必要であり、しかも通常の論理回路ではマイクロ
波通信のIF周波数に用いられるVHF帯のような高周
波での動作が困難であるという問題がある。
集積化することが不可能であり、量産効果によって低価
格化することが困難である。一方、後者のものは半導体
集積回路化に適するが、搬送波周波数の4倍周波数を信
号源が必要であり、しかも通常の論理回路ではマイクロ
波通信のIF周波数に用いられるVHF帯のような高周
波での動作が困難であるという問題がある。
本発明はこれらの問題を解消し、マイクロ波帯での使用
に適した集積化した90度位相差信号発生集積回路装置
を提供することを目的とする。
に適した集積化した90度位相差信号発生集積回路装置
を提供することを目的とする。
〔課題を解決するための手段]
本発明の90度位相差信号発生集積回路装置は、2つの
入力端を導通させて入力端子とした第1のアナログ乗算
器と、この第1のアナログ乗算器の出力がコンデンサを
介して2つの入力端に入力される第2のアナログ乗算器
と、この第2のアナログ乗算器の出力がコンデンサを介
してクロック入力端子にそれぞれ入力される第1及び第
2の079977071回路とで構成している。
入力端を導通させて入力端子とした第1のアナログ乗算
器と、この第1のアナログ乗算器の出力がコンデンサを
介して2つの入力端に入力される第2のアナログ乗算器
と、この第2のアナログ乗算器の出力がコンデンサを介
してクロック入力端子にそれぞれ入力される第1及び第
2の079977071回路とで構成している。
そして、第1及び第2の079977071回路の出力
をそれぞれ第1出力、第2出力とすると共に、第1の0
79977071回路の出力を第2の07997707
1回路の人力とし、かつ第2の079977071回路
の逆極性出力を第1の079977071回路の入力と
して接続を行っている。
をそれぞれ第1出力、第2出力とすると共に、第1の0
79977071回路の出力を第2の07997707
1回路の人力とし、かつ第2の079977071回路
の逆極性出力を第1の079977071回路の入力と
して接続を行っている。
この構成によれば、第1及び第2のアナログ乗算器によ
り入力の4倍周波数信号が得られ、この信号を利用する
ことで第1及び第2Dフリツプフロツプ回路により、9
0度位相差信号が得られる。
り入力の4倍周波数信号が得られ、この信号を利用する
ことで第1及び第2Dフリツプフロツプ回路により、9
0度位相差信号が得られる。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
図において、1はX、Y2つの入力端を導通させて入力
端子とした第1のアナログ乗算器、2は前記第1のアナ
ログ乗算器1の出力がコンデンサ5を介してX、Yの2
つの入力端に入力される第2のアナログ乗算器、3及び
4は前記第2のアナログ乗算器2の出力がコンデンサ6
を介してクロック入力端子にそれぞれ入力される第1及
び第2の079977071回路である。
端子とした第1のアナログ乗算器、2は前記第1のアナ
ログ乗算器1の出力がコンデンサ5を介してX、Yの2
つの入力端に入力される第2のアナログ乗算器、3及び
4は前記第2のアナログ乗算器2の出力がコンデンサ6
を介してクロック入力端子にそれぞれ入力される第1及
び第2の079977071回路である。
そして、前記第1及び第2の029717071回路3
.4の各出力をそれぞれ第1出力、第2出力とすると共
に、第1の029717071回路3の出力Qを第2の
Dフリップフロップ回路4の入力とし、また第2のDフ
リップフロップ回路4の逆極性出力qを第1の0297
17071回路3の入力として構成している。
.4の各出力をそれぞれ第1出力、第2出力とすると共
に、第1の029717071回路3の出力Qを第2の
Dフリップフロップ回路4の入力とし、また第2のDフ
リップフロップ回路4の逆極性出力qを第1の0297
17071回路3の入力として構成している。
この構成によれば、第1のアナログ乗算器1のX及びY
入力端子に印加された入力信号周波数の2倍の周波数信
号が出力端子Oに得られる。入力信号が同相極性を有す
るので第2図に示すように出力振幅のピーク値だけ直流
動作点が変移する。
入力端子に印加された入力信号周波数の2倍の周波数信
号が出力端子Oに得られる。入力信号が同相極性を有す
るので第2図に示すように出力振幅のピーク値だけ直流
動作点が変移する。
コンデンサ5はレベル変化に起因する動作点の変動を除
くために直流分を阻止する。
くために直流分を阻止する。
同様にして、第2のアナログ乗算器2の出力端子0に更
に2倍された4倍周波数信号が得られ、コンデンサ6で
直流分が阻止される。これにより、第1及び第2の02
9717071回路3,4のクロック入力端子に印加さ
れた信号周期だけ時間差を有する4倍周期の信号、即ち
90度位相差信号が第1出力及び第2出力に得られる。
に2倍された4倍周波数信号が得られ、コンデンサ6で
直流分が阻止される。これにより、第1及び第2の02
9717071回路3,4のクロック入力端子に印加さ
れた信号周期だけ時間差を有する4倍周期の信号、即ち
90度位相差信号が第1出力及び第2出力に得られる。
なお、実際にはコンデンサ5.6で結合した後、抵抗ブ
リーダ回路等により次段に直流定常バイアスを印加する
ことが必要とされるが、図示は省略している。
リーダ回路等により次段に直流定常バイアスを印加する
ことが必要とされるが、図示は省略している。
第3図は本発明の第2実施例のブロック図である。
この実施例では、第1及び第2のアナログ乗算器IA、
2A及び第1及び第2のDフリップフロップ回路3A、
4Aの接続は差動両相接続となっている。なお、5A、
6Aはコンデンサである。
2A及び第1及び第2のDフリップフロップ回路3A、
4Aの接続は差動両相接続となっている。なお、5A、
6Aはコンデンサである。
この実施例では、第1のアナログ乗算器IAの出力波形
は第4図に示すようになり、第1実施例と同様に直流阻
止コンデンサを必要とする。また、ここでは信号の授受
を差動両相相続とすることにより、コレクタ負荷抵抗に
加わる電圧振幅を半分にしても実質的に論理振幅は等化
であり、小電流で高速動作が可能となる。
は第4図に示すようになり、第1実施例と同様に直流阻
止コンデンサを必要とする。また、ここでは信号の授受
を差動両相相続とすることにより、コレクタ負荷抵抗に
加わる電圧振幅を半分にしても実質的に論理振幅は等化
であり、小電流で高速動作が可能となる。
これにより、第1実施例では高速性を得るためにECL
回路でコレクタ負荷抵抗の抵抗値を低くしてコレクタ容
量効果を低減し、したがって論理振幅を維持するために
比較的大きな電流を必要としているが、この第2実施例
ではこれが要求されることはない。
回路でコレクタ負荷抵抗の抵抗値を低くしてコレクタ容
量効果を低減し、したがって論理振幅を維持するために
比較的大きな電流を必要としているが、この第2実施例
ではこれが要求されることはない。
なお、第3回に示した差動画相人出力形式のアナログ乗
算器IA、2Aの具体的回路例を第5図に示す。同様に
、Dフリップフロラ1回路3A。
算器IA、2Aの具体的回路例を第5図に示す。同様に
、Dフリップフロラ1回路3A。
4Aの例を第6図に示す。これらの図において、Qはト
ランジスタ、Dはダイオード、Iは定電流源、Rは抵抗
を示す。
ランジスタ、Dはダイオード、Iは定電流源、Rは抵抗
を示す。
また、これらの回路素子は何れも半導体基板上に容易に
集積化することが可能である。
集積化することが可能である。
(発明の効果〕
以上説明したように本発明は、第1及び第2のアナログ
乗算器により入力の4倍周波数信号を得るとともに、こ
の信号を利用して第1及び第2Dフリンブフロツプ回路
により90度位相差信号を得ているので、半導体基板上
への集積化が可能となり、小型化及び量産化を可能とす
る。また、差動両相接続構造とすることにより、小電流
でVHF帯まで動作可能な高速性を得ることができる。
乗算器により入力の4倍周波数信号を得るとともに、こ
の信号を利用して第1及び第2Dフリンブフロツプ回路
により90度位相差信号を得ているので、半導体基板上
への集積化が可能となり、小型化及び量産化を可能とす
る。また、差動両相接続構造とすることにより、小電流
でVHF帯まで動作可能な高速性を得ることができる。
第1図は本発明の第1実施例のブロック図、第2図はそ
の回路一部の信号波形図、第3図は本発明の第2実施例
のブロック図、第4図はその回路一部の信号波形図、第
5図は差動画相入出力形弐のアナログ乗算器の回路図、
第6図は差動画相入出力形弐のDフリップフロップ回路
の回路図である。 1、IA・・・第1のアナログ乗算器、2,2A・・・
第2のアナログ乗算器、′3.3A・・・第1のフリッ
プフロップ回路、4,4A・・・第2のフリソプフロッ
7’ 回1.5.5A・・・コンデンサ、6.6A・・
・コンデンサ。
の回路一部の信号波形図、第3図は本発明の第2実施例
のブロック図、第4図はその回路一部の信号波形図、第
5図は差動画相入出力形弐のアナログ乗算器の回路図、
第6図は差動画相入出力形弐のDフリップフロップ回路
の回路図である。 1、IA・・・第1のアナログ乗算器、2,2A・・・
第2のアナログ乗算器、′3.3A・・・第1のフリッ
プフロップ回路、4,4A・・・第2のフリソプフロッ
7’ 回1.5.5A・・・コンデンサ、6.6A・・
・コンデンサ。
Claims (1)
- 1、2つの入力端を導通させて入力端子とした第1のア
ナログ乗算器と、この第1のアナログ乗算器の出力がコ
ンデンサを介して2つの入力端に入力される第2のアナ
ログ乗算器と、この第2のアナログ乗算器の出力がコン
デンサを介してクロック入力端子にそれぞれ入力される
第1及び第2のDフリップフロップ回路とを備え、これ
ら第1及び第2のDフリップフロップ回路の出力をそれ
ぞれ第1出力、第2出力とすると共に、第1のDフリッ
プフロップ回路の出力を第2のDフリップフロップ回路
の入力とし、かつ第2のDフリップフロップ回路の逆極
性出力を第1のDフリップフロップ回路の入力として構
成したことを特徴とする90度位相差信号発生集積回路
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14915589A JPH0313117A (ja) | 1989-06-12 | 1989-06-12 | 90度位相差信号発生集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14915589A JPH0313117A (ja) | 1989-06-12 | 1989-06-12 | 90度位相差信号発生集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0313117A true JPH0313117A (ja) | 1991-01-22 |
Family
ID=15468992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14915589A Pending JPH0313117A (ja) | 1989-06-12 | 1989-06-12 | 90度位相差信号発生集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0313117A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283842A (ja) * | 1994-04-13 | 1995-10-27 | Nec Corp | 位相変調器集積回路 |
JP2009159597A (ja) * | 2007-12-26 | 2009-07-16 | Dongbu Hitek Co Ltd | 1/4周期遅延クロック発生器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673995A (en) * | 1979-11-20 | 1981-06-19 | Matsushita Electric Ind Co Ltd | Phase shift circuit |
JPS63144459A (ja) * | 1986-12-09 | 1988-06-16 | Canon Inc | 4逓倍復調装置 |
-
1989
- 1989-06-12 JP JP14915589A patent/JPH0313117A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5673995A (en) * | 1979-11-20 | 1981-06-19 | Matsushita Electric Ind Co Ltd | Phase shift circuit |
JPS63144459A (ja) * | 1986-12-09 | 1988-06-16 | Canon Inc | 4逓倍復調装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283842A (ja) * | 1994-04-13 | 1995-10-27 | Nec Corp | 位相変調器集積回路 |
JP2009159597A (ja) * | 2007-12-26 | 2009-07-16 | Dongbu Hitek Co Ltd | 1/4周期遅延クロック発生器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224749B2 (en) | Method and apparatus for reducing re-radiation using techniques of universal frequency translation technology | |
US6016422A (en) | Method of and apparatus for generating radio frequency quadrature LO signals for direct conversion transceivers | |
US5983082A (en) | Phase quadrature signal generator having a variable phase shift network | |
WO2001001561A1 (en) | Frequency doubling circuits, methods, and systems including quadrature phase generators | |
JP3140871B2 (ja) | I/q変調器および復調器 | |
US6815993B1 (en) | π/2 phase shifter | |
US6529052B2 (en) | Frequency multiplier based on exclusive-or gate and frequency divider | |
Hornak et al. | An image-rejecting mixer and vector filter with 55-dB image rejection over process, temperature, and transistor mismatch | |
JPS58112979U (ja) | 送信機によつて発生された搬送波と側帯波との位相を制御する装置 | |
JPH0313117A (ja) | 90度位相差信号発生集積回路装置 | |
JPS62213412A (ja) | 周波数逓倍回路 | |
CN115856738A (zh) | 磁共振***及其射频发射机 | |
JPH0685561A (ja) | 高速低パワーdcオフセット回路 | |
JP2930305B2 (ja) | 移相型発振回路 | |
Song | A narrow-band CMOS FM receiver based on single-sideband modulation IF filtering | |
JPH08154044A (ja) | 90度移相器 | |
EP1495540B1 (en) | Return to zero and sampling pulse generating circuits and method for direct digital up conversion | |
JP2542263B2 (ja) | ディジタル式fm変調器 | |
JPH08223233A (ja) | 直交変調装置 | |
JPH08340363A (ja) | 変調回路 | |
JP2003283253A (ja) | Iq変復調回路 | |
JP2002027007A (ja) | 誤差補償方式 | |
JPS5974758A (ja) | 多相psk変調回路 | |
CN117744810A (zh) | 一种量子测控信号隔离电路 | |
Schwarzbek et al. | Operation of SAIL HTS digital circuits near 1 GHz |