JPH03125586A

JPH03125586A - Video signal processing unit

Info

Publication number: JPH03125586A
Application number: JP1264290A
Authority: JP
Inventors: Takahiko Masumoto; 増本　隆彦; Masatoshi Ota; 太田　雅俊
Original assignee: Nippon Hoso Kyokai NHK; Sanyo Electric Co Ltd; Japan Broadcasting Corp
Current assignee: Sanyo Electric Co Ltd; Japan Broadcasting Corp
Priority date: 1989-10-11
Filing date: 1989-10-11
Publication date: 1991-05-28

Abstract

PURPOSE:To reduce the block distortion by applying low pass filter processing when there is no coding video signal data of a low-order layer. CONSTITUTION:A comparator 32 outputs a level '1' when a difference between a decoded video signal level when an LPF processing circuit 24 applies LPF processing and that when the circuit 24 does not apply LPF processing is larger than processing threshold level Th. Thus, the rewrite of an output of the LPF processing circuit 24, that is, a decoded video signal subject to LPF processing to a frame memory 18 is inhibited. Thus, the control of the signal not subject to LPF processing in blocks in marks as shown in figure is attained by setting properly the threshold level. Thus, a fogged border in the reproduced video signals is avoided.

Description

【発明の詳細な説明】［産業上の利用分野〕この発明は映像信号処理装置に関し、特にたとえば階層
的離散余弦変換（Ｄ　ＣＴ：　Ｄｉｓｃｒｅｔｅ　Ｃｏ
５１ｎｅ　Ｔｒａｎｓｆｏｒｍ）方式によってデータ圧
縮された符号化映像信号を階層的Ｉ　Ｄ　ＣＴ　（Ｉｎ
ｖｅｒｓｅ　Ｄｉｓｃｒｅｔｅ　Ｃｏ５１ｎｅ　Ｔｒａ
ｎｓｆｏｒｍ）方式によって復号化映像信号データを得
る、映像信号処理装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a video signal processing device, and in particular, for example, a hierarchical discrete cosine transform (DCT).
The coded video signal data-compressed using the 51ne Transform) method is subjected to hierarchical ID CT (In
verse Discrete Co51ne Tra
The present invention relates to a video signal processing device that obtains decoded video signal data using a nsform) method.

〔従来技術］たとえば衛星放送では、ＰＣＭ音声信号データに後続し
て、音声データ以外のデータの伝送に用いることができ
る独立のデータチャネルが設定されている。このデータ
チャネルを用いてＮＴＳＣテレビジョン方弐の静止画像
を伝送する静止画放送が提案されている。[Prior Art] For example, in satellite broadcasting, an independent data channel that can be used to transmit data other than audio data is set following PCM audio signal data. Still image broadcasting for transmitting still images of NTSC television using this data channel has been proposed.

このような静止画放送では、たとえばＰＣＭ音声信号が
ＡＩモードのとき４８０Ｋｂｐｓのような限られた伝送
容量を効率よく利用するために、階層的ＤＣＴ方式によ
って映像信号をデータ圧縮して符号化することが行われ
ている。In such still image broadcasting, in order to efficiently utilize the limited transmission capacity such as 480 Kbps when a PCM audio signal is in AI mode, video signals are compressed and encoded using a hierarchical DCT method. is being carried out.

階層的ＤＣＴによる符号化方式は、映像は一般に低周波
数成分が大きな電力（エネルギ）を有し高周波数成分は
電力的には大きくないが視覚的に大きな意味を持ってい
ることに着目し、映像信号に直交変換を施して周波数成
分に変換し、それぞれの周波数成分に適したサイズで量
子化を行えば効率良く符号化できるという原理に基づい
て、たとえば８Ｘ８画素を１ブロツクとする最も粗い映
像から、順次、４Ｘ４，２Ｘ２そして１Ｘ１画素を１ブ
ロツクとする映像を段階的に伝送する階層的符号化法を
用い、各階層間の差分値を２次元ＤＣＴにより符号化す
る方式である。The encoding method using hierarchical DCT focuses on the fact that low frequency components of video generally have large power (energy), and high frequency components do not have large power but have great visual significance. Based on the principle that efficient encoding can be achieved by applying orthogonal transformation to the signal to convert it into frequency components, and then quantizing it to a size appropriate for each frequency component. This method uses a hierarchical encoding method that sequentially transmits video in stages of 4×4, 2×2, and 1×1 pixels as one block, and encodes the difference value between each layer by two-dimensional DCT.

このような階層的ＤＣＴ方式は、効率的にデータ圧縮を
行うことができるとともに、粗い画像から細かい画像へ
の段階的表示ができるため、受信者の心理的負担を軽減
できるという特徴があり、ＣＣＩＴＴ（国際電信電話諮
問委員会）においても静止画像符号化方式の標準化にお
ける基本方式として採用されている。Such a hierarchical DCT method can efficiently compress data and display images from coarse to fine images in stages, reducing the psychological burden on recipients. (International Telegraph and Telephone Advisory Committee) has also adopted it as the basic method for standardizing still image encoding methods.

階層的ＤＣＴ方式によって符号化された映像信号データ
を再生する場合、受信側では、階層的ＩＤＣＴ方式によ
ってその映像信号データを復号する。ところが、階層構
造によって符号化を行うと、レベルがなだらかに変化す
るような映像信号では、符号化単位である隣接ブロック
間境界においてレベルが不連続に変化するいわゆるブロ
ック歪が生じることがある。When reproducing video signal data encoded using the hierarchical DCT method, the receiving side decodes the video signal data using the hierarchical IDCT method. However, when encoding is performed using a hierarchical structure, so-called block distortion, in which the level changes discontinuously at boundaries between adjacent blocks, which are encoding units, may occur in a video signal whose level changes smoothly.

このようなブロック歪を緩和するために、たとえばポス
トフィルタ方式が提案されている。このボスＩ・フィル
タ方式は、たとえば１９８９年の電子情報通信学会秋季
全国大会において発表された「低ビツトレート動画像符
号化のポストフィルタに関する検討」という論文に詳し
いが、ブロック境界付近の画素信号レベルによってエツ
ジか否かを判断して適応的に平滑化を行うものである。In order to alleviate such block distortion, for example, a post-filter method has been proposed. This Boss I filter method is detailed in the paper titled ``Study on post filters for low bit rate video coding,'' which was presented at the 1989 Autumn National Conference of the Institute of Electronics, Information and Communication Engineers. It determines whether there is an edge or not and performs smoothing adaptively.

すなわち、ブロック境界に垂直な１次元列（４画素）を
オン／オフ判定の参照画素とし、これらの信号レベルよ
りフィルタのオン／オフを判定する。That is, a one-dimensional column (4 pixels) perpendicular to the block boundary is used as a reference pixel for on/off determination, and on/off of the filter is determined based on these signal levels.

オン／オフ判定部からのオン信号を受けたとき、ブロッ
ク境界を含む２画素に対して同時に平滑化処理を行うこ
とによって、その２画素に挟まれるブロック境界のブロ
ック歪を緩和する。When receiving an on signal from the on/off determination section, smoothing processing is simultaneously performed on two pixels including the block boundary, thereby alleviating block distortion at the block boundary sandwiched between the two pixels.

〔発明が解決しようとする課題］上記論文に示されるようなポストフィルタ方式は、この
発明が向けられる階層的ＩＤＣＴ方式によって符号化映
像信号データを復号する方式にはそのまま適用できない
。[Problems to be Solved by the Invention] The post-filter method as shown in the above paper cannot be directly applied to a method for decoding encoded video signal data using the hierarchical IDCT method to which the present invention is directed.

それゆえに、この発明の主たる目的は、階層順次にＩＤ
ＣＴ方式によって符号化映像信号データを復号する、新
規な映像信号処理装置を提供することである。Therefore, the main objective of this invention is to
An object of the present invention is to provide a new video signal processing device that decodes encoded video signal data using a CT method.

この発明の他の目的は、階層的ＩＤＣＴ方式によって符
号化映像信号データを復号するとき、ブロック歪を軽減
することができる、映像信号処理装置を提供することで
ある。Another object of the present invention is to provide a video signal processing device that can reduce block distortion when decoding encoded video signal data using a hierarchical IDCT method.

〔課題を解決するための手段〕[Means to solve the problem]

この発明は、簡単にいえば、階層順次に離散余弦変換し
て符号化された映像信号データを階層順次に逆離散余弦
変換して復号して復号化映像信号データを得る映像信号
処理装置において、当該階層より下位階層の離散余弦変
換された符号化映像信号データがあるかどうかを判別す
る判別手段、および判別手段によって下位階層の符号化
映像信号データがないと判断したとき、当該階層の復号
映像信号データをローパスフィルタ処理するためのフィ
ルタ手段を備えることを特徴とする、映像信号処理装置
である。To put it simply, the present invention provides a video signal processing device that obtains decoded video signal data by sequentially applying inverse discrete cosine transform to decoding video signal data that has been encoded by performing discrete cosine transform in a hierarchical manner. A determining means for determining whether or not there is encoded video signal data that has been subjected to discrete cosine transform in a hierarchy lower than the relevant hierarchy, and when the determining means determines that there is no encoded video signal data in the lower hierarchy, the decoded video of the relevant hierarchy is determined. A video signal processing device characterized by comprising a filter means for performing low-pass filter processing on signal data.

（作用〕たとえば符号化映像信号とともに入力されるフラグデー
タに基づいて、判別手段が、その階層より下位の階層の
ＤＣＴされた符号化映像信号データがあるかどうかを判
別する。たとえば、フラグデータが“′１°′であれば
、そのときの符号化映像信号データは真の値ではないと
して、より下位の階層の符号化映像信号データを待つ。(Operation) For example, based on the flag data input together with the encoded video signal, the determining means determines whether or not there is encoded video signal data that has been subjected to DCT in a lower layer than that layer.For example, if the flag data is If it is "'1°", it is assumed that the encoded video signal data at that time is not a true value, and the encoded video signal data of a lower layer is waited for.

フラグデータが“０”′であるとき、判別手段は下位階
層のＤＣＴされた符号化映像信号データは送られてこな
いと判断する。このとき、フィルタ手段のローパスフィ
ルタが有効化され、その階層の復号化映像信号データを
ローパスフィルタ処理する。したがって、隣接ブロック
の境界が連続的に変化するようになり、ブロック歪が緩
和される。When the flag data is "0"', the determining means determines that the lower layer DCT encoded video signal data is not sent. At this time, the low-pass filter of the filter means is enabled, and the decoded video signal data of that layer is subjected to low-pass filter processing. Therefore, the boundaries between adjacent blocks change continuously, and block distortion is alleviated.

〔発明の効果］この発明によれば、下位階層の符号化映像信号データが
ないとき、ローパスフィルタ処理されるので、ブロック
歪が軽減される。また、先に引用したポストフィルタ方
式では、この発明のように階層毎にローパスフィルタ処
理が必要かどうかを判別してそのときだけフィルタ手段
によってローバスフィルタ処理するようにすることはで
きなかった。[Effects of the Invention] According to the present invention, when there is no encoded video signal data of a lower layer, low-pass filter processing is performed, so that block distortion is reduced. Further, in the post-filter method cited above, it is not possible to determine whether low-pass filter processing is necessary for each layer and to perform low-pass filter processing by the filter means only at that time, as in the present invention.

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

〔実施例］第１図はこの発明の一実施例を示すブロック図である。〔Example] FIG. 1 is a block diagram showing one embodiment of the present invention.

この実施例においては、映像信号処理袋Ｗ１０は前述の
衛星放送のデータチャネルを用いて送信される静止画放
送を受信するための受信装置の一部として含まれる。こ
のような受信装置は、放送衛星１から送信されかつアン
テナ２によって受信された衛星放送信号をＢＳチューナ
３によって復調する。復調された信号のデータチャネル
から、データチャネルデコーダ４によって、静止画パケ
ットデータが取り出され、パケット受信回路１２によっ
て、そのパケットデータは、データメモリ１４に画像処
理に必要なデータが所定の順番に書込まれる。In this embodiment, the video signal processing bag W10 is included as part of a receiving device for receiving still image broadcasting transmitted using the aforementioned satellite broadcasting data channel. Such a receiving device demodulates a satellite broadcasting signal transmitted from a broadcasting satellite 1 and received by an antenna 2 using a BS tuner 3. The data channel decoder 4 extracts still image packet data from the data channel of the demodulated signal, and the packet receiving circuit 12 writes the packet data into the data memory 14 in a predetermined order. be included.

そして、ＩＤｃＴ処理回路１６において、データメモリ
１４から読出された符号化映像信号データ（ＤＣＴデー
タ）にＩＤＣＴ処理が施され、その復号された映像信号
データはフレームメモリ１８に書込まれる。一方、デー
タメモリ１４から読出されたフラグデータは、フラグ処
理回路２０によって、フレームメモリ１８の復号化映像
信号データと対応するようにアドレス制御されてフラグ
メモリ２２に書込まれる。そして、フレームメモリ１８
から復号化映像信号データを読出し、またそれに対応す
るフラグデータをフラグメモリ２２から読出して、その
フラグデータを参照して、ＬＰ　Ｆ　（Ｌｏｗ　Ｐａ５
ｓ　Ｆｉｌｔｅｒ）　２４によって、復号化映像信号デ
ータにＬＰＦ処理を施して、それを再びフレームメモリ
１８に書込む。このようなフレームメモリ１８への書込
動作が各階層毎に繰り返し行われる。Then, in the IDcT processing circuit 16, IDCT processing is performed on the encoded video signal data (DCT data) read from the data memory 14, and the decoded video signal data is written into the frame memory 18. On the other hand, the flag data read from the data memory 14 is written into the flag memory 22 under address control by the flag processing circuit 20 so as to correspond to the decoded video signal data of the frame memory 18. And frame memory 18
The decoded video signal data is read out from the flag memory 22, and the corresponding flag data is read out from the flag memory 22, and with reference to the flag data, LP F (Low Pa5
s Filter) 24 performs LPF processing on the decoded video signal data and writes it into the frame memory 18 again. Such a write operation to the frame memory 18 is repeated for each layer.

そして、フレームメモリ１８からの読出された復号化映
像信号データは、マトリクス回路２６によってＲ，ＣＢ
信号データに変換され、それがＤ／Ａ変換器２８によっ
てアナログ映像信号として出カされる。Then, the decoded video signal data read from the frame memory 18 is processed by the matrix circuit 26 into R, CB,
The signal data is converted into signal data, which is output by the D/A converter 28 as an analog video signal.

ここで、この発明の理解に必要な範囲で、階層的ＤＣＴ
および階層的ＪＤＣＴについて簡単に説明する。Here, to the extent necessary for understanding this invention, the hierarchical DCT
and hierarchical JDCT will be briefly explained.

この実施例では、１画面は７２０Ｘ４８０画素で構成さ
れ、１６Ｘ１６画素のブロックを１単位として、ＤＣＴ
方式によって符号化される。したがって、１画面は４５
Ｘ３０ブロツクで構成されることになる。In this example, one screen is composed of 720 x 480 pixels, and one unit is a block of 16 x 16 pixels, and the DCT
encoded by the method. Therefore, one screen is 45
It will be composed of X30 blocks.

よく知られているように、ＤＣＴ符号化方弐においては
、画像をｆ　（ｉ、ｊ）とし、変換画像をＦ　（ｕ、ｖ
）とし、画素数をＮＸＮとすると、そのＤＣＴ係数Ｆ　
（ｕ、ｖ）は次式で表現される。As is well known, in DCT encoding method 2, the image is f (i, j) and the transformed image is F (u, v
) and the number of pixels is NXN, its DCT coefficient F
(u,v) is expressed by the following formula.

ただし、第１階層のＤＣＴ処理においては、第２図の左端に示す
１ブロック１６Ｘ１６画素を４分割した８×８画素の第
２階層ブロックで各ブロワ２６４画素の平均値レベルを
用いて、次式（１）に示ず２×２のＤＣＴを行う。However, in the first layer DCT processing, using the average level of 264 pixels of each blower in the second layer block of 8 x 8 pixels, which is obtained by dividing one block of 16 x 16 pixels shown at the left end of Fig. 2 into 4, the following formula is used. A 2×2 DCT is performed, not shown in (1).

１Ｆｌ（０，Ｏ）　　−（ｆｚ（０，Ｏ）＋ｆ２（１，Ｏ
）＋ｆｚ（帆　１）＋ｆＺ（Ｌ　　１））　／２Ｆｌ（１，Ｏ）　　＝　　（ｆＺ（０，０）−ｆＺ（１
，Ｏ）＋ｆｚ（０，１）ｆＺ（Ｌ　　１））　／２Ｆｌ（０，１）　　−（ｆｚ（０，Ｏ）＋ｆｚ（１，０
）−ｆＺ（０，１）ｆＺ（１，１））　／２Ｆｌ（１，ｌ）　　−（ｆＺ（０，０）−ｆＺ（１，、
０）−ｆＺ（０，１）十ｒ、ｏ、　Ｉ））　／２　　　
・・・、・・（１）次に、このＤＣＴ係数Ｆ、（０，０
）〜Ｆ、（１，１）の量子化処理を行う。一般に、低い
周波数成分に対しては量子化ステップを細かく、高い周
波数成分に対しては量子化ステップを粗くする。これは
低周波数成分の方が画質に大きく寄与するからである。1 Fl(0,O) −(fz(0,O)+f2(1,O
) + fz (sail 1) + fZ (L 1)) /2 Fl (1, O) = (fZ (0, 0) - fZ (1
, O) + fz (0, 1) fZ (L 1)) /2 Fl (0, 1) - (fz (0, O) + fz (1, 0
)-fZ(0,1)fZ(1,1))/2 Fl(1,l)-(fZ(0,0)-fZ(1,,
0)-fZ(0,1)r,o, I)) /2
..., ... (1) Next, this DCT coefficient F, (0,0
) to F, performs quantization processing of (1,1). Generally, the quantization step is fine for low frequency components, and coarse for high frequency components. This is because low frequency components contribute more to image quality.

たとえば、最も周波数の低いＦ、（０，０）は８ビツト
で、Ｆ、（Ｌ　Ｏ）およびＦ、（０，１）　はそれぞれ
３ビツトで、そして最も周波数の高いＦｌ（１１）は２
ビツトでそれぞれ量子化される。For example, the lowest frequency F,(0,0) is 8 bits, F,(LO) and F,(0,1) are each 3 bits, and the highest frequency Fl(11) is 2 bits.
Each bit is quantized.

次に、（１）式のＤＣＴ係数Ｆ、（０，０）〜Ｆ、（Ｌ
Ｌ）を用いて次式（２）に示すＩＤＣＴ処理を施し、第
２階層を平均値ｆ　’　、（０，０）〜ｆ　’Ｚ（Ｌ　
１）を復２号した場合、もとの値を正しく復号するかどうかを確か
める。そして、両者がたとえば１以上異なる場合はさら
に、第２階層以降のＤＣＴ処理を進める。この場合、下
位階層すなわち第２階層の符号化が行われることを示す
フラグが立てられる。Next, the DCT coefficients F, (0,0) to F, (L
IDCT processing shown in the following equation (2) is performed using
When decoding 1), check whether the original value is decoded correctly. If the two differ by, for example, one or more, the DCT processing for the second and subsequent layers is further advanced. In this case, a flag is set to indicate that lower layer, ie, second layer, encoding is to be performed.

もし、正しく復号されかつ以下の階層の画素がこの平均
値レベルｆ　’　２（０，Ｏ）〜ｆ　′、（Ｌ　１）で
代表されるような場合は、それ以降の下位階層の処理は
行わない。If it is correctly decoded and the pixels in the following layers are represented by this average value level f'2(0,O)~f',(L1), the processing of the subsequent lower layers is not performed. do not have.

ｆ′Ｚ（０，Ｏ）　−（ｐ＋（ｏ、Ｏ）＋Ｆ、（１，０
）−１−Ｆ、（０，１）＋Ｆ、（１，１））　／２ｆ′２（Ｌ　Ｏ）　−（Ｆｌ（０，０）−４１（１，Ｏ
）＋Ｆ、（０，１）Ｆ、（１，１））　／２ｆ′２（０１）　−（Ｆｌ（０，０）＋ＦＩ（１，０）
−ＰＩ（０，１）Ｆ、（１，１））　／２ｆ′２（Ｌ　１）　　＝　（ＰＩ（０，０）−Ｆｌ（１
，０）−Ｆｌ（帆　１）＋Ｆｌ（１，１））　／２　　
　・・・・・・（２）第２階層のＤＣＴ処理においては
、次式（３）に従って、先の（１）式で示す第１階層の
ＤＣＴ係数Ｆ、（００）〜Ｆ、（Ｌ　Ｌ）を復号して得
られた第２階層の平均値ｆ　′２（ＩＩ　３）と４×４
画素の第３階層の平均値ｆ３（０，０）〜ｌ、（１，，
１）の差分値をＤＣＴする。f′Z(0,O) −(p+(o,O)+F,(1,0
)-1-F, (0,1)+F, (1,1)) /2 f'2(L O) -(Fl(0,0)-41(1,O
)+F, (0,1)F, (1,1)) /2 f'2(01) -(Fl(0,0)+FI(1,0)
-PI(0,1)F, (1,1)) /2 f'2(L 1) = (PI(0,0)-Fl(1
,0)-Fl(sail 1)+Fl(1,1))/2
(2) In the second layer DCT processing, the first layer DCT coefficients F, (00) to F, (L L ) and the average value f′2(II 3) of the second layer obtained by decoding 4×4
The average value of the third layer of pixels f3 (0, 0) ~ l, (1,,
1) DCT the difference value.

Ｆ２（０，０）　　−（Ｆ３（０，０）＋ｈ（Ｌ　Ｏ）
＋ｆ３（０，１）＋ｆ３（Ｌ　１）　　４　Ｘｆｚ　’
　（ｉ、ｊ））　／　２Ｆ２（１，０）　　＝　（Ｆ３
（０，０１ｂ（１，、０）＋ｆ３（０，１）−Ｆ２（ｉ
、　１））　／２Ｆ２（帆　１）　　−（Ｆ３（０，０）＋ｆ３（Ｌ　０
）−Ｆ３（０，１）ｆ、（１，１））　／２Ｆ２（１，１）　　−（Ｆ３（０，０Ｌ−ｆｆｆ（Ｌ　
０）−ｆｆｆ（０，１）十ｆ３（Ｌ　１））　／２　　
　・・・・・・（３）このようにして（３）弐で得られ
るＤＣＴ係数Ｆｚ（０，０）〜Ｆ２（１，１）が適当に
量子化される。たとえば、係数Ｆｚ（０，０）〜ＦＺ（
０，１）はそれぞれ３ビツトで、そしてＦ２（１，１）
は２ビツトで、それぞれ量子化される。F2(0,0) −(F3(0,0)+h(LO)
+f3(0,1)+f3(L 1) 4 Xfz'
(i, j)) / 2F2(1,0) = (F3
(0,01b(1,,0)+f3(0,1)−F2(i
, 1)) /2 F2 (sail 1) - (F3 (0,0) + f3 (L 0
)-F3(0,1)f,(1,1))/2 F2(1,1)-(F3(0,0L-fff(L
0)-fff(0,1)f3(L1))/2
(3) In this way, the DCT coefficients Fz(0,0) to F2(1,1) obtained in (3)2 are appropriately quantized. For example, the coefficients Fz(0,0) to FZ(
0,1) are 3 bits each, and F2(1,1)
is 2 bits, each of which is quantized.

次に、先の（３）式のＤＣＴ係数Ｆ２（０，０）〜Ｆ、
（１，１）を用いて、次式（４）に従ってＩＤＣＴ処理
を施し、先の（２）弐で示す平均値ｆ　′ｚ　（ｉ、ｊ
）を加算して第３階層の平均値ｆ３（０，０）〜ｆ３（
Ｌ　１）を復号した場合、もとの値を正しく復号するか
どうかを確かめる。そして、両者がたとえば２以上異な
る場合はさらに、第３階層以降のＤＣＴ処理を進める。Next, the DCT coefficients F2(0,0) to F of the above equation (3),
Using (1, 1), IDCT processing is performed according to the following equation (4), and the average value f ′z (i, j
) to obtain the average value f3(0,0) to f3(
When decoding L1), check whether the original value is correctly decoded. If the two differ, for example, by two or more, the DCT processing for the third and subsequent layers is further advanced.

この場合、第３階層の符号化が行われることを示すフラ
グが立てられる。もし、正しく復号されかつ以下の階層
の画素がこの平均値レベルｒ　′３（０，Ｏ）〜ｆ　’
、（１，１）で代表されるような場合は、それ以降の下
位階層の処理は行わない。In this case, a flag is set to indicate that third layer encoding is to be performed. If it is correctly decoded and the pixels in the following layers are at this average value level r'3(0,O)~f'
, (1, 1), the subsequent lower hierarchy processing is not performed.

ｆ′３（０，０）　−（Ｆｚ（０，０）＋Ｆ２（１，Ｏ
）＋Ｆ２（０，１）＋ＦＺ（１，Ｉ））　／　２　＋　
ｆ　’　ｚ（ｉ、ｊ）ｆ　’　３（１１Ｏ）　−（Ｆ２
（０，Ｏ）　　Ｆ２（１，０）＋Ｆ２（０，１）Ｆ２（
１１１）　）　／　２　＋　ｆ　′ｚ（ｉ、　ｊ）ｆ′
ｓ（０，１）　＝　（Ｆ２（０，０）＋Ｆ２（１，０）
−Ｆ、（０，１）Ｆ２（１１１）ｌ　／２＋　ｆ′２（
ｉ、　ｊ）ｆ’３（Ｌ　１）　−（Ｆ２（０，０）−Ｆ
Ｚ（１，０）−Ｆ２’（０，１）＋Ｐ２（１，１）　ｌ
　／　２　＋　ｆ　′ｚ（ｉ、ｊ）・・・・・・（４）第３階層のＤＣＴ処理においては、次式（５）に従って
、先の（３）式で示す第２階層のＤＣＴ係数Ｆ２（０，
０）〜Ｆ２（Ｌ　１）を復号して得られた先の（４）弐
　５− ６で示す第３階層の平均値ｆ　’２（ｉ、　ｊ）と２×２
画素の第４階層の平均値ｒ４（０，Ｏ）　〜ｆ、（Ｌ　
１）　ノ差分値をＤＣＴする。f′3(0,0) −(Fz(0,0)+F2(1,O
)+F2(0,1)+FZ(1,I))/2+
f' z (i, j) f' 3 (11O) - (F2
(0,O) F2(1,0)+F2(0,1)F2(
111) ) / 2 + f′z(i, j)f′
s(0,1) = (F2(0,0)+F2(1,0)
-F, (0,1)F2(111)l /2+ f'2(
i, j) f'3 (L 1) - (F2 (0,0) - F
Z(1,0)-F2'(0,1)+P2(1,1) l
/ 2 + f ′z (i, j) (4) In the third layer DCT processing, the second layer DCT coefficients shown in the above equation (3) are calculated according to the following equation (5). F2(0,
The average value f'2(i, j) of the third layer shown in (4) 25-6 obtained by decoding 0) to F2(L1) and 2×2
Average value of the fourth layer of pixels r4 (0, O) ~ f, (L
1) DCT the difference value.

Ｆ：ｌ（０，０）　−（Ｆ４（０，Ｏ）＋ｆ４（１，Ｏ
）＋ｆ４（０，１）＋Ｌ（１，１）　　４　Ｘｆ＋　’
　（ｉ、ｊ））　／　２Ｆ３（Ｌ　Ｏ）　−（Ｆ４（０
，０）−Ｆ４（１，Ｏ）＋ｆ４（０，１）Ｆ４（１，１
））／２Ｆ３（０，１）　−（Ｆ４（０，Ｏ）＋ｆ４（１，０）
−Ｆ４（０，１）ｆ、（Ｌ　１））　／２Ｆ３（Ｌ　１）　−（ｆｊ（０，０）−Ｆ４（１，０）
−Ｆ４（０，１）＋ｒａ（１，１））　／２　　、−０
−・・（５）このようにして（５）式で得られるＤＣＴ
係数Ｆ３（０，０）〜Ｆ：＋（１，１）が適当に量子化
される。たとえば、係数Ｆ３（０，Ｏ）　〜Ｆ３（０，
１）はそれぞれ３ビツトで、そしてＦ３（１，１）は２
ビツトで、それぞれ量子化される。F:l(0,0) −(F4(0,O)+f4(1,O
)+f4(0,1)+L(1,1) 4 Xf+'
(i, j)) / 2F3(L O) −(F4(0
,0)-F4(1,O)+f4(0,1)F4(1,1
))/2 F3(0,1) -(F4(0,O)+f4(1,0)
−F4(0,1)f,(L 1)) /2 F3(L 1) −(fj(0,0)−F4(1,0)
-F4(0,1)+ra(1,1)) /2, -0
-...(5) DCT thus obtained by equation (5)
Coefficients F3(0,0) to F:+(1,1) are appropriately quantized. For example, coefficient F3(0,O) ~F3(0,
1) are 3 bits each, and F3(1,1) is 2 bits each.
Each bit is quantized.

次に、先の（５）式で得られたＤＣＴ係数Ｆ３（０，０
）〜Ｆ３（１，１）を用イテ、次式（６）ニ従ッテＩ　
Ｄ　ＣＴ処理を施し、先の（４）式で得られた平均値ｆ
′（ｉ、ｊ）を加算して第４階層の平均値ｆ、（０，０
）〜ｆ４（１，１）を復号した場合、もとの値を正しく
復号するかどうかを確かめる。そして、両者がたとえば
３以上異なる場合は、さらに、第４階層のＤＣＴ処理を
進める。この場合、第４階層の符号化が行われることを
示すフラグが立てられる。もし、正しく復号されかつ以
下の階層の画素がこの平均値レベルｆ’　４（０，Ｏ）
〜ｆ　’　４（１，１）で代表されるような場合は第４
階層の処理は行わない。Next, the DCT coefficient F3 (0, 0
) ~ F3 (1, 1) is used, and the following formula (6) is used.
The average value f obtained from the above equation (4) after performing D CT processing
'(i, j) to obtain the average value f of the fourth layer, (0,0
)~f4(1,1), check whether the original value is correctly decoded. If the two differ, for example, by three or more, the fourth layer DCT processing is further performed. In this case, a flag is set to indicate that fourth layer encoding is to be performed. If it is correctly decoded and the pixels in the following layers are at this average value level f' 4 (0, O)
~f' In the case represented by 4 (1, 1), the fourth
No hierarchy processing is performed.

ｆ’４（０，０）−（Ｆｊ（０，０）＋Ｆｆｆ（１，０
）＋Ｆ、（０，１）＋Ｆ３（１，１））　／２＋　ｆ’
３（ｉ、　ｊ）ｆ’　ａ（１＋　Ｏ）　　−（Ｆ３（０
，０）−ｈ（１，Ｏ）十Ｆ３（０，１）Ｆ３（１，１）
　ｌ　／　２　＋ｆ　’　３（ｉ、　ｊ）ｆ′４（０，
１）　＝　（Ｐ、＋（０，０）＋Ｆｔ（１，０）−Ｆ３
（０，１）Ｆ３（１，１））　／　２　十ｆ　’　ｉ（
ｉ、Ｊ）ｆ′、（１，１）　−（Ｐ、（０，０）−Ｆ３
（１，０）−Ｆ３（０，１）→−Ｐｓ（１，１））　／
　２　＋　ｆ　’　：＋（ｉ、　Ｊ）・・・・・・（６
）第４階層のＤＣＴ処理においては、次式（７）に従って
、先の（５）式で示す第３階層のＤＣＴ係数Ｆ３（０，
０）〜Ｆ３（１，１）を復号して得られた第（６〕式で
示す第４階層の平均値ｆ　’ａ（Ｌ　Ｊ）と各画素の値
Ｄ（０，０）〜Ｄ（Ｌｌ）の差分値をＤＣＴする。f'4(0,0)-(Fj(0,0)+Fff(1,0
)+F, (0,1)+F3(1,1)) /2+f'
3(i, j)f' a(1+ O) −(F3(0
,0)-h(1,O)tenF3(0,1)F3(1,1)
l / 2 + f' 3 (i, j) f'4 (0,
1) = (P, + (0,0) + Ft (1,0) - F3
(0,1)F3(1,1)) / 2 10f' i(
i, J) f', (1, 1) - (P, (0, 0) - F3
(1,0)-F3(0,1)→-Ps(1,1)) /
2 + f': + (i, J) (6
) In the fourth layer DCT processing, the third layer DCT coefficient F3 (0,
0) to F3(1, 1) and the average value f'a(L J) of the fourth layer shown in equation (6) and the value of each pixel D(0, 0) to D( DCT the difference value of Ll).

Ｆ、（０，Ｏ）　＝　（Ｄ（０，Ｏ）＋Ｄ（１，Ｏ）＋
Ｄ（０，１）＋Ｄ　（１，１）　　４　ＸＬ　”　（ｉ
、ｊ））　／　２Ｆ４（Ｌ　Ｏ）　−（Ｄ（０，０：１
−Ｄ（１，０）＋Ｄ（０，１）Ｄ（Ｌ　Ｌ））　／２Ｆａ（０，１）　−（Ｄ（０，Ｏ）＋Ｄ（１，０）−Ｄ
（０，１）Ｄ（１，１））　／２Ｆａ（１，１）　＝　（Ｄ（０，０）−Ｄ（１，０）−
Ｄ（０，１）＋Ｄ（Ｌ　１））　／２　　　・・・・・
・（７）このようにして（７）式で得られるＤＣＴ係数
Ｆ４（０，０）〜Ｆ４（Ｌ　Ｉ）が適当に量子化される
。たとえば、係数Ｆ、（０，Ｏ）は４ビツトで、Ｆａ（
１，０）およびＦａ（０，１）はそれぞれ３ビツトで、
そしてＦａ（１，１）は２ビツトで、それぞれ量子化さ
れる。F, (0, O) = (D (0, O) + D (1, O) +
D (0, 1) + D (1, 1) 4 XL ” (i
, j)) / 2F4(L O) −(D(0,0:1
−D(1,0)+D(0,1)D(L L)) /2 Fa(0,1) −(D(0,O)+D(1,0)−D
(0,1)D(1,1)) /2 Fa(1,1) = (D(0,0)−D(1,0)−
D(0,1)+D(L1))/2...
(7) In this way, the DCT coefficients F4(0,0) to F4(L I) obtained by equation (7) are appropriately quantized. For example, the coefficient F, (0, O) is 4 bits, and Fa(
1,0) and Fa(0,1) are each 3 bits,
Fa(1,1) is 2 bits, and each is quantized.

最後に、先の（７）式に従って得られたＤＣＴ係数Ｆ、
（０，０）〜Ｆ、（１，１）を用いて、次式（８）に従
ってＩＤＣＴ処理を施し、ｆ　’　４　（Ｌｊ）を加算
して最終階層の各画素の値Ｄ（０，０）〜Ｄ（１，１）
を復号する。Finally, the DCT coefficient F obtained according to the above equation (7),
Using (0,0) to F, (1,1), IDCT processing is performed according to the following equation (8), and f'4 (Lj) is added to obtain the value D(0,0 )~D(1,1)
decrypt.

Ｄ　’　（０，０）−（Ｆａ（０，Ｏ）＋Ｆ４（１，Ｏ
）十Ｆ４（０，１）＋Ｆ４（１，１）　）　／　２　＋
　　ｆ　′４（ｉ、　　ｊ）Ｄ　′（Ｌ　０）−（Ｆａ
（０，０）−Ｆａ（１，Ｏ）＋Ｆ４（０，１）Ｆａ（１
，１））　／　２　＋ｆ　’　ｎ（ｉ、　ｊ）Ｄ　’　
（０，１）−（Ｆａ（０，Ｏ）十Ｆ４（１，０）　　Ｆ
ａ（０，１）Ｆａ（１，１））　／　２　＋　　ｆ　’
　、（ｉ、　　ｊ）Ｄ　′（１，１）−（Ｆａ（０，０
）−Ｆａ（１，０）−１４（０，１）十Ｆ４（１，１）
）　／２＋ｆ′４（ｉ、　ｊ）・・・・・・（８）先に（１）弐〜（８）式を用いて説明した階層的ＤＣＴ
およびＩＤＣＴを前提にして、以下に実施例を説明する
。D' (0,0)-(Fa(0,O)+F4(1,O
) 10 F4 (0,1) + F4 (1,1) ) / 2 +
f'4(i, j)D'(L0)-(Fa
(0,0)-Fa(1,O)+F4(0,1)Fa(1
,1)) / 2 +f' n(i, j)D'
(0,1)-(Fa(0,O)10F4(1,0)F
a(0,1)Fa(1,1))/2+f'
, (i, j)D'(1,1)-(Fa(0,0
) - Fa (1,0) -14 (0,1) 10F4 (1,1)
) /2+f'4(i, j) (8) Hierarchical DCT explained earlier using equations (1)2 to (8)
An example will be described below based on the premise of this and IDCT.

第１図に戻って、第１階層においては、データメモリ１
４から読出されたＤＣＴデータに、先の（２）式で示す
ＩＤＣＴ処理がＩＤＣＴ処理回路１６において行われる
。そして、このＩＤＣＴ処理回路１６によって復号され
た映像信号データが、フレームメモリ１８に８×８のエ
リアで書込まれる。次に、データメモリ１４からフラグ
データを読出し、フラグ処理回路２０によってそのフラ
グデ９一夕をフラグメモリ２２に書込む。フラグメモリ２２か
ら読出された対象となる映像信号データに対応するフラ
グデータが読出され、そのフラグデータがＬＰＦ処理回
路２４に与えられる。一方、フレームメモリ１８から、
その対象となる復号化映像信号データが読出される。Ｌ
ＰＦ処理回路２４では、フラグデータがパ０“のとき、
すなわち第２階層の符号化映像信号データが送られてこ
ない場合には、ＬＰＦ処理回路２４では、その読出した
復号化映像信号データが真の値であると判断し、読出し
た復号化映像信号データにＬＰＦ処理を施して、それを
再びフレームメモリ１８に書込む。また、フラグデータ
が１″であるとき、すなわち第２階層の符号化映像信号
がさらに送られてくる場合には、そのときの復号化映像
信号データの値は真の値ではな（、したがってそれにＬ
ＰＦ処理を施しても意味がないので、ＬＰＦ処理回路２
４は、フレームメモリ１８から読出した復号化映像信号
データをそのままフレームメモリ１８に再書込みする。Returning to FIG. 1, in the first layer, data memory 1
The IDCT processing shown in equation (2) above is performed on the DCT data read from the IDCT processing circuit 16. The video signal data decoded by this IDCT processing circuit 16 is written into the frame memory 18 in an 8×8 area. Next, the flag data is read from the data memory 14, and the flag data is written into the flag memory 22 by the flag processing circuit 20. Flag data corresponding to the target video signal data read out from the flag memory 22 is read out, and the flag data is given to the LPF processing circuit 24. On the other hand, from the frame memory 18,
The target decoded video signal data is read out. L
In the PF processing circuit 24, when the flag data is 0",
That is, when the encoded video signal data of the second layer is not sent, the LPF processing circuit 24 determines that the read decoded video signal data is the true value, and uses the read decoded video signal data. is subjected to LPF processing and written to the frame memory 18 again. Furthermore, when the flag data is 1'', that is, when the second layer encoded video signal is further sent, the value of the decoded video signal data at that time is not the true value (therefore, it is L
Since there is no point in performing PF processing, LPF processing circuit 2
4 rewrites the decoded video signal data read from the frame memory 18 into the frame memory 18 as is.

すなわち、フレームメモリ１８０の再書込を実質的に無効化する。That is, the frame memory 180 effectively disables rewriting.

第２階層においては、ＩＤＣＴ処理回路１６において、
先の（４）式で示すＩＤＣＴ処理が行われるともに、フ
ラグメモリ２２から読出された第１階層のフラグデータ
゛１”に応答して、そのとき復号化された映像信号デー
タが第１階層において得られた対応する復号化映像信号
データに加算される。そして、その加算された復号化映
像信号データが、フレームメモリ１８に４×４のエリア
で書込まれる。そのとき、データメモリ１４からのフラ
グデータがそのフレームメモリの映像信号データと対応
するようにアドレス制御されて、フラグ処理回路２０に
よってフラグメモリ２２に書込まれる。そして、このフ
ラグメモリ２２からのフラグデータが０°“のとき、フ
レームメモリ１８から読出した復号化挟像信号データが
、ＬＰＦ処理２４においてＬＰＦ処理され、再びフレー
ムメモ１１１日に書込まれる。このときにも、フラグデ
ータが１”の場合には、第３階層の復号化映像信号デー
タが送られてくるので、ＬＰＦ処理回路２４は読出した
復号化映像信号データをそのままフレームメモリ１８に
与える。In the second layer, in the IDCT processing circuit 16,
The IDCT processing shown in equation (4) above is performed, and in response to the first layer flag data "1" read from the flag memory 22, the video signal data decoded at that time is obtained in the first layer. The added decoded video signal data is written into the frame memory 18 in a 4×4 area.At this time, the flag data from the data memory 14 is added to the corresponding decoded video signal data. is address-controlled so that it corresponds to the video signal data of the frame memory, and is written into the flag memory 22 by the flag processing circuit 20. Then, when the flag data from the flag memory 22 is 0°, the frame memory The decoded pinned image signal data read from 18 is subjected to LPF processing in LPF processing 24, and is written again to frame memo 111. At this time as well, if the flag data is 1'', the third layer decoded video signal data is sent, so the LPF processing circuit 24 provides the read decoded video signal data to the frame memory 18 as it is. .

第３階層においては、ＩＤＣＴ処理回路１６において、
先の（６）式に示すＩＤＣＴ処理をするとともに、フラ
グメモリ２２からの第２階層のフラグが１°゛であると
き、その復号化映像信号データが対応する第２階層で得
られた復号化映像信号データに加算される。そして、そ
の加算された復号化映像信号データが、フレームメモリ
１８に２×２のエリアで書込まれる。このとき、フラグ
メモリ２２にその第３階層のフラグデータが書込まれる
。フラグメモリ２２からのフラグデータが“０“である
とき、ＬＰＦ処理回路２４は、フレームメモリ１８から
読出した復号化映像信号データをＬＰＦ処理し、それを
再びフレームメモリ１８に書込む。このとき、フラグメ
モリ２２からのフラグデータが“１′°であれば、ＬＰ
Ｆ処理回路２４は、フレームメモリ１８から読出した復
号化映像信号データをＬＰＦ処理しないでそのままフレ
ームメモリ１８に再書込みする。In the third layer, in the IDCT processing circuit 16,
In addition to performing the IDCT processing shown in equation (6) above, when the second layer flag from the flag memory 22 is 1°, the decoded video signal data obtained in the corresponding second layer is Added to video signal data. Then, the added decoded video signal data is written into the frame memory 18 in a 2×2 area. At this time, the flag data of the third layer is written into the flag memory 22. When the flag data from the flag memory 22 is "0", the LPF processing circuit 24 performs LPF processing on the decoded video signal data read from the frame memory 18 and writes it into the frame memory 18 again. At this time, if the flag data from the flag memory 22 is "1'°, the LP
The F processing circuit 24 rewrites the decoded video signal data read from the frame memory 18 directly into the frame memory 18 without performing LPF processing.

第４階層においては、ＩＤＣＴ処理回路１６において、
先の（８）式に示すＩＤＣＴ処理が行われるとともに、
フラグメモリ２２からの第３階層のフラグデーラダ′１
“に応答して、そのとき復号された映像信号データが第
３階層において得られた対応する映像信号データに加算
される。そして、その加算された復号化映像信号データ
が、フレームメモリ１８に１×１のエリアで書込まれる
。このとき、ＬＰＦ処理回路２４では、フレームメモリ
１８に書込まれた復号化映像信号データは各画素の値を
復号しているので、ブロック歪を除去するＬＰＦ処理は
行わない。In the fourth layer, in the IDCT processing circuit 16,
The IDCT processing shown in equation (8) above is performed, and
Third layer flag data '1 from flag memory 22
In response to ", the video signal data decoded at that time is added to the corresponding video signal data obtained in the third layer. Then, the added decoded video signal data is stored in the frame memory 18. ×1 area. At this time, since the decoded video signal data written to the frame memory 18 has decoded the value of each pixel, the LPF processing circuit 24 performs LPF processing to remove block distortion. is not carried out.

このようにして、階層順次のＩＤＣＴ処理において、下
位階層の符号化映像信号データがあるときにのみ、ＬＰ
Ｆ処理回路２４におけるＬＰＦ処理を実質的に有効化す
るようにしているので、たとえば第３図に示すようなブ
ロック境界においては、隣接ブロックのレベル差が漸増
または漸減するようになるので、急峻なレベル差に起因
するブロック歪が緩和ないし軽減される。In this way, in layer-sequential IDCT processing, only when there is encoded video signal data of a lower layer, the LP
Since the LPF processing in the F processing circuit 24 is effectively enabled, for example, at block boundaries as shown in FIG. 3, the level difference between adjacent blocks gradually increases or decreases. Block distortion caused by level differences is alleviated or reduced.

３次に、第４図を参照して、この発明の好ましい実施例に
ついて説明する。この第４図実施例においては、前述の
フレームメモリ１８には、書込信号Ｗ百として、オアゲ
ート３０の出力が与えられる。オアゲート３０の一方入
力には、ＬＰＦ処理回路２４（第１図）からのライト信
号が与えられ、他方入力には、比較器３２からの出力が
与えられる。3 Next, a preferred embodiment of the present invention will be described with reference to FIG. In the embodiment shown in FIG. 4, the output of the OR gate 30 is applied to the frame memory 18 as the write signal W18. The write signal from the LPF processing circuit 24 (FIG. 1) is applied to one input of the OR gate 30, and the output from the comparator 32 is applied to the other input.

フレームメモリ１８から読出した復号化映像信号データ
はＬＰＦ処理回路２４に与えられる。このＬＰＦ処理回
路２４の出力が上述の比較器３２に与えられるとともに
、フレームメモリ１８のデータ人力として与えられる。The decoded video signal data read from the frame memory 18 is given to the LPF processing circuit 24. The output of this LPF processing circuit 24 is given to the above-mentioned comparator 32, and is also given as data input to the frame memory 18.

そして、比較器３２においてＬＰＦ処理回路２４によっ
てＬ　Ｐ　Ｆ処理された復号化映像信号データとＬＰＦ
処理されない復号化映像信号データとを比較して、両者
がたとえば図示しないＣＰＵから与えられる所定の閾値
Ｔｈ以上異なる場合、この比較器３２から“１゛′が出
力される。比較器３２の出力は、オアゲート３１の一方
入力として与えられ、このオアゲー４ト３１の他方入力には、対象となっている画素の属する
ブロックのフラグデータＦＤｃが与えられる。したがっ
て、その画素の属するブロックのフラグデータＦＤｃが
“０“でありかつ比較器３２の出力が”　１　”のとき
、オアゲート３１の出力すなわちオアゲート３０の出力
が１“となり、したがって、フレームメモリ１８の書込
信号ＷＥが“１”となるので、そのときにはフレームメ
モリ１８の書込が禁止される。Then, in the comparator 32, the decoded video signal data subjected to the LPF processing by the LPF processing circuit 24 and the LPF
When the unprocessed decoded video signal data is compared and the two differ by more than a predetermined threshold Th given by a CPU (not shown), the comparator 32 outputs "1".The output of the comparator 32 is , is given as one input of the OR gate 31, and the flag data FDc of the block to which the target pixel belongs is given to the other input of the OR gate 31.Therefore, the flag data FDc of the block to which the pixel belongs is given as the other input of the OR gate 31. When "0" and the output of the comparator 32 is "1", the output of the OR gate 31, that is, the output of the OR gate 30 becomes "1", and therefore the write signal WE of the frame memory 18 becomes "1". At that time, writing to the frame memory 18 is prohibited.

詳しく述べると、この実施例のＬＰＦ処理回路２４は２
次元ＬＰＦとして構成され、２つの遅延線３４および３
６を含む。この遅延線３４および３６は、それぞれ、た
とえばラインメモリからなり、その遅延量ｎは各階層毎
に変化される。たとえば第１階層ではその遅延量ｎ＝４
ラインに、第２階層ではｎ、　＝　２ラインに、そして
第３階層ではｎ＝１ラインに設定される。To be more specific, the LPF processing circuit 24 of this embodiment has two
configured as a dimensional LPF, with two delay lines 34 and 3
Contains 6. The delay lines 34 and 36 are each made of, for example, a line memory, and the delay amount n thereof is changed for each layer. For example, in the first layer, the delay amount n=4
line, in the second layer it is set to n, = 2 lines, and in the third layer it is set to n = 1 line.

遅延線３４に入る前の映像信号データすなわちフレーム
メモリ１８から読出したそのままの映像信号データがマ
ルチプレクサ３８の一方入力に与えられるとともに、遅
延回路４０に与えられる。The video signal data before entering the delay line 34 , that is, the video signal data as it is read from the frame memory 18 , is applied to one input of the multiplexer 38 and also to the delay circuit 40 .

遅延回路４０を経た復号化映像信号データはマルチプレ
クサ４２の一方入力に与えられるとともに、遅延回路４
４に与えられる。そして、遅延回路４４を経た復号化映
像信号データはマルチプレクサ４６の一方入力に与えら
れる。遅延回路４０および４４は、それぞれＤ−ＦＦで
構成され、その遅延量ｍは各階層毎に変化される。たと
えば、第１階層ではｍ＝４として、第２階層ではｍ＝２
として、そして第３階層ではｍ＝１としてそれぞれ設定
される。これは、先の第３回を参照して説明したように
、ＬＰＦ処理回路２４によるＬ　Ｐ　Ｆ処理が隣接ブロ
ックに跨がって行われるように制御するためである。ま
た、マルチプレクサ３８４２および４６の切換信号とし
ては、それぞれ、フラグメモリ２２（第１図）から読出
した対象となっている画素の属するブロックのフラグデ
ータＦＤ０゜、ＦＤ、、およびＦＤ、２が与えられる。The decoded video signal data that has passed through the delay circuit 40 is given to one input of the multiplexer 42, and
given to 4. Then, the decoded video signal data that has passed through the delay circuit 44 is given to one input of a multiplexer 46. The delay circuits 40 and 44 are each composed of a D-FF, and the delay amount m is changed for each layer. For example, in the first layer, m=4, and in the second layer, m=2
and m=1 in the third layer. This is to control the LPF processing by the LPF processing circuit 24 so that it spans adjacent blocks, as explained with reference to the third section above. Further, as switching signals for the multiplexers 3842 and 46, flag data FD0°, FD, and FD,2 of the block to which the target pixel belongs, read from the flag memory 22 (FIG. 1), are respectively applied. .

また、遅延線３４を経て遅延線３６を通る前の復号化映
像信号データは、マルチプレクサ４８の一方入力に与え
られるとともに、遅延回路５０に与えられる。遅延回路
５０を経た復号化映像信号データは遅延回路５２に与え
られる。そして、遅延回路５２の出力はマルチプレクサ
５４の一方入力に与えられる。このマルチプレクサ４８
および５４の切換信号としては、それぞれ、フラグメモ
ＩＪ２２からの対象となっている画素の属するブロック
のフラグデータＦＤ、。およびＦＤ、２が与えられる。Further, the decoded video signal data before passing through the delay line 36 via the delay line 34 is given to one input of the multiplexer 48 and also given to the delay circuit 50. The decoded video signal data that has passed through the delay circuit 50 is given to a delay circuit 52. The output of the delay circuit 52 is then given to one input of the multiplexer 54. This multiplexer 48
The switching signals 54 and 54 are the flag data FD of the block to which the target pixel from the flag memo IJ22 belongs. and FD, 2 are given.

なお、遅延回路５０および５２は先の遅延回路４０およ
び４４と同様である。Note that delay circuits 50 and 52 are similar to delay circuits 40 and 44 described above.

遅延線３６を経た復号化映像信号データは、マルチプレ
クサ５６の一方人力に与えられるとともに、遅延回路５
８に与えられる。そして、遅延回路５８の出力はマルチ
プレクサ６０の一方入力に与えられるとともに、遅延回
路６２に与えられる。遅延回路６２の出力はマルチプレ
クサ６４の一方入力に与えられる。遅延回路５８および
６２は、それぞれ先の遅延回路４０．５０および４４お
よび５２と同様である。そして、マルチプレクサ５６．
６０および６４の切換信号としては、フラ７グメモリ２２から読出した対象となっている画素が属す
るフ゛口・ンクのフラグデータＦ　Ｄ　２０．　　Ｆ　
Ｄ　２１およびＦＤ２□が与えられる。The decoded video signal data that has passed through the delay line 36 is given to one side of the multiplexer 56, and is also sent to the delay circuit 5.
given to 8. The output of the delay circuit 58 is applied to one input of the multiplexer 60 and also to the delay circuit 62. The output of delay circuit 62 is applied to one input of multiplexer 64. Delay circuits 58 and 62 are similar to previous delay circuits 40, 50 and 44 and 52, respectively. and multiplexer 56.
The switching signals 60 and 64 include flag data F D 7 of the link to which the target pixel read from the flag memory 22 belongs. F
D21 and FD2□ are given.

上述のマルチプレクサ３８　４２　４６　４８．５４，
５６．６０および６４の全ての他方入力としては、前述
の遅延回路５０を経た復号化映像信号データが与えられ
る。したがって、これらマルチプレクサは、対応のフラ
グデータＦＤが１“のとき、遅延回路５０からそれぞれ
の他方入力に与えられる復号化映像信号データすなわち
ＬＰＦ処理する前の復号化映像信号データをそのまま出
力する。逆に、フラグデータＦＤが“′０パのとき、各
マルチプレクサはそのとき各一方入力に与えられている
復号化映像信号データを選択的に出力する。Multiplexer 38 42 46 48.54 as described above,
Decoded video signal data that has passed through the aforementioned delay circuit 50 is applied to all other inputs of 56, 60 and 64. Therefore, when the corresponding flag data FD is 1'', these multiplexers directly output the decoded video signal data given to the other input from the delay circuit 50, that is, the decoded video signal data before LPF processing. In addition, when the flag data FD is "'0pa", each multiplexer selectively outputs the decoded video signal data that is applied to one input at that time.

そして、マルチプレクサ３８．４２および４６の出力は
、掛算器６６．６８および７０に与えられる。掛算器６
６は１／１６掛算器であり、掛算器６８は１／８掛算器
であり、掛算器７０は１／１６掛算器である。また、マ
ルチプレクサ４８の２日出力は掛算器７２に与えられ、前述の遅延回路５２の出
力は掛算器７４に与えられ、マルチプレクサ５４の出力
は掛算器７６に与えられる。掛算器７２は１／８掛算器
であり、掛算器７４は１／４掛算器であり、掛算器７６
は１／８掛算器である。そして、マルチプレクサ５６６
０および６４の出力ば、それぞれ、掛算器７８．８０お
よび８２に与えられる。掛算器７８は１／１６掛算器で
あり、掛算器８０は１／８掛算器であり、掛算器８２は
１／１６掛算器である。The outputs of multiplexers 38, 42 and 46 are then provided to multipliers 66, 68 and 70. Multiplier 6
6 is a 1/16 multiplier, multiplier 68 is a 1/8 multiplier, and multiplier 70 is a 1/16 multiplier. Further, the 2-day output of the multiplexer 48 is applied to a multiplier 72, the output of the aforementioned delay circuit 52 is applied to a multiplier 74, and the output of the multiplexer 54 is applied to a multiplier 76. Multiplier 72 is a 1/8 multiplier, multiplier 74 is a 1/4 multiplier, and multiplier 76 is a 1/4 multiplier.
is a 1/8 multiplier. And multiplexer 566
The outputs of 0 and 64 are provided to multipliers 78, 80 and 82, respectively. Multiplier 78 is a 1/16 multiplier, multiplier 80 is a 1/8 multiplier, and multiplier 82 is a 1/16 multiplier.

これら掛算器６６〜８２の出力は、全て加算器８４に与
えられる。そして、この加算器８４の出力がこのＬＰＦ
処理回路２４の出力となる。The outputs of these multipliers 66 to 82 are all given to an adder 84. The output of this adder 84 is then
This becomes the output of the processing circuit 24.

前述のように、この実施例のＬＰＦ処理回路２４は、２
次元ＬＰＦ回路を構成していて、第５図に示すように、
第１階層のＬＰＦ時には、−辺が８の正方形の中心点（
ＸＯ，ＹＯ）を◎とし、各辺の中点を・とし、４隅の点
を○としたとき、◎を１／４、・を１／８．０１／１６
の比で加算したものを中心点のＬＰＦ出力とするもので
ある。As mentioned above, the LPF processing circuit 24 of this embodiment has two
It constitutes a dimensional LPF circuit, and as shown in Figure 5,
At the time of LPF of the first layer, the center point of a square with -side 8 (
When XO, YO) is ◎, the midpoint of each side is ・, and the four corner points are ○, ◎ is 1/4 and ・ is 1/8.01/16
The sum of the ratios is taken as the LPF output at the center point.

このような２次元ＬＰＦ動作については既によく知られ
たところであり、ここではこれ以上の説明は省略する。Such two-dimensional LPF operation is already well known, and further explanation will be omitted here.

第４図実施例において、先に説明したように、マルチプ
レクサ３Ｂ、４２，４６，４８，５４゜５５．６０およ
び６４は、それぞれ、対応のフラグデータＦＤａｏ、Ｆ
Ｄｏ１　ＦＤｏｚ、ＦＤｌｏ　ＦＤ１□、ＦＤ２゜、Ｆ
Ｄ２ＩおよびＦＤ、□が“°０゛のときにのみ、そのと
き一方入力に与えられている復号化映像信号データを出
力する。したがって、フラグデータＦＤが“１゛のとき
にば、各マルチプレクサからは、遅延回路５０の出力す
なわち第５図に示す中心点（ＸＯ，ＹＯ）を示す復号化
映像信号データすなわちＬＰＦ処理される前の復号化映
像信号データが出力される。換言すれば、このマルチプ
レクサによって、フラグメモリ２２からのフラグデータ
゛ｌ“または′０″によるフレームメモリ１８の再書込
時の入力が決定されるのである。すなわち、フラグデー
タＦＤが“１゛のときには、ＬＰＦ処理回路２４におい
ては、中心画素をフラグデータＦＤ＝１に対応する各掛
算器に入力することになり、フラグの立ったデータを用
いずに中心画素をもってフィルタリングを行って、結果
的に中心画素の比重を大きくすることになる。また中心
画素のフラグが立たないときのみ、オアゲート３１の働
きで、このＬＰＦ処理回路２４の出力が有効化される。In the embodiment of FIG. 4, as explained earlier, the multiplexers 3B, 42, 46, 48, 54°55, 60 and 64 respectively have the corresponding flag data FDao, F
Do1 FDoz, FDlo FD1□, FD2゜, F
Only when D2I and FD are "°0", the decoded video signal data given to one input at that time is output. Therefore, when the flag data FD is "1", each multiplexer outputs the decoded video signal data. is the output of the delay circuit 50, that is, the decoded video signal data indicating the center point (XO, YO) shown in FIG. 5, that is, the decoded video signal data before being subjected to LPF processing. In other words, this multiplexer determines the input when rewriting the frame memory 18 using the flag data "1" or "0" from the flag memory 22. That is, when the flag data FD is "1", in the LPF processing circuit 24, the center pixel is input to each multiplier corresponding to the flag data FD=1, and the center pixel is inputted to each multiplier corresponding to the flag data FD=1. Filtering is performed on each pixel, and as a result, the specific gravity of the center pixel is increased.Furthermore, only when the flag of the center pixel is not set, the output of this LPF processing circuit 24 is enabled by the action of the OR gate 31. .

したがって、第１図実施例において説明したように、フ
ラグメモリ２２からのフラグデータの“１“またば′°
０”に依存してフレームメモリ１８に再書込みされる復
号化映像信号データが異なることになる。Therefore, as explained in the embodiment of FIG. 1, if the flag data from the flag memory 22 is "1" or
0'', the decoded video signal data rewritten to the frame memory 18 will be different.

前述のようにＬＰＦ処理回路２４すなわち、加算器８４
の出力は比較器３２の一方入力として与えられ、この比
較器３２の他方入力としては、先の遅延回路５２の出力
すなわちＬ　Ｐ　Ｆ処理を施さないものと同じ復号化映
像信号データが与えられる。したがって、比較器３２で
は、両者を比較して、その両者の差が設定された閾値Ｔ
ｈ以下のとき“０゛を出力し、閾値Ｔｈ以上のとき１“
を出力する。As mentioned above, the LPF processing circuit 24, that is, the adder 84
The output of is given as one input of the comparator 32, and the other input of this comparator 32 is given the same decoded video signal data as the output of the delay circuit 52, that is, the same as that without LPF processing. Therefore, the comparator 32 compares the two, and the difference between the two is set to a threshold T
Outputs “0” when it is less than h, and outputs “1” when it is more than threshold Th.
Output.

１２ここで、この比較器３２に関連して詳細に説明する。1 2 Here, the comparator 32 will be explained in detail.

前述のように、Ｌ　Ｐ　Ｆ処理回路２４は、下位階層の
符号化映像信号データが送られてこないブロック（の画
素）についてのみ有効化される。そのために、第６図に
示すように、映像信号それ自体に縦または横にレベルの
大きく変化する境界線が存在し、それが符号化ブロック
の境界と一致したりしなかったりするような場合、ある
ブロック（第７図において★を付したブロック）ではＬ
　Ｐ　Ｆ処理され、それ以外のブロックではＬＰＦ処理
が行われないということがある。そのために、再生映像
信号において、その境界線の見え方が不自然に不連続に
なる。なぜなら、Ｌ　Ｐ　Ｆ処理されると、第３図に示
すように、隣接ブロック間のブロック境界がなめらかに
なるので、第６図に示す★マークのブロックではＬＰＦ
処理によって、映像信号それ自体の境界線がなめらかに
なってしまい、その部分でその境界線が「ぼける」こと
になる。As described above, the LPF processing circuit 24 is enabled only for blocks (pixels thereof) to which encoded video signal data of a lower layer is not sent. Therefore, as shown in FIG. 6, if there is a boundary line in the video signal itself where the level changes greatly vertically or horizontally, and this boundary line may or may not coincide with the boundary of the encoded block, In a certain block (the block marked with ★ in Figure 7), L
There are cases where a block is subjected to PF processing, but other blocks are not subjected to LPF processing. Therefore, in the reproduced video signal, the appearance of the boundary line becomes unnaturally discontinuous. This is because when LPF processing is performed, the block boundaries between adjacent blocks become smooth as shown in Figure 3, so the blocks marked with ★ in Figure 6 are processed using LPF.
As a result of processing, the boundaries of the video signal itself are smoothed out, causing the boundaries to become "blurred" in those areas.

このような不都合を解消するために、比較器３２が設け
られる。A comparator 32 is provided to eliminate such inconvenience.

すなわち、比較器３２からは、ＬＰＦ処理回路２４にお
いてＬＰＦ処理を施した場合の復号化映像信号レベルと
Ｌ　Ｐ　Ｆ処理を施さない場合の復号化映像信号レベル
との差が、所定の閾値Ｔｈよりも大きくなる場合、“′
１“を出力する。したがって、フレームメモリ１８にお
けるＬＰＦ処理回路２４の出力すなわちＬＰＦ処理され
た復号化映像信号データの再書込を禁止する。したがっ
て、閾値Ｔｈを適当に設定し、第６図に示す★マークの
ブロックでＬＰＦ処理されないように制御することが可
能である。すなわち、ＬＰＦ後の映像信号のレベルと隣
接ブロック間の平均値レベルの差とが所定の閾値Ｔｈを
超えると、Ｌ　Ｐ　Ｆ処理が実質的に禁止されるので、
映像信号が木来有する境界線部分における高周波数成分
を減殺することがない。したがって、再生映像信号にお
いて、その境界線が「ぼける」ことがなくなる。That is, the comparator 32 determines that the difference between the decoded video signal level when the LPF processing is performed in the LPF processing circuit 24 and the decoded video signal level when the LPF processing is not performed is greater than the predetermined threshold Th. also becomes larger, “′
1". Therefore, rewriting of the output of the LPF processing circuit 24 in the frame memory 18, that is, the decoded video signal data subjected to the LPF processing, is prohibited. Therefore, the threshold value Th is appropriately set, and as shown in FIG. It is possible to control so that the blocks marked with a ★ mark are not subjected to LPF processing.In other words, when the difference between the level of the video signal after LPF and the average level between adjacent blocks exceeds a predetermined threshold Th, L P Since F processing is practically prohibited,
High frequency components in the boundary line portion of the video signal are not attenuated. Therefore, in the reproduced video signal, the boundary line will not be "blurred".

なお、その閾値Ｔｈを階層毎に視覚的に気にならない程
度の小さな値に設定することによって、効果的にＬＰＦ
処理を行うことができる。すなわち、上位階層はどその
閾値Ｔｈを小さ（し、下位階層はど大きく設定すれば、
実際の映像信号の境界線の前後に生じる偽輪郭（ブロッ
ク歪）を上位階層ではほどんど感知できない程度にまで
小さくすることができる一方、下位階層ではいわゆるエ
ツジ強調のように機能させることも可能である。In addition, by setting the threshold Th to a small value that is not visually noticeable for each layer, the LPF can be effectively
can be processed. In other words, if the upper layer has a smaller threshold Th, and the lower layer has a larger threshold,
While it is possible to reduce false contours (block distortion) that occur before and after the boundaries of the actual video signal to the extent that they are almost undetectable in the upper layer, it is also possible to make it function as so-called edge enhancement in the lower layer. be.

次に、第７Ａ図および第７Ｂ図を参照して、この発明の
他の好ましい実施例について説明する。Next, another preferred embodiment of the present invention will be described with reference to FIGS. 7A and 7B.

ただし、この第７Ａ図および第７Ｂ図において、第５図
と同一ないし類似の部分には同一ないし類似の参照符号
を付し、重複する説明は省略する。However, in FIGS. 7A and 7B, parts that are the same or similar to those in FIG. 5 are given the same or similar reference numerals, and redundant explanation will be omitted.

そして、第７Ａ図に示すように、各マルチプレクサ３８
，４２．４６，４８，５４，５６．６０および６４の出
力である復号化映像信号データａ００＋　　ａＯ１＋　
　ａｏｚ＋　　ａｌｅｔ　　ａ１２＋　”・が、第７Ｂ
図に示す比較器３２１，３２２，３２３，３２４，３２
５、・・・のそれぞれの一方入力に与えられる。そして
、これら比較器３２１，３２２，３２３，３２４．３２
５．・・・の他方入力には、共通的に、第７Ａ図で示す
比較器５０を経た復号化映像信号データすなわちＬ　Ｐ
　Ｆ処理される前の復号化映像信号データが与えられる
。したがって、比較器３２１．３２２，３２３，３２４
，３２５．・・・においては、先の第４図に示す比較器
３２と同様に両入力がそれぞれ与えられている閾値Ｔｈ
以上の差があるかどうかを判別する。そして、比較器３
２１．３２２，３２３，３２４，３２５．・・・の出力
はオアゲート８８を通して、ラッチ回路として機能する
Ｄ−ＦＦ９０に与えられる。このＤ−Ｆ　Ｆ　９０は、
比較器すなわちオアゲート８８の出力をブロック毎にラ
ッチするものであり、特になくてもよいが、このＤ−Ｆ
Ｆ９０を設ければブロック毎の制御が確実に行われ得る
。そして、このＤ−ＦＦ９０の出力が、第７Ａ図に示す
ように、オアゲート３１の他方入力に与えられる。Then, as shown in FIG. 7A, each multiplexer 38
, 42.46, 48, 54, 56.60 and 64, decoded video signal data a00+ aO1+
aoz+ alet a12+ ”・is the 7th B
Comparators 321, 322, 323, 324, 32 shown in the figure
5, . . . are given to one input. And these comparators 321, 322, 323, 324.32
5. The other inputs of . . . commonly receive decoded video signal data, that is, L P
Decoded video signal data before F processing is given. Therefore, comparators 321, 322, 323, 324
, 325. . . , the threshold Th to which both inputs are respectively given is the same as the comparator 32 shown in FIG.
Determine whether there is a difference greater than or equal to the above. And comparator 3
21.322,323,324,325. The outputs of... are given to the D-FF 90, which functions as a latch circuit, through an OR gate 88. This D-FF 90 is
It latches the output of the comparator or OR gate 88 for each block, and although it is not necessary, this D-F
By providing F90, control for each block can be performed reliably. The output of this D-FF 90 is then given to the other input of the OR gate 31, as shown in FIG. 7A.

第７Ａ図および第７Ｂ図に示す実施例においては、Ｌ　
Ｐ　Ｆ処理される前の復号化映像信号データと各掛算器
に入力されるＬＰＦ参照画素との差が所定の閾値Ｔｈよ
りも大きいとき、フレームメモ５１１１日の再書込が禁止される。したがって、実際の映
像の境界線と符号化ブロックの境界とが接近している場
合のＬ　Ｐ　Ｆ処理を実質的に禁止することができ、映
像の境界線を挾むレベル差をそのまま保持することがで
きる。In the embodiment shown in FIGS. 7A and 7B, L
When the difference between the decoded video signal data before PF processing and the LPF reference pixel input to each multiplier is larger than a predetermined threshold Th, rewriting of frame memo 5111 is prohibited. Therefore, LPF processing can be virtually prohibited when the actual video boundary line and the encoded block boundary line are close to each other, and the level difference between the video boundary lines can be maintained as is. Can be done.

なお、第７Ｂ図に示す回路に代えて、第８図に示す回路
が用いられてもよい。この第８図に示す実施例では、第
７Ｂ図が多数の比較器３２１，３２２　・・・を用いた
のに対し、１つの比較器３２０を用いる。そして、この
比較器３２０の一方入力には、マルチプレクサ９２の出
力が与えられる。Note that the circuit shown in FIG. 8 may be used instead of the circuit shown in FIG. 7B. In the embodiment shown in FIG. 8, one comparator 320 is used, whereas FIG. 7B uses a large number of comparators 321, 322, . . . . The output of the multiplexer 92 is applied to one input of the comparator 320.

このマルチプレクサ９２には、第７Ａ図に示す各マルチ
プレクサの出力である復号化映像信号ａｏａａｏ＋＋　
・・・、ａ２２がそれぞれ与えられる。そして、比較器
３２０の他方入力には、ＬＰＦ処理が施される前の復号
化映像信号データＣが与えられるとともに、所定の閾値
データＴｈが与えられる。This multiplexer 92 receives the decoded video signal aoaao++ which is the output of each multiplexer shown in FIG. 7A.
..., a22 are given respectively. The other input of the comparator 320 is supplied with decoded video signal data C before being subjected to LPF processing, and also with predetermined threshold data Th.

比較器３２０の出力がオアゲート９４を経てリセット付
ｎ）−ＦＦ９６に与えられる。このリセット付Ｄ−ＦＦ
９６の出力が上述のオアゲート９４の６他方入力に与えられるとともに、第７ＡＩＩに示すオア
ゲート３１の他方入力に与えられる。The output of the comparator 320 is applied to an n)-FF 96 with a reset via an OR gate 94. This D-FF with reset
The output of 96 is applied to the 6 other input of the above-mentioned OR gate 94, and is also applied to the other input of the OR gate 31 shown in No. 7 AII.

この第８図実施例では、マルチプレクサ９２によって、
リセット付Ｉ）−ＦＦ９６のクロックと同期的に与えら
れる切換信号に応答して、データａ。。〜ａｃｔまで順
に選択して出力する。そして、比較器３２０では、その
選択的に出力されるデータと比較データＣとを比較し、
両者が所定の閾値Ｔｈ以上差があるとき“°１“を出力
する。そして、その比較器３２０の出力がオアゲート９
４を経てリセット付Ｄ−ＦＦ９６においてラッチされる
。In this FIG. 8 embodiment, the multiplexer 92
In response to a switching signal applied synchronously with the clock of I)-FF96 with reset, data a. . -act are selected and output in order. Then, the comparator 320 compares the selectively output data with comparison data C,
When there is a difference between the two by a predetermined threshold Th or more, "°1" is output. Then, the output of the comparator 320 is the OR gate 9
4 and is latched in the D-FF 96 with reset.

そして、このリセット付Ｉ）−ＦＦ９６は、全てのデー
タａ０゜〜ａ２２の比較動作が終了した後にリセットさ
れる。この第８図実施例は第７Ｂ図に示すものと同様の
動作を行うが、その回路構成は簡単になっている。The reset FF 96 is reset after the comparison operation of all data a0° to a22 is completed. This embodiment of FIG. 8 performs the same operation as that shown in FIG. 7B, but its circuit configuration is simplified.

なお、第４図および第７Ａ図、第７Ｂ図（または第８図
）に示す実施例では、ＬＰＦ処理を禁止する場合、ＬＰ
Ｆ処理回路２４においては、マルチプレクサによってデ
ータを選択してＬＰＦ処理し、そのＬＰＦ処理回路２４
からの出力のフレームメモリ１８への再書込を禁止した
。しかしながら、この方法に代えて、たとえばＬＰＦ処
理回路２４における処理動作それ自体を禁止するような
方法が採用されてもよい。In addition, in the embodiment shown in FIG. 4, FIG. 7A, and FIG. 7B (or FIG. 8), when LPF processing is prohibited, LP
In the F processing circuit 24, data is selected by a multiplexer and subjected to LPF processing, and the LPF processing circuit 24
Rewriting of the output from the frame memory 18 is prohibited. However, instead of this method, for example, a method may be adopted in which the processing operation itself in the LPF processing circuit 24 is prohibited.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例を示すブロック図である。第２図は第１図実施例における階層的ＤＣＴおよび階層
的ＩＤＣＴを説明するための図解図である。第３図はＬＰＦ処理回路によって処理された結果を示す
図解図である。第４図はこの発明の好ましい実施例を示す回路図である
。第５図はＬＰＦ処理回路の動作を説明するための図解図
である。第６図はＬＰＦ処理を禁止する必要性を説明するための
図解図である。第７Ａ図および第７Ｂ図はこの発明の他の好ましい実施
例を示す回路図である。第８図は第７Ｂ図の変形例を示す回路図である図におい
て、１０は映像信号処理装置、１６はＩＤＣＴ処理回路
、１８はフレームメモリ、２２はフラグメモリ、２４は
ＬＰＦ処理回路、３０３３．８８．９４はオアゲーＩ・
、３２．３２１３２２　３２３　３２４　３２５　　・
・・　３２０は比較器、９０はｌｌ−ＦＦ、３８，４２
，４８，５４．５６．６０，６４．９２はマルチプレク
サ、９６はリセット付１）−ＦＦを示す。FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is an illustrative diagram for explaining the hierarchical DCT and hierarchical IDCT in the embodiment of FIG. FIG. 3 is an illustrative diagram showing the results of processing by the LPF processing circuit. FIG. 4 is a circuit diagram showing a preferred embodiment of the invention. FIG. 5 is an illustrative diagram for explaining the operation of the LPF processing circuit. FIG. 6 is an illustrative diagram for explaining the necessity of prohibiting LPF processing. FIGS. 7A and 7B are circuit diagrams illustrating another preferred embodiment of the invention. 8 is a circuit diagram showing a modification of FIG. 7B, in which 10 is a video signal processing device, 16 is an IDCT processing circuit, 18 is a frame memory, 22 is a flag memory, 24 is an LPF processing circuit, 3033. 88.94 is or game I.
, 32.321322 323 324 325 ・
... 320 is a comparator, 90 is ll-FF, 38, 42
, 48, 54, 56, 60, 64.92 are multiplexers, and 96 is a 1)-FF with reset.

Claims

【特許請求の範囲】１　階層順次に離散余弦変換して符号化された映像信号
データを階層順次に逆離散余弦変換して復号して復号化
映像信号データを得る映像信号処理装置において、当該階層より下位階層の離散余弦変換された符号化映像
信号データがあるかどうかを判別する判別手段、および前記判別手段によって前記下位階層の符号化映像信号デ
ータがないと判断したとき、前記当該階層の復号化映像
信号データをローパスフィルタ処理するためのフィルタ
手段を備えることを特徴とする、映像信号処理装置。２　前記当該階層の符号化映像信号データとともに前記
下位階層の符号化映像信号データがあるか否かを示すフ
ラグデータが入力され、前記判別手段は前記フラグデー
タを判別するフラグ判別手段を含む、請求項１記載の映
像信号処理装置。３　前記フラグ判別手段は前記フラグデータをストアす
るフラグメモリを含む、請求項２記載の映像信号処理装
置。４　前記復号化映像信号データをストアするフレームメ
モリをさらに備え、前記フィルタ手段は前記フレームメ
モリから読出された復号化映像信号データを処理するロ
ーパスフィルタを含み、さらに前記ローパスフィルタを
通して得られる復号化映像信号データを前記フレームメ
モリに再書込する書込手段を備える、請求項４記載の映
像信号処理装置。５　前記フレームメモリから読出された復号化映像信号
データと前記ローパスフィルタを通して得られる復号化
映像信号データとを比較して、両者の差が所定の閾値よ
りも大きいかどうかを判断する比較手段、および前記比較手段の出力に応答して前記書込手段による前記
ローパスフィルタから得られる復号化映像信号データの
前記フレームメモリへの再書込を禁止する禁止手段をさ
らに備える、請求項４記載の映像信号処理装置。６　前記フレームメモリから読出された対象となるブロ
ックの復号化映像信号データとそのときの自己の所属す
るブロックの復号化映像信号データとを比較して、両者
の差が所定の閾値よりも大きいかどうかを判別する比較
手段、および前記比較手段の出力に応答して前記ローパスフィルタか
ら得られる復号化映像信号データの前記フレームメモリ
への再書込を禁止する禁止手段を備える、請求項４記載
の映像信号処理装置。[Scope of Claims] 1. A video signal processing device that obtains decoded video signal data by performing inverse discrete cosine transform and decoding video signal data encoded by hierarchically sequential discrete cosine transform, comprising: a determining means for determining whether or not there is encoded video signal data that has been subjected to discrete cosine transform in a lower layer; and when the determining means determines that there is no encoded video signal data in the lower layer, decoding the layer; 1. A video signal processing device, comprising a filter means for low-pass filtering processed video signal data. 2. Flag data indicating whether or not there is encoded video signal data of the lower layer is input together with the encoded video signal data of the relevant layer, and the determining means includes flag determining means for determining the flag data. Item 1. The video signal processing device according to item 1. 3. The video signal processing device according to claim 2, wherein the flag determining means includes a flag memory that stores the flag data. 4. The device further includes a frame memory for storing the decoded video signal data, and the filter means includes a low-pass filter for processing the decoded video signal data read from the frame memory, and further comprises a frame memory for storing the decoded video signal data read out from the frame memory, and further comprises a frame memory for storing the decoded video signal data read from the frame memory, and further includes a low-pass filter for processing the decoded video signal data read from the frame memory, and the decoded video signal obtained through the low-pass filter. 5. The video signal processing device according to claim 4, further comprising writing means for rewriting signal data into said frame memory. 5. Comparing means for comparing the decoded video signal data read from the frame memory and the decoded video signal data obtained through the low-pass filter, and determining whether the difference between the two is larger than a predetermined threshold; 5. The video signal according to claim 4, further comprising inhibiting means for inhibiting the writing means from rewriting the decoded video signal data obtained from the low-pass filter into the frame memory in response to the output of the comparing means. Processing equipment. 6 Compare the decoded video signal data of the target block read from the frame memory and the decoded video signal data of the block to which it belongs at that time, and determine whether the difference between the two is greater than a predetermined threshold. 5. The low-pass filter according to claim 4, further comprising a comparison means for determining whether the low-pass filter outputs the low-pass filter, and a prohibition means for prohibiting rewriting of the decoded video signal data obtained from the low-pass filter to the frame memory in response to the output of the comparison means. Video signal processing device.