JPH03123281A - Sensor circuit device - Google Patents

Abstract

PURPOSE:To scan photoelectric converting elements using diodes as a switch by continuously impressing the voltage of sawtooth waves possessing inclinations with the opposite directions to each other to the photoelectric converting elements through plural diodes of different biases. CONSTITUTION:A sawtooth wave generation circuits 1, 4 generate sawtooth wave voltage V1, V2 which possess the prescribed inclination in a prescribed direction in the first section, and have the opposite direction in the second section. The beginning time of the second section of the generated voltage of the circuit 4 is set so that it becomes the same as the ending time of the generated voltage of the circuit 1. Here, the sawtooth wave of the circuit 1 causes current to flow to the diodes Da1-Da3, Db1-Db3 with a normal bias, and the sawtooth wave of the circuit 4 causes current to flow to diodes Dal-Da3, Dd1-Dd3 with a reverse bias. Then, the voltage is impressed continuously to photoelectric converting elements S0-S3. Thus, the elements S0-S3 can be scanned accurately by using diodes.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数の光電変換素子を順次に走査する形式の
一次元イメージセンサ等のセンサ回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sensor circuit device such as a one-dimensional image sensor that sequentially scans a plurality of photoelectric conversion elements.

［従来の技術と発明が解決しようとする課！！！］イメ
ージセンサは、光情報を電気信号に変換するための複数
の光電変換素子と、複数の光電変換素子を電気的に走査
して電気信号を選択的に得るためのアナログスイッチと
を有している。アナログスイッチは、例えば、特開昭６
３−２３７７号公報に開示されているように電界効果ト
ランジスタ（ＦＥＴ）から成り、複数の光電変換素子の
近傍に配置されている。[The problem that conventional technology and inventions try to solve! ! ! ] The image sensor includes a plurality of photoelectric conversion elements for converting optical information into electrical signals, and an analog switch for electrically scanning the plurality of photoelectric conversion elements to selectively obtain electrical signals. There is. For example, the analog switch is
As disclosed in Japanese Patent No. 3-2377, it is made of a field effect transistor (FET) and is arranged near a plurality of photoelectric conversion elements.

ところで、集積回路構成のイメージセンサにおいては、
１つの光電変換素子即ち１つの画素の幅（例えば１２５
ミクロン）に収まるように１つの電界効果トランジスタ
が配置されなければならない、しかし、このように極め
て狭い幅に収まるように電界効果トランジスタを形成す
ることは容易でない、また、電界効果トランジスタのド
レインとソースとゲートのための３つの配線導体層を基
板上の予め決められた幅の中に設ける時には、３つの配
線導体層の幅が必然的に狭くなり、イメージセンサの製
造の歩留りが低くなった。この種の問題を解決するため
に、本件出願人は、特願昭６３−１９０８４８号及び上
記の国内優先権主張出願である特願平１−１９８２７９
号によってダイオードの直列回路を利用したセンサ回路
装置を提案した。しかし、ここには基本回路が開示され
ているのみである。この基本回路において、単にのこぎ
り波を供給すると光電変換素子に対する電圧印加時間の
バラツキが生じる。即ち、のこぎり波の立上りに近い時
点から電圧が印加される光電変換素子と、のこぎり波の
終りに近い時点から電圧が印加される光電変換素子との
間に電圧印加時間の差が生じる。複数の光電変換素子を
駆動する際に、同一条件で駆動した方が良いことは説明
するまでもないことである。なお、光電変換素子として
ホトダイオードを逆バイアスして使用する場合には、特
に同一条件での駆動が望ましい。By the way, in an image sensor with an integrated circuit configuration,
The width of one photoelectric conversion element, that is, one pixel (for example, 125
However, it is not easy to form a field effect transistor to fit within such an extremely narrow width, and the drain and source of the field effect transistor When three wiring conductor layers for the gate and the gate are provided within a predetermined width on the substrate, the widths of the three wiring conductor layers inevitably become narrower, resulting in a lower manufacturing yield of the image sensor. In order to solve this kind of problem, the applicant has filed Japanese Patent Application No. 63-190848 and Japanese Patent Application No. 1-198279, which is the application claiming domestic priority.
proposed a sensor circuit device using a series diode circuit. However, only the basic circuit is disclosed here. In this basic circuit, if a sawtooth wave is simply supplied, variations will occur in the voltage application time to the photoelectric conversion elements. That is, a difference in voltage application time occurs between a photoelectric conversion element to which a voltage is applied from a point near the rise of the sawtooth wave and a photoelectric conversion element to which a voltage is applied from a moment near the end of the sawtooth wave. It goes without saying that when driving a plurality of photoelectric conversion elements, it is better to drive them under the same conditions. Note that when a photodiode is used as a photoelectric conversion element with a reverse bias, it is particularly desirable to drive it under the same conditions.

そこで、本発明の目的は、トランジスタよりも電極の数
が少ないダイオードをスイッチとして使用して複数の光
電変換素子を走査することが可能であると共に、複数の
光電変換素子を実質的に同一条件で走査することが可能
なセンサ回路装置を提供することにある。Therefore, an object of the present invention is to make it possible to scan a plurality of photoelectric conversion elements by using a diode, which has fewer electrodes than a transistor, as a switch, and to scan a plurality of photoelectric conversion elements under substantially the same conditions. An object of the present invention is to provide a sensor circuit device capable of scanning.

［課題を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す第１
図〜第１０図の符号を参照して説明すると、第１ののこ
ぎり波電圧Ｖ１を供給するための第１ののこぎり波電源
端子６と共通電源端子５とを有し、前記第１ののこぎり
波電圧■１として、少なくとも第１の方向の傾きが得ら
れるように電圧が変化する第１の区間と第１の方向と逆
の第２の方向の傾きが得られるように電圧が変化する第
２の区間とを有する波形を発生する第１ののこぎの波発
生回路１と、第１の電極と第２の一電極とをそれぞれ有
する複数個の第１のダイオードＤａ１、Ｄａ２が直列に
接続された回路であり、その一端が前記第１ののこぎり
波電源端子６に接続され、且つそれぞれの第１のダイオ
ードＤａ１、Ｄａ２の順方向電流が前記第１ののこぎり
波電圧ｖ１に基づいて流れるような方向性をそれぞれの
第１のダイオードＤａ１、Ｄａ２が有し、且つそれぞれ
の第１のダイオードＤａ１、Ｄａ２の前記第１の電極が
前記第１ののこぎり波電源端子６の側に配置されている
第１の直列回路と、それぞれが第１の抵抗Ｒａ１、Ｒａ
２と第２のダイオードＤｂ１、Ｄｂ２とを直列に接続し
た回路から成り、それぞれの第１のダイオードＤａ１、
Ｄａ２の前記第２の＠極と前記共通電源端子５との間に
それぞれ接続され、且つそれぞれの第２のダイオードＤ
ｂ１、Ｄｂ２の順方向電流が前記第１ののこぎり波電圧
Ｖ１に基づいて流れるような方向性をそれぞれの第２の
ダイオードＤｔ＋１、Ｄｂ２が有している複数の第２の
直列回路と、それぞれの第１のダイオードＤａ１、Ｄａ
２の前記第２の電極と前記共通電源端子５との間にそれ
ぞれ接続された複数の第２の抵抗Ｒｂ１、Ｒｂ２又はコ
ンデンサＣｂ１、Ｃｂ２と、一端が前記第１の抵抗Ｒａ
１、Ｒａ２と前記第２のダイオードＤｂ１、Ｄｂ２との
間に接続され、他端が互いに共通に接続されている複数
の光電変換素子Ｓ１、Ｓ２と、前記光電変換素子Ｓ１、
Ｓ２を前記第２のダイオードＤｂ１、Ｄｂ２に対して実
質的に並列に接続するように前記光電変換素子Ｓ１、Ｓ
２の電流を検出するために前記光電変換素子Ｓ１、Ｓ２
の共通接続側の端子と前記電源端子５との間に接続され
た共通の電流検出回路３と、第２ののこぎり波電圧ｖ２
を供給するための第２ののこぎり波電源端子８を有し、
前記第２ののこぎり波電圧Ｖ２として、少なくとも第１
の方向の傾きが得られるように電圧が変化する第１の区
間と第２の方向の傾きが得られるように電圧が変化する
第２の区間とを有し、且つ前記第２ののこぎり波電圧ｖ
２の第２の区間の始まりの時点が前記第１ののこぎり波
電圧Ｖ１の第２の区間の終りの時点にほぼ一致しており
、且つ前記第１ののこぎり波電圧ｖ１の始まりの時点と
前記第２ののこぎり波電圧ｖ２の終りの時点との中間時
点を中心にして前記第１ののこぎり波電圧Ｖ１に対称な
波形を発生するように設定されている第２ののこぎり波
発生回路４と、第１の電極と第２の電極とをそれぞれ有
する複数個の第３のダイオードＤｄ１、Ｄｄ２が直列に
接続された回路であり、その一端が前記第２ののこぎり
波電源端子８に接続され、且つそれぞれの第３のダイオ
ードＤｄ１、Ｄｄ２の順方向電流が前記第２ののこぎり
波電圧■２に基づいて流れるような方向性をそれぞれの
第３のダイオードＤｄ１、Ｄｄ２が有し、且つそれぞれ
の第３のダイオードＤｄ１、Ｄｄ２の前記第１の電極が
前記第２ののこぎり波電源端子８の側に配置されている
第３の直列回路と、それぞれの第３のダイオードＤｄ１
、Ｄｄ２の前記第２の電極と前記光電変換素子Ｓ１、Ｓ
２との間にそれぞれ接続された複数の第３の抵抗Ｒｃ１
、Ｒｃ２と、それぞれの第３のダイオードＤｄ１、Ｄｄ
２の前記第２の電極と前記共通電源端子５との間に接続
された複数の第４の抵抗Ｒｄ１、Ｒｄ２又はコンデンサ
とを備え、前記第１ののこぎり波電圧■１の最大振幅値
は前記第１のダイオードＤａ１、Ｄａ２及び前記第２の
ダイオード、Ｄ　ｂ１、Ｄｂ２の全部を同時にオン状態
にすることができる値に設定され、前記第２ののこぎり
波電圧ｖ２の最大振幅値は前記第２のダイオードＤｂ１
、Ｄｂ２と前記第３のダイオードＤｄ１、Ｄｄ２の全部
を同時にオン状態にすることができるレベルに設定され
ているセンサ回路装置に係わるものである。[Means for Solving the Problems] The present invention for achieving the above object is based on a first embodiment showing an embodiment.
Referring to the reference numerals in FIGS. 10 to 10, the first sawtooth wave voltage V1 includes a first sawtooth power terminal 6 and a common power terminal 5 for supplying the first sawtooth wave voltage V1. Voltage ■1: A first section in which the voltage changes so as to obtain at least a slope in the first direction, and a second section in which the voltage changes so as to obtain a slope in a second direction opposite to the first direction. A first sawtooth wave generation circuit 1 that generates a waveform having a section of , and a plurality of first diodes Da1 and Da2 each having a first electrode and a second electrode are connected in series. The circuit is such that one end thereof is connected to the first sawtooth wave power terminal 6, and the forward current of each of the first diodes Da1 and Da2 flows based on the first sawtooth wave voltage v1. Each of the first diodes Da1 and Da2 has a directivity, and the first electrode of each of the first diodes Da1 and Da2 is disposed on the side of the first sawtooth power supply terminal 6. 1 series circuit, each with a first resistor Ra1, Ra
2 and second diodes Db1, Db2 are connected in series, each of the first diodes Da1,
each second diode D connected between the second @ pole of Da2 and the common power supply terminal 5;
a plurality of second series circuits in which respective second diodes Dt+1 and Db2 have directionality such that forward currents b1 and Db2 flow based on the first sawtooth voltage V1; First diode Da1, Da
A plurality of second resistors Rb1, Rb2 or capacitors Cb1, Cb2 are respectively connected between the second electrodes of No. 2 and the common power supply terminal 5, and one end is connected to the first resistor Ra.
1, a plurality of photoelectric conversion elements S1, S2 connected between Ra2 and the second diodes Db1, Db2, the other ends of which are commonly connected to each other; and the photoelectric conversion element S1,
The photoelectric conversion elements S1 and S2 are connected in substantially parallel to the second diodes Db1 and Db2.
The photoelectric conversion elements S1 and S2
A common current detection circuit 3 connected between the terminal on the common connection side and the power supply terminal 5, and a second sawtooth voltage v2
It has a second sawtooth wave power terminal 8 for supplying
As the second sawtooth voltage V2, at least the first
a first section in which the voltage changes so as to obtain a slope in the direction of , and a second section in which the voltage changes so as to obtain a slope in the second direction; v
2 substantially coincides with the end of the second interval of the first sawtooth voltage V1, and the time of the start of the first sawtooth voltage V1 and the a second sawtooth wave generation circuit 4 configured to generate a waveform that is symmetrical to the first sawtooth voltage V1 with a center point between the end point and the end point of the second sawtooth wave voltage V2; A circuit in which a plurality of third diodes Dd1 and Dd2 each having a first electrode and a second electrode are connected in series, one end of which is connected to the second sawtooth power terminal 8, and Each of the third diodes Dd1 and Dd2 has a directionality such that the forward current of each of the third diodes Dd1 and Dd2 flows based on the second sawtooth voltage 2, and a third series circuit in which the first electrodes of the diodes Dd1 and Dd2 are arranged on the side of the second sawtooth power supply terminal 8, and the respective third diodes Dd1.
, Dd2 and the photoelectric conversion elements S1, S
A plurality of third resistors Rc1 each connected between
, Rc2 and the respective third diodes Dd1, Dd
a plurality of fourth resistors Rd1, Rd2 or a capacitor connected between the second electrode of No. 2 and the common power supply terminal 5; The maximum amplitude value of the second sawtooth voltage v2 is set to a value that allows all of the first diodes Da1 and Da2 and the second diodes Db1 and Db2 to be turned on at the same time, and the maximum amplitude value of the second sawtooth voltage v2 is diode Db1
, Db2 and the third diodes Dd1 and Dd2 are all set at a level that allows them to be turned on at the same time.

［作用］ 請求項１の発明において、第１ののこぎり波■１を第１
及び第２のダイオードＤａ１、Ｄａ２、Ｄｂ１、Ｄｂ２
を含む回路に供給すると、これ等が順次にオン状態にな
り、光電変換素子Ｓ１．３２に順次に電圧が印加される
。第２ののこぎり波電圧■２を第３のダイオードＤｄ１
、Ｄｄ２の直列回路に印加すると、光電変換素子Ｓｌ　
、Ｓ２に逆バイアス電圧が印加され、各光電変換素子Ｓ
１、Ｓ２の逆バイアス印加時間幅を揃えることができる
。[Operation] In the invention of claim 1, the first sawtooth wave ■1 is
and second diodes Da1, Da2, Db1, Db2
When the voltage is supplied to the circuit including the photoelectric conversion elements S1.32, these are sequentially turned on, and a voltage is sequentially applied to the photoelectric conversion elements S1.32. The second sawtooth voltage ■2 is connected to the third diode Dd1
, Dd2, the photoelectric conversion element Sl
, S2, a reverse bias voltage is applied to each photoelectric conversion element S
1. The reverse bias application time width of S2 can be made uniform.

［実施例］ 第１図に示されている本発明の実施例に従う一次元イメ
ージセンサは、第１ののこぎり波発生回路１と、４つの
画素即ちビットに対応した４つの単位回路ＫＯ、Ｋｌ　
、Ｋ２　、に３と、出力端子２を有する共通の電流検出
回路３と、第２ののこぎり波発生回路４と、４つのバイ
アス印加回路ＬＯ〜Ｌ３とか°ら成る。この−次元イメ
ージセンサは４つよりも多い数の画素を検出することが
できるように構成されている。しかし、この−次元イメ
ージセンサの全部の構成を図面に示すことは困難である
ので、その一部のみが第１図に示されている。第１のの
こぎり波発生回路・１は、共通電源端子（グランド端子
）５と第１ののこぎり波出力端子６とを有し、第５図（
Ａ）に示す第１ののこぎり波電圧Ｖ１を発生する。第１
ののこぎり波電圧ｖ１は、正方向（第１の方向）の傾き
を有する第１の区間Ｔ１と負方向（第２の方向）の傾き
を有する第２の区間Ｔ２と、これ等の間の平坦な第３の
区間Ｔ３とを備え、一定周期で繰返して発生される。な
お、第１ののこぎり波電圧ｖ１は第１の区間Ｔ１以上の
相互間隔を有して発生する。[Embodiment] A one-dimensional image sensor according to an embodiment of the present invention shown in FIG.
, K2, and 3, a common current detection circuit 3 having an output terminal 2, a second sawtooth wave generation circuit 4, and four bias application circuits LO to L3. This -dimensional image sensor is configured to be able to detect more than four pixels. However, since it is difficult to show the entire configuration of this one-dimensional image sensor in the drawing, only a part of it is shown in FIG. The first sawtooth wave generation circuit 1 has a common power supply terminal (ground terminal) 5 and a first sawtooth wave output terminal 6, and is shown in FIG.
A first sawtooth voltage V1 shown in A) is generated. 1st
The sawtooth wave voltage v1 has a first section T1 having a slope in the positive direction (first direction), a second section T2 having a slope in the negative direction (second direction), and a flat area between them. and a third section T3, which is repeatedly generated at a constant period. Note that the first sawtooth voltage v1 is generated with a mutual interval that is equal to or longer than the first section T1.

第２ののこぎり波発生回路４は、共通電源端子７と第２
ののこぎり波出力端子８とを有し、第５図（Ｂ）の第２
ののこぎり波電圧ｖ２を発生する。The second sawtooth wave generating circuit 4 has a common power supply terminal 7 and a second sawtooth wave generating circuit 4.
It has a sawtooth wave output terminal 8, and the second one in FIG. 5(B).
A sawtooth wave voltage v2 is generated.

第２ののこぎり波電圧Ｖ２は、正方向の傾きを有する第
１の区間Ｔ４と負方向の傾きを有する第２の区間Ｔ５と
これ等の間の平坦な第３の区間Ｔ６とから成る。第１の
のこぎり波電圧ｖ１の立上り時点ｔｏと第２ののこぎり
波電圧■２の終了時点ｔ１０との中間時点ｔ５を中心に
第１及び第２ののこぎり波電圧Ｖ１　、Ｖ２は対称に発
生している。The second sawtooth voltage V2 consists of a first section T4 having a positive slope, a second section T5 having a negative slope, and a flat third section T6 between them. The first and second sawtooth wave voltages V1 and V2 are generated symmetrically around an intermediate time t5 between the rising time to of the first sawtooth wave voltage v1 and the end time t10 of the second sawtooth wave voltage 2. There is.

また、第１ののこぎり波電圧Ｖ１の第１の区間Ｔ１の終
了時点ｔ４と第２ののこぎり波電圧ｖ２の立上り時点と
が一致し、第１ののこぎり波電圧Ｖ１のの終了時点ｔ６
と第２ののこぎり波電圧■２の第２の区間Ｔ５の開始時
点とが一致している。Further, the end time t4 of the first section T1 of the first sawtooth wave voltage V1 and the rising time of the second sawtooth wave voltage v2 coincide, and the end time t6 of the first sawtooth wave voltage V1.
and the start time of the second section T5 of the second sawtooth voltage (2) coincide.

なお、第１及び第２ののこぎり波電圧■１、Ｖ２は対称
波形であるので、ＴＩ　＝Ｔ５　、Ｔ２　＝Ｔ４、Ｔ３
　＝Ｔ６であり８、第１の区間Ｔ１と第５の区間Ｔ５の
傾きが同一であると共に、第２の区間Ｔ２と第４の区間
Ｔ４の傾きも同一である。　互いに同一の３つの単位回
路に１　、に２　、Ｋ３は、第１のダイオードＤａ１、
Ｄａ２、Ｄａ３と、第２のダイオードＤｂ１、Ｄｂ２、
Ｄｂ３と、第１の抵抗Ｒａ１、Ｒａ２、Ｒａ３と、第２
の抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３と、光電変換素子Ｓ１、
Ｓ２、Ｓ３と、ブロッキングダイオードＤＣ１、Ｄｃ２
、Ｄｃ３とがら成る。もう１つの単位回路ＫＯは、第２
のダイオードＤｂＯと、第１の抵抗ＲａＯと、光電変換
素子ＳＯと、ブロッキングダイオードＤｃＯとから成る
。単位回路ＫＯは、別の単位回路に１　、Ｋ２　、Ｋ３
における第１のタイオードＤａ１、Ｄａ２、Ｄａ３、及
び第２の抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３に対応するものを
有していない。しかし、単位回路ＫＯにも別の単位回路
に１　、に２、Ｋ３の第１のダイオードと第２の抵抗に
対応するものを接続することができる。また、必要に応
じて第１図のイメージセンサから初段の単位回路ＫＯを
省くことができる。Note that the first and second sawtooth wave voltages 1 and V2 have symmetrical waveforms, so TI = T5, T2 = T4, T3
=T6, and the slopes of the first section T1 and the fifth section T5 are the same, and the slopes of the second section T2 and the fourth section T4 are also the same. In the three unit circuits that are identical to each other, 1 and 2, K3 is the first diode Da1,
Da2, Da3 and second diodes Db1, Db2,
Db3, first resistors Ra1, Ra2, Ra3, and second resistors
resistors Rb1, Rb2, Rb3, photoelectric conversion element S1,
S2, S3 and blocking diodes DC1, Dc2
, Dc3. Another unit circuit KO is the second
, a first resistor RaO, a photoelectric conversion element SO, and a blocking diode DcO. Unit circuit KO is connected to another unit circuit by 1, K2, K3.
It does not have anything corresponding to the first diodes Da1, Da2, Da3 and the second resistors Rb1, Rb2, Rb3. However, it is also possible to connect the unit circuit KO to another unit circuit with 1, 2, and K3 corresponding to the first diode and the second resistor. Furthermore, the first stage unit circuit KO can be omitted from the image sensor shown in FIG. 1 if necessary.

アノード（第１の電極）とカソード（第２の電極）とを
有する３つの第１のダイオードＤａ１、ＤＢＰ、Ｄａ３
が互いに直列に接続された回路（第１の直列回路）の一
端（左端）はのこぎり波電源端子６に接続されている。Three first diodes Da1, DBP, Da3 having an anode (first electrode) and a cathode (second electrode)
One end (left end) of a circuit (first series circuit) in which these are connected in series with each other is connected to a sawtooth wave power supply terminal 6.

第１のダイオードＤａ１、ＤＢＰ、Ｄａ３はのこぎり波
電圧ｖ１によって順方向にバイアスされる方向性を有し
ている。即ち、第１のダイオードＤａ１〜Ｄａ３のアノ
ード（第１の電極）が第１ののこぎり波電源端子６の側
に配置されている。The first diodes Da1, DBP, and Da3 have directionality that is biased in the forward direction by the sawtooth voltage v1. That is, the anodes (first electrodes) of the first diodes Da1 to Da3 are arranged on the first sawtooth power terminal 6 side.

第１のダイオードＤａ１、ＤＢＰ、Ｄａ３のカソード（
第２の電極）と共通電源端子５との間には第１の抵抗Ｒ
ａ１、Ｒａ２、Ｒａ３と第２のダイオードＤｂ１、Ｄｂ
２、Ｄｂ３とを直列にそれぞれ接続した回路（第２の直
列回路）がそれぞれ接続されている。単位回路ＫＯにお
いては、第１の抵抗ＲａＯと第２のダイオードＤｂＯと
の直列回路が接続されている。第２のダイオードＤｂＯ
，Ｄｂ１、Ｄｂ２、Ｄｂ３は第１ののこぎり波電圧■１
によって順方向にバイアスされる方向性を有している。The cathodes of the first diodes Da1, DBP, and Da3 (
A first resistor R is connected between the second electrode) and the common power supply terminal 5.
a1, Ra2, Ra3 and second diodes Db1, Db
2 and Db3 are connected in series (second series circuit). In the unit circuit KO, a series circuit of a first resistor RaO and a second diode DbO is connected. Second diode DbO
, Db1, Db2, and Db3 are the first sawtooth voltage ■1
It has a directionality that is biased in the forward direction.

各単位回路ＫＯ、Ｋｌ　、Ｋ２　、に３における第１の
抵抗Ｒａ０５Ｒａ１、Ｒａ２、Ｒａ３と第２のダイオー
ドＤｂＯ１Ｄｂ１、Ｄｂ２、Ｄｂ３の相互接続点ＰＯ１
Ｐ１　、Ｐ２　、Ｐ３に光電変換素子ｓｏ、ｓｉ、ｓ２
、Ｓ３のカソードがそれぞれ接続されている。The interconnection point PO1 of the first resistor Ra05Ra1, Ra2, Ra3 and the second diode DbO1Db1, Db2, Db3 in each unit circuit KO, Kl, K2, 3
Photoelectric conversion elements so, si, s2 are attached to P1, P2, and P3.
, S3 are connected to each other.

光電変換素子５Ｏ１Ｓ１、Ｓ２、Ｓ３のアノードは光電
変換素子５ｏ−３３の相互干渉を防ぐためのプロツキン
グダオードＤｃＯ１Ｄｃ１、ＤＣ２、Ｄｃ３を介して共
通に接続され、この共通ライン９と共通電源端子（グラ
ンド）５との間に共通の電流検出回路３が接続されてい
る。従って、各光電変換素子ＳＯ〜Ｓ３は各第２のダイ
オードＤｂＯ〜Ｄｂ３に実質的に並列接続されている。The anodes of the photoelectric conversion elements 5O1S1, S2, and S3 are commonly connected via blocking diodes DcO1Dc1, DC2, and Dc3 to prevent mutual interference among the photoelectric conversion elements 5o-33, and are connected to this common line 9 and a common power supply terminal. (ground) 5 and a common current detection circuit 3 is connected thereto. Therefore, each of the photoelectric conversion elements SO to S3 is substantially connected in parallel to each of the second diodes DbO to Db3.

光電変換素子５Ｏ１Ｓ１、Ｓ２、Ｓ３はホトダイオード
から成り、第１及び第２ののこぎり波電圧ｖ１、Ｖ２で
逆バイアスされるように接続されている。光電変換素子
ＳＯ〜Ｓ３は逆バイアス電圧で動作するためにここに流
れる電流は極めて小さい。The photoelectric conversion elements 5O1S1, S2, and S3 are composed of photodiodes, and are connected so as to be reverse biased by the first and second sawtooth voltages v1 and V2. Since the photoelectric conversion elements SO to S3 operate with a reverse bias voltage, the current flowing therein is extremely small.

初段の逆バイアス印加回路ＬＯを除く残り３つの逆バイ
アス印加回路Ｌ１〜Ｌ３は、第３のダイオードＤｄ１、
Ｄｄ２、Ｄ（１３と、第３の抵抗Ｒｃ１〜ＲＣ３と、第
４の抵抗Ｒｄ１〜Ｒｄ３とから成る。初段の逆バイアス
印加回路ＬＯは第３の抵抗ＲｃＯのみから成る。The remaining three reverse bias applying circuits L1 to L3, excluding the first stage reverse bias applying circuit LO, include a third diode Dd1,
Dd2, D(13), third resistors Rc1 to RC3, and fourth resistors Rd1 to Rd3. The first stage reverse bias application circuit LO consists of only the third resistor RcO.

第３のダイオードＤｄ１〜Ｄｄ３は互いに直列に接続さ
れて第３の直列回路を形成している。この第３の直列回
路の一端は第２ののこぎり波電源端子８に接続されてい
る。各第３のダイオードＤｄ１〜Ｄｄ３のアノード（第
１の電極）がカソード（第２の電極）よりも第２ののこ
ぎり波電源端子８に近くなるような方向性を有している
ので、各ダイオードＤｄｌ〜Ｄｄ３は第２ののこぎり波
電圧■２で順バイアスされる。The third diodes Dd1 to Dd3 are connected in series with each other to form a third series circuit. One end of this third series circuit is connected to the second sawtooth power supply terminal 8. Since each of the third diodes Dd1 to Dd3 has a directionality such that the anode (first electrode) is closer to the second sawtooth power supply terminal 8 than the cathode (second electrode), each third diode Ddl to Dd3 are forward biased with a second sawtooth voltage (2).

初段の逆バイアス印加図１１ＬＯの第３の抵抗ＲＣＯは
第２ののこぎり波電源端子８と２３点（光電変換素子Ｓ
のカソード）間に接続されている。その後の段の逆バイ
アス印加回路し１〜Ｌ３の第３の抵抗ＲＣ１〜ＲＣ３は
各段のダイオードＤｄ１〜Ｄｄ３のカソードとＰ２、Ｐ
１、２０点即ち各段の光電変換素子Ｓ２、Ｓ１、ＳＯの
カソードとの間に接続されている。第４の抵抗Ｒｄ１〜
Ｒｄ３は第３のダイオードＤｄｌ〜Ｄｄ３のカソードと
共通電源端子（グランド）との間に接続されている。な
お、２つの共通電源端子５．７は相互に接続されている
。The third resistor RCO of the first stage reverse bias application FIG.
cathode). The third resistors RC1 to RC3 of the reverse bias applying circuits 1 to L3 of the subsequent stage are connected to the cathodes of the diodes Dd1 to Dd3 of each stage and P2, P
It is connected between the cathodes of photoelectric conversion elements S2, S1, and SO at 1 and 20 points, that is, at each stage. Fourth resistance Rd1~
Rd3 is connected between the cathodes of the third diodes Ddl to Dd3 and the common power supply terminal (ground). Note that the two common power supply terminals 5.7 are connected to each other.

第１図のイメージセンサの各部の詳細は次の通りである
。Details of each part of the image sensor shown in FIG. 1 are as follows.

第１及び第２ののこぎり波発生口ＩＭＩ、４から発生す
る第１ののこぎり波電圧Ｖ１の第１の区間Ｔ１の傾斜は
、第１及び第２のダイオードＤａ１〜Ｄａ３、ＤＩ）Ｏ
〜Ｄｂ３の立上り速度よりもゆるく設定されている。ま
た、第１ののこぎり波電圧Ｖ１の最大振幅値は第１図の
全部の第１及び第２のダイオードＤａ１〜Ｄａ３、Ｄｂ
Ｏ〜Ｄｂ３をオン状態にすることがで捲る値に設定され
ている。第２のののこぎり波電圧■２の最大振幅も第３
のダイオードＤｄ１〜Ｄｄ３及び第２のダイオードＤｂ
Ｏ〜Ｄｂ３の全部をオンにすることができる値に設定さ
れている。The slope of the first section T1 of the first sawtooth wave voltage V1 generated from the first and second sawtooth wave generation ports IMI, 4 is the slope of the first section T1 of the first sawtooth wave voltage V1 generated from the first and second sawtooth wave generation ports IMI, 4,
- The rising speed of Db3 is set slower than that of Db3. Moreover, the maximum amplitude value of the first sawtooth wave voltage V1 is the same as that of all the first and second diodes Da1 to Da3, Db
It is set to a value that is turned over by turning on O to Db3. The maximum amplitude of the second sawtooth voltage ■2 is also the third
diodes Dd1 to Dd3 and the second diode Db
It is set to a value that allows all of O to Db3 to be turned on.

光電変換素子ＳＯ〜Ｓ３、第１のダイオードＤａ１〜Ｄ
ａ３、第２のダイオードＤｂＯ〜Ｄｂ３、第３のダイオ
ードＤｄ１〜Ｄｄ３、ブロッキングダイオードＤｃＯ−
Ｄｃ３は、それぞれｐｉｎ接合ダイオードであって、水
素化アモルファスシリコン半導体層と、この半導体層の
下側に設けられた一方の電極層と、半導体層の上側に設
けられた他方の電極層とから成り、共通の絶縁基板（図
示せず）上に設けられている。集積回路で形成される各
単位回路ＫＯ〜に３に与えられた幅が１２５ミクロンの
場合において、第１及び第２のダイオードＤａ１〜Ｄａ
３、ＤｂＯ〜Ｄｂ３の配線導体層の幅を約２０ミクロン
にすることができる。もし、光電変換素子ＳＯ〜Ｓ３の
走査のために電界効果トランジスタを使用する場合には
、配線導体層の幅が約１０ミクロンとなり、本実施例に
比べて狭いためにイメージセンサの製造歩留りが急くな
−る。Photoelectric conversion elements SO to S3, first diodes Da1 to D
a3, second diodes DbO to Db3, third diodes Dd1 to Dd3, blocking diode DcO-
Dc3 is a pin junction diode, and is composed of a hydrogenated amorphous silicon semiconductor layer, one electrode layer provided below this semiconductor layer, and the other electrode layer provided above the semiconductor layer. , are provided on a common insulating substrate (not shown). In the case where the width given to each unit circuit KO~ formed by an integrated circuit is 125 microns, the first and second diodes Da1~Da
3. The width of the wiring conductor layer of DbO to Db3 can be made approximately 20 microns. If a field effect transistor is used for scanning the photoelectric conversion elements SO to S3, the width of the wiring conductor layer will be about 10 microns, which is narrower than in this example, and the manufacturing yield of the image sensor will be accelerated. Na-ru.

光電変換素子ＳＯ〜Ｓ３は逆バイアスされているので、
第２図に示すキャパシタンスＣｓと光強度に比例する電
流源Ｉｓとの並列回路で等価的に示される。尚、光電変
換素子ＳＯ〜Ｓ３の等価キャパシタンスＣｓに流れる電
流の値は極めて小さい。Since the photoelectric conversion elements SO to S3 are reverse biased,
This is equivalently represented by a parallel circuit of a capacitance Cs and a current source Is proportional to the light intensity shown in FIG. Note that the value of the current flowing through the equivalent capacitance Cs of the photoelectric conversion elements SO to S3 is extremely small.

第１〜第３のダイオードＤ　ａｌ　〜Ｄ　ａ３、ＤｂＯ
〜Ｄｂ３、Ｄｄ１〜Ｄｄ３がオン状態にになった時の両
端電圧即ち順方向電圧ＶｆはほぼＩＶである。第１の抵
抗ＲａＯ〜Ｒａ３及び第３の抵抗ＲＣＯ〜Ｒｃ３はそれ
ぞれ１００にΩであり、第２の抵抗Ｒｂ１〜Ｒｂ３及び
第４の抵抗Ｒｄ１〜Ｒｄ３はそれぞれ１にΩであり、こ
れ等はＴ　ｉ　０２　、Ｔａ−３ｉ０２又はＮｉＣｒ等
の物質で形成されている。First to third diodes D al to D a3, DbO
When Db3 and Dd1 to Dd3 are turned on, the voltage across them, that is, the forward voltage Vf, is approximately IV. The first resistors RaO to Ra3 and the third resistors RCO to Rc3 are each 100Ω, and the second resistors Rb1 to Rb3 and the fourth resistors Rd1 to Rd3 are each 1 to Ω, and these are T It is formed of a material such as i 02 , Ta-3i02 or NiCr.

第１図では第１及び第２ののこぎり波発生回路１、４及
び電流検出回路３の相互接続が省略されているが、実際
には、これ等は相互に接続されており、一定の時間関係
を有している。Although the interconnection of the first and second sawtooth wave generation circuits 1 and 4 and the current detection circuit 3 is omitted in FIG. 1, in reality, these are interconnected and have a certain time relationship. have.

電流検出回路３は、第３図に詳細に示すように、積分回
路１０と、サンプルホールド回路１１と、タイミング信
号発生回路１２と、制御信号発生回路１３とから成る。As shown in detail in FIG. 3, the current detection circuit 3 includes an integration circuit 10, a sample and hold circuit 11, a timing signal generation circuit 12, and a control signal generation circuit 13.

積分回路１０は光電変換素子ＳＯ〜Ｓ３の電流の変化を
検出する回路であって、電流検出兼積分用コンデンサ１
４と、放電用（リセット用）スイッチ１５と、増幅器１
６とから成る。コンデンサ１４は光電変換素子ＳＯ〜Ｓ
３の共通出力ラインとグランドとの間に接続されている
ので、光電変換素子ＳＯ〜Ｓ３に流れる電流によって充
電される。コンデンサ１４に並列に接続されたスイッチ
１５は光電変換素子ＳＯ〜Ｓ３の出力電流を分離して検
出するために、各光電変換素子ＳＯ〜Ｓ３によるコンデ
ンサ１４の充電完了時点又はこの近傍でオンになってコ
ンデンサ１４を放電状態にするものである。コンデンサ
１４の一端は増幅器１６を介してサンプルホールド回路
１１に接続されている。従って、サンプルホールド回路
１１は、積分回路１０の出力電圧を放電用スイッチ１５
のオン開始時点の直前でサンプリングし、ホールドする
。The integration circuit 10 is a circuit that detects changes in the currents of the photoelectric conversion elements SO to S3, and includes a current detection and integration capacitor 1.
4, discharge (reset) switch 15, and amplifier 1
It consists of 6. The capacitor 14 is a photoelectric conversion element SO~S
Since it is connected between the common output line of 3 and the ground, it is charged by the current flowing through the photoelectric conversion elements SO to S3. In order to separate and detect the output currents of the photoelectric conversion elements SO to S3, the switch 15 connected in parallel to the capacitor 14 is turned on at or near the time when each of the photoelectric conversion elements SO to S3 completes charging of the capacitor 14. This is to put the capacitor 14 into a discharge state. One end of the capacitor 14 is connected to the sample and hold circuit 11 via an amplifier 16. Therefore, the sample and hold circuit 11 transfers the output voltage of the integrating circuit 10 to the discharging switch 15.
Sample and hold just before the ON start point.

タイミング信号発生回路１２は、第４図（Ｅ）に示すタ
イミング信号Ｖｔを制御信号形成回１ｉ１８１３に供給
すると共に、第１及び第２ののこぎり波発生回路１．４
にのこぎり波電圧Ｖ１　、Ｖ２の発生を制御するための
信号を送る。このタイミング信号発生回路１２をのこぎ
り波発生回路１又は４に内蔵させることもできる。The timing signal generation circuit 12 supplies the timing signal Vt shown in FIG.
A signal is sent to control the generation of sawtooth wave voltages V1 and V2. This timing signal generation circuit 12 can also be built into the sawtooth wave generation circuit 1 or 4.

タイミング信号発生回路１２に接続されている制御信号
形成回路１３は複数の単安定マルチバイブレータ又はカ
ウンタから成り、第４図（Ｆ）に示すサンプルホールド
制御信号Ｖｓと第４図（Ｇ）に示す放電制御信号Ｖｒと
を発生する。第４図（Ｆ）のサンプルホールド制御信号
Ｖｓは第４図（Ｅ）の方形波のタイミングパルスＶｔの
前縁に同期して立上って一定時間持続する。第４図（Ｇ
）の放電制御信号Ｖｒは第４図（Ｆ）のサンプルホール
ド制御信号の前縁よりも少し遅れて立上って比較的短時
間後に立下る。The control signal forming circuit 13 connected to the timing signal generating circuit 12 consists of a plurality of monostable multivibrators or counters, and generates a sample hold control signal Vs shown in FIG. 4(F) and a discharge shown in FIG. 4(G). A control signal Vr is generated. The sample hold control signal Vs shown in FIG. 4(F) rises in synchronization with the leading edge of the square wave timing pulse Vt shown in FIG. 4(E) and lasts for a certain period of time. Figure 4 (G
) rises a little later than the leading edge of the sample-and-hold control signal shown in FIG. 4(F), and falls after a relatively short period of time.

［動作］ まず、逆バイアス印加回路ＬＯ〜Ｌ３の寄与を考慮しな
い第１図のイメージセンサの基本動作を説明する。第１
ののこぎり波発生回路１から第４図（Ａ）に示す第１の
のこぎり波電圧■１が発生すると、点ＰＯの電位ＶｐＯ
が第４図（Ｂ）に示す如く徐々に高くなる。これによっ
て、点ＰＯの電位ＶｐＯが単位回路ＫＯの第２のダイオ
ードＤｂＯの順方向電圧Ｖｆ　　（約ＩＶ）になると、
ダイオードＤｂＯがオン状態になり、点ＰＯの電位Ｖρ
０はほぼ一定値（はぼＶｆ）即ち飽和電圧値になる。単
位回路ＫＯの第２のダイオードＤｂＯのオン状態への転
換とほぼ同時に単位回路に１の第１のダイオードＤａ１
もオン状態に転換する。単位回路に１の第１のダイオー
ドＤａｌが非導通（オフ状態）の期間には、第１のダイ
オードＤａｌのカソードはほぼ零ボルトであるが、第１
のダイオードＤａ１がオン状態になって更に第１ののこ
ぎり波電圧■１が高くなると、第１のダイオードＤａ１
のカソード電圧はのこぎり波電圧ｖ１に追従して高くな
る。即ち、第１のダイオードＤａ１がオン状態になると
、この両端電圧は順方向電圧Ｖｆにほぼ固定されるため
、のこぎり波電圧Ｖ１からダイオードＤａ１の順方向電
圧Ｖｆを差し引いた電圧が抵抗Ｒｂ１の両端に加わる。[Operation] First, the basic operation of the image sensor shown in FIG. 1 without considering the contribution of the reverse bias application circuits LO to L3 will be described. 1st
When the first sawtooth wave voltage 1 shown in FIG. 4(A) is generated from the sawtooth wave generation circuit 1, the potential VpO at point PO
gradually increases as shown in FIG. 4(B). As a result, when the potential VpO at point PO becomes the forward voltage Vf (approximately IV) of the second diode DbO of the unit circuit KO,
Diode DbO turns on, and the potential Vρ at point PO
0 becomes a substantially constant value (approximately Vf), that is, a saturation voltage value. Almost at the same time as the second diode DbO of the unit circuit KO is turned on, the first diode Da1 of the unit circuit KO is turned on.
also switches to the on state. During the period when the first diode Dal in the unit circuit is non-conducting (off state), the cathode of the first diode Dal is at approximately zero volts, but the first diode Dal is at approximately zero volts.
When the diode Da1 turns on and the first sawtooth voltage ■1 further increases, the first diode Da1
The cathode voltage increases following the sawtooth voltage v1. That is, when the first diode Da1 is turned on, the voltage across it is almost fixed to the forward voltage Vf, so the voltage obtained by subtracting the forward voltage Vf of the diode Da1 from the sawtooth voltage V1 is applied across the resistor Rb1. join.

また、単位回路に１の第２のダイオードＤｂ１が非導通
の期間には、点Ｐ１の電位が第２の抵抗Ｒｂｌの両端電
圧にほぼ等しくなる。従って、第１のダイオードＤａ１
がオン状態になった後に、点Ｐ１の電位Ｖｐ１が第４図
（Ｂ）に示すように徐々に上昇する。点Ｐ１の電位Ｖｐ
１が第２のダイオードＤｂ１の順方向電圧Ｖｆになると
、これがオン状態になり、点Ｐ１の電位Ｖｐ１はほぼ一
定値（Ｖｆ　）になる。単位回路に１の第２のダイオー
ドＤｂ１のオン状態への転換とほぼ同時に単位回路に２
の第１のダイオードＤａ２がオン状態に転換し、点Ｐ２
に第４図（Ｂ）に示すように電位Ｖｐ２が得られる。Further, during a period in which the second diode Db1 in the unit circuit is non-conductive, the potential at the point P1 becomes approximately equal to the voltage across the second resistor Rbl. Therefore, the first diode Da1
After turning on, the potential Vp1 at point P1 gradually increases as shown in FIG. 4(B). Potential Vp at point P1
1 becomes the forward voltage Vf of the second diode Db1, this becomes an on state, and the potential Vp1 at the point P1 becomes a substantially constant value (Vf). Almost at the same time as the second diode Db1 in the unit circuit is turned on, the second diode Db1 in the unit circuit is turned on.
The first diode Da2 turns on, and the point P2
Then, a potential Vp2 is obtained as shown in FIG. 4(B).

のこぎり波電圧ｖ１が更に高くなると、単位回路に３の
第１のダイオードＤａ３がオン状態に転換し、点Ｐ３に
第４図（Ｂ）の電位Ｖ１）３が得られる。点ＰＯ〜Ｐ３
の電位ＶｐＯ〜Ｖｐ３が第４図（Ｂ）に示すように順次
に変化すると、各点ＰＯ〜Ｐ３と、グランドとの間に電
流検出回路３を介して接続された光電変換素子ＳＯ〜Ｓ
３が順次に駆動される。When the sawtooth voltage v1 becomes higher still, the first diode Da3 of 3 in the unit circuit turns on, and the potential V1)3 of FIG. 4(B) is obtained at the point P3. Point PO~P3
When the potentials VpO to Vp3 of
3 are sequentially driven.

即ち、光電変換素子ＳＯ〜Ｓ３が電気的に走査される。That is, the photoelectric conversion elements SO to S3 are electrically scanned.

第１図の回路において光電変換素子ＳＯ〜Ｓ３は一次元
的に配置されている。この光電変換素子ＳＯ〜Ｓ３で光
情報を読み取る時には、まず、第１のダイオードＤａ１
〜Ｄａ３及び第２のダイオードＤｂＯ〜Ｄｂ３の全部を
オン状態にすることができるのこぎり波電圧ｖ１を発生
させる。なお、第１のダイオードＤａ１〜Ｄａ３及び第
２のダイオードＤｂＯ〜Ｄｂ３の全部をオン状態にする
ための電圧は、第４図（Ａ）に示すのこぎり波電圧■１
で与えることができる。即ち、のこぎり波電圧■１の最
大値及びこの近傍の電圧値は、第１及び第２のダイオー
ドＤａｌ〜Ｄａ３及びＤｂＯ〜Ｄｂ３の全部をオンにす
ることができる。In the circuit of FIG. 1, photoelectric conversion elements SO to S3 are arranged one-dimensionally. When reading optical information with these photoelectric conversion elements SO to S3, first the first diode Da1
~Da3 and the second diodes DbO~Db3 are all generated to generate a sawtooth voltage v1. Note that the voltage for turning on all of the first diodes Da1 to Da3 and the second diodes DbO to Db3 is the sawtooth wave voltage 1 shown in FIG. 4(A).
It can be given by That is, the maximum value of the sawtooth voltage (1) and the voltage value in the vicinity thereof can turn on all of the first and second diodes Dal to Da3 and DbO to Db3.

第１のダイオードＤａ１〜Ｄａ３及び第２のダイオード
ＤｂＯ〜Ｄｂ３の全部がオン状態である期間には、点Ｐ
ＯＮＰ３に得られる第２のダイオードＤｂＯ〜Ｄｂ３の
順方向電圧ｖｆ　く約ＩＶ）によって各光電変換素子Ｓ
Ｏ〜Ｓ３が逆バイアスされ、第２図に等価的に示すキャ
パシタンスＣｓが充電される。During the period when all of the first diodes Da1 to Da3 and the second diodes DbO to Db3 are in the on state, the point P
Each photoelectric conversion element S
O to S3 are reverse biased and a capacitance Cs, equivalently shown in FIG. 2, is charged.

なお、等価キャパシタンスＣｓは極めて小さいので、ブ
ロッキングダイオードＤｃＯ〜ＤＣ３の順方向電流が急
峻に立上る点よりも前の領域の電流によって等価キャパ
シタンスＣｓの充電を達成することができる。Note that, since the equivalent capacitance Cs is extremely small, charging of the equivalent capacitance Cs can be achieved by the current in the region before the point where the forward current of the blocking diodes DcO to DC3 rises sharply.

第１図のイメージセンサに対向配置されている例えばフ
ァクシミリの原稿のような被写体く図示せず）から得ら
れる光信号が光電変換素子ＳＯ〜Ｓ３に入力されると、
光信号の有無及び大小に対応して光電変換素子ＳＯ〜Ｓ
３の等価キャパシタンスＣｓの充電電荷量が変化する。When an optical signal obtained from an object such as a facsimile document (not shown) placed opposite to the image sensor in FIG. 1 is input to the photoelectric conversion elements SO to S3,
The photoelectric conversion elements SO to S correspond to the presence or absence and size of the optical signal.
The amount of charge charged in the equivalent capacitance Cs of No. 3 changes.

即ち、光電変換素子ＳＯ〜Ｓ３の内で光信号が入力した
ものにおいて等価キャパシタンスＣｓの放電が生じ、光
信号が入力しなかったものでは等価キャパシタンスＣｓ
の放電が生じない０等価キャパシタンスＣ５の放電の量
は光量によって変化する。光電変換素子ＳＯ〜Ｓ３に対
して光入力を与える方法は２つある。その１つは光電変
換素子ＳＯ〜Ｓ３に常に光入力を与える方法であり、も
う１つは予め決められた期間（例えば第１ののこぎり波
電圧ｖ１が零ボルトの期間）にのみ光入力を与える方法
である。That is, among the photoelectric conversion elements SO to S3, discharge of the equivalent capacitance Cs occurs in the one to which the optical signal is input, and the equivalent capacitance Cs occurs in the one to which the optical signal is not input.
The amount of discharge of the zero equivalent capacitance C5, where no discharge occurs, changes depending on the amount of light. There are two methods for providing optical input to the photoelectric conversion elements SO to S3. One is to always provide optical input to the photoelectric conversion elements SO to S3, and the other is to provide optical input only during a predetermined period (for example, a period when the first sawtooth wave voltage v1 is 0 volts). It's a method.

第１ののこぎり波電圧ｖ１が第４図（Ａ）に示すように
時間と共に直線的に増大すると、点ＰＯ〜Ｐ３に第４図
（Ｂ）に示すように電位ＶｐＯ５■ｐ１、Ｖｐ２、Ｖｐ
３が得られ、これによって光電変換素子ＳＯ〜Ｓ３が順
次に逆バイアスされる。＃Ａ言すれば、第２図に示す等
価キャパシタンスＣｓを充電するための電圧が光電変換
素子ＳＯ〜Ｓ３に印加される。この時、光電変換素子Ｓ
Ｏ〜Ｓ３の等価キャパシタンスＣｓの内で光入力で放電
したものに対しては充電電流が流れるが、光入力がなく
て放電しなかったものに対しては充電電流が流れない、
光電変換素子ＳＯ〜Ｓ３の等価キャパシタンスＣｓの充
電電流はブロッキングダイオードＤＣＯ〜Ｄｃ３と電流
検出回路３とを通って流れるので、電流検出回路３内の
コンデンサ１４の電圧は光電変換素子ＳＯ〜Ｓ３の等価
キャパシタンスＣ５の充電電流の有無によって変化する
。第４図（Ｃ）には、光電変換素子ＳＯ〜Ｓ３の共通出
力ラインの電流Ｉｏｕｔが示されている。この第４図（
Ｃ）には３つの光電変換素子５Ｏ２Ｓ１、Ｓ３に対して
大きな光入力があり、１つの光電変換素子Ｓ２に対して
小さな光入力があった時の共通ラインの電流Ｉｏｕｔが
示されている。電流Ｉｏｕｔは各点ＰＯ〜Ｐ３の電位Ｖ
ｐＯ〜Ｖｐ３の上昇に追従して増大し、電位ｖｐｏ〜Ｖ
ｐ３が飽和に近づくと減少する。When the first sawtooth voltage v1 increases linearly with time as shown in FIG. 4(A), the potentials VpO5p1, Vp2, Vp appear at points PO to P3 as shown in FIG. 4(B).
3 is obtained, and thereby the photoelectric conversion elements SO to S3 are sequentially reverse biased. #A In other words, a voltage for charging the equivalent capacitance Cs shown in FIG. 2 is applied to the photoelectric conversion elements SO to S3. At this time, photoelectric conversion element S
Among the equivalent capacitances Cs of O to S3, a charging current flows to those that are discharged due to optical input, but no charging current flows to those that are not discharged due to no optical input.
Since the charging current of the equivalent capacitance Cs of the photoelectric conversion elements SO to S3 flows through the blocking diodes DCO to Dc3 and the current detection circuit 3, the voltage of the capacitor 14 in the current detection circuit 3 is equal to the voltage of the equivalent capacitance Cs of the photoelectric conversion elements SO to S3. It changes depending on the presence or absence of charging current of capacitance C5. FIG. 4(C) shows the current Iout of the common output line of the photoelectric conversion elements SO to S3. This figure 4 (
C) shows the current Iout of the common line when there is a large optical input to the three photoelectric conversion elements 5O2S1 and S3, and a small optical input to one photoelectric conversion element S2. The current Iout is the potential V at each point PO to P3.
It increases following the rise of pO~Vp3, and the potential vpo~V
It decreases as p3 approaches saturation.

積分回路１０のコンデンサ１４は、第４図（Ｃ）の電流
ｌ０ｔｌｔで充電され、この充電電圧Ｖｃは第４図（Ｄ
）に示すように変化する。光電変換素子ＳＯ〜Ｓ３の電
流変化を区分して検出するなめに、放電用スイッチ１５
が周期的にオン状態になる。The capacitor 14 of the integrating circuit 10 is charged with the current l0tlt shown in FIG. 4(C), and this charging voltage Vc is as shown in FIG.
). In order to detect the current changes of the photoelectric conversion elements SO to S3 separately, a discharge switch 15 is used.
turns on periodically.

サンプルホールド回路１１は第４図（Ｆ）に示すサンプ
ルホールド制御信号Ｖｓを示すパルスの後縁時点に同期
して第４図（Ｄ）の積分出力電圧ＶＣをサンプリングし
、これを第４図（Ｆ）に示す正パルスの幅（例えばｔ２
〜ｔ４）だけ保持する。The sample-and-hold circuit 11 samples the integrated output voltage VC shown in FIG. 4(D) in synchronization with the trailing edge of the pulse indicating the sample-and-hold control signal Vs shown in FIG. 4(F). The width of the positive pulse shown in F) (e.g. t2
~t4) is retained.

ｔ６時点の第４図（Ｄ）のサンプルの値は低いので、こ
れを含む区間（１ビツト）の出力電圧Ｖｏｕｔも低くな
る。サンプルホールド回路１１の出力電圧ＶＯＵｔは第
４図（Ｈ）に示すように光電変換素子ＳＯ〜Ｓ３の光入
力に対応する。Since the value of the sample in FIG. 4(D) at time t6 is low, the output voltage Vout in the section (1 bit) including this is also low. The output voltage VOUT of the sample and hold circuit 11 corresponds to the optical input of the photoelectric conversion elements SO to S3, as shown in FIG. 4(H).

ところで、第１ののこぎり波電圧ｖ１のみでセンサ回路
を駆動したとすれば、のこぎり波電圧■１の立上りに近
い時点で電圧ＶｐＯが印加される光電変換素子ＳＯとこ
れよりも後で電圧■ｐ１が印加される光電変換素子Ｓ１
とが同一条件で駆動されない、即ち、光電変換素子８１
の逆バイアス印加期間は、光電変換素子ＳＯの逆バイア
ス印加期間よりも短くなる。要するに後段になるに従っ
て光電変換素子ＳＯ〜Ｓ３の逆バイアス印加時間が短く
なる。光電変換素子ＳＯ〜Ｓ３に対する逆バイアス電圧
の印加は、光電変換素子ＳＯ〜Ｓ３の光入力に対応した
光出力を得るための目的の他に、光入力に対応した等価
キャパシタンスＣｓの放電状態を得るために等価キャパ
シタンスＣｓを予め充電する目的にも利用される。各光
電変換素子ＳＯ〜Ｓ３の等価キャパシタンスＣｓの充電
状態を揃えるためには、各光電変換素子ＳＯ〜Ｓ３の逆
バイアス電圧による充電時間を同一にすることが重要で
ある。また、逆バイアス印加時間が一定であるというこ
とは非逆バイアス期間（無バイアス期間）も一定になる
ことを意味する。この期間に、光入力に対応した光電流
によって等価キャパシタンスＣｓが放電されるが、この
期間がそれぞれのＳＯ〜Ｓ３について同一でないと、等
価キャパシタンスの放電状態が光入力と正確に対応しな
い。By the way, if the sensor circuit is driven only by the first sawtooth voltage v1, the photoelectric conversion element SO to which the voltage VpO is applied near the rise of the sawtooth voltage ■1 and the voltage ■p1 applied after this photoelectric conversion element S1 to which is applied
are not driven under the same conditions, that is, the photoelectric conversion element 81
The reverse bias application period of is shorter than the reverse bias application period of the photoelectric conversion element SO. In short, the reverse bias application time of the photoelectric conversion elements SO to S3 becomes shorter as the stage becomes later. The application of a reverse bias voltage to the photoelectric conversion elements SO to S3 is used not only to obtain an optical output corresponding to the optical input of the photoelectric conversion elements SO to S3, but also to obtain a discharge state of the equivalent capacitance Cs corresponding to the optical input. It is also used for the purpose of pre-charging the equivalent capacitance Cs. In order to equalize the charging state of the equivalent capacitance Cs of each photoelectric conversion element SO to S3, it is important to make the charging time of each photoelectric conversion element SO to S3 the same by the reverse bias voltage. Furthermore, the fact that the reverse bias application time is constant means that the non-reverse bias period (non-bias period) is also constant. During this period, the equivalent capacitance Cs is discharged by the photocurrent corresponding to the optical input, but if this period is not the same for each SO to S3, the discharge state of the equivalent capacitance will not correspond accurately to the optical input.

光電変換素子ＳＯ〜Ｓ３に対する逆バイアス印加時間Ｔ
ｏｎと非逆バイアス印加時間Ｔ　ｏｆｆとの割合をＴｏ
ｎ／　（Ｔｏｎ＋Ｔｏｆｆ　）で表し、これをデユーテ
ィと定義すれば、各光電変換素子ＳＯ〜Ｓ３が同一のデ
ユーティで駆動されることが、正確な光電変換出力を得
る上で重要である。Reverse bias application time T to photoelectric conversion elements SO to S3
The ratio of on and non-reverse bias application time T off is To
If it is expressed as n/(Ton+Toff) and this is defined as duty, it is important to drive each of the photoelectric conversion elements SO to S3 with the same duty in order to obtain accurate photoelectric conversion output.

第１図の本発明に従うイメージセンサに逆バイアス印加
回路ＬＯ〜Ｌ３が設けられているので、第５図に示すよ
うに各光電変換素子ＳＯ〜Ｓ３のデユーティが同一にな
る。光電変換素子ＳＯ〜Ｓ３を第５図（Ａ＞（Ｂ）の２
つののこぎり波電圧Ｖ１　、Ｖ２で駆動する場合には、
まず、第１ののこぎり波電圧Ｖ１に応答して第１図の各
点ＰＯ〜Ｐ３の電圧ＶｐＯ〜Ｖｐ３が第５図（Ｃ）に示
すようにｔｏ、ｔｌ　、ｔ２、ｔ３で順次に立上り、光
電変換素子ＳＯ〜Ｓ３に逆バイアスが印加される。Since the image sensor according to the present invention shown in FIG. 1 is provided with reverse bias applying circuits LO to L3, the duties of the photoelectric conversion elements SO to S3 are the same as shown in FIG. 5. The photoelectric conversion elements SO to S3 are shown in Fig. 5 (A>(B) 2).
When driving with two sawtooth wave voltages V1 and V2,
First, in response to the first sawtooth voltage V1, the voltages VpO to Vp3 at each point PO to P3 in FIG. 1 rise sequentially at to, tl, t2, and t3 as shown in FIG. 5(C). A reverse bias is applied to the photoelectric conversion elements SO to S3.

もし、第１ののこぎり波電圧■１のみであれば第１のの
こぎり波電圧Ｖ１が零ボルトになる七〇時点で各部の光
電変換素子ＳＯ〜Ｓ３の逆バイアスも解除される。これ
に対して、第５図（Ｂ）に示すようにｔ４時点から第２
ののこぎり波電圧Ｖ２を発生させると、逆バイアス印加
時間が延長される。即ち、第１ののこぎり波電圧■１が
ｔ５時点で第２の区間Ｔ２に入る前に第２ののこぎり波
電圧ｖ２は最大振幅になり、第３の直列回路の第３のダ
イオードＤｄ１〜Ｄｄ３の全部がオン状態になる。If the first sawtooth voltage V1 is only 1, the reverse bias of the photoelectric conversion elements SO to S3 of each part is also released at the time of 70 when the first sawtooth voltage V1 becomes zero volts. On the other hand, as shown in FIG. 5(B), the second
When the sawtooth voltage V2 is generated, the reverse bias application time is extended. That is, before the first sawtooth voltage v1 enters the second section T2 at time t5, the second sawtooth voltage v2 reaches its maximum amplitude, and the amplitude of the third diodes Dd1 to Dd3 of the third series circuit increases. Everything turns on.

これにより、ｔ５時点から第１ののこぎり波電圧Ｖ１の
低下が開始しても、第２ののこぎり波電圧ｖ２によって
第２のダイオードＤｂＯ〜Ｄｂ３のオン状態を維持する
ことができる。第２ののこぎり波電圧■２は七６時点か
ら徐々に低下する。第２ののこぎり波電圧■２の振幅が
低下すると、第３のダイオードＤｄ１〜Ｄｄ３のアノー
ドとグランドとの間の電圧が低下し、グランドに対して
最も低いアノード電位であるダイオードＤｄ３が第５図
のｔ７時点でオフになり、２０点の電位ＶｐＯがグラン
ドになり、光電変換素子ＳＯに対する逆バイアス印加が
終了する。第２ののこぎり波電圧ｖ２が更に低下すると
、ダイオードＤｄ２がｔ８でオフになり、Ｐｌの電位Ｖ
ｐｌがグランドになり、光電変換素子Ｓ１に対する逆バ
イアス電圧の印加が終了する。Thereby, even if the first sawtooth voltage V1 starts to decrease from time t5, the second diodes DbO to Db3 can be maintained in the on state by the second sawtooth voltage v2. The second sawtooth voltage (2) gradually decreases from the 76th point. When the amplitude of the second sawtooth voltage ■2 decreases, the voltage between the anodes of the third diodes Dd1 to Dd3 and the ground decreases, and the diode Dd3, which has the lowest anode potential with respect to the ground, It is turned off at time t7, the potential VpO at 20 points becomes ground, and the application of reverse bias to the photoelectric conversion element SO ends. When the second sawtooth voltage v2 further decreases, the diode Dd2 turns off at t8, and the potential V of Pl
pl becomes ground, and the application of the reverse bias voltage to the photoelectric conversion element S1 ends.

同様にｔ９時点になるとダイオードＤｄｌがオフになり
、Ｐ２の電位Ｖｐ２がグランドになり、光電変換素子Ｓ
２に対する逆バイアス電圧の印加が終了する。ｔ１０時
点になると、第２ののこぎり波電圧■２が零ボルトにな
るので、２３点の電位Ｖｐ３もグランドとなり、光電変
換素子Ｓ３の逆バイアス電圧の印加が終了する。しかる
後、ｔｌｌで第１ののこぎり波電圧Ｖ１が再び発生する
と同一の動作が繰返して生じる。Similarly, at time t9, the diode Ddl is turned off, the potential Vp2 of P2 becomes ground, and the photoelectric conversion element S
The application of the reverse bias voltage to 2 ends. At time t10, the second sawtooth voltage (2) becomes zero volts, so the potential Vp3 at the 23rd point also becomes ground, and the application of the reverse bias voltage to the photoelectric conversion element S3 ends. Thereafter, when the first sawtooth voltage V1 is generated again at tll, the same operation occurs repeatedly.

光電変換素子ＳＯの逆バイアス期間ＴｏｎはｔＯ〜ｔ７
であり、非逆バイアス期間Ｔ　ｏｆｆはｔ７〜ｔ１１で
あり、光電変換素子８１の逆バイアス期間Ｔｏｎはｔ１
〜ｔ８であり、非逆バイアス期間Ｔｏｆｆはｔ８〜ｔ１
２である。このように各光電変換素子ＳＯ〜Ｓ３の逆バ
イアスの印加の開始の時点の差に対応して終了の時点が
変化すれば、逆バイアス印加期間Ｔｏｎがほぼ一定にな
り、デユーティもほぼ一定になる。これにより、各光電
変換素子ＳＯ〜Ｓ３がほぼ同一条件で駆動され、正確な
光電変換が可能になる。The reverse bias period Ton of the photoelectric conversion element SO is from tO to t7.
, the non-reverse bias period Toff is from t7 to t11, and the reverse bias period Ton of the photoelectric conversion element 81 is from t1.
~t8, and the non-reverse bias period Toff is from t8 to t1.
It is 2. In this way, if the end point of reverse bias application of each photoelectric conversion element SO to S3 changes in accordance with the difference in the start point of time, the reverse bias application period Ton becomes almost constant, and the duty also becomes almost constant. . Thereby, each of the photoelectric conversion elements SO to S3 is driven under substantially the same conditions, making it possible to perform accurate photoelectric conversion.

［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
、次の変形が可能なものである。なお、第６図〜第１１
図を参照して以下に述べる変形例において第１図〜第５
図と共通する部分には同一の符号を付してその説明を省
略する。[Modifications] The present invention is not limited to the above-described embodiments, and, for example, the following modifications are possible. In addition, Figures 6 to 11
In the modified examples described below with reference to the figures, Figs.
Parts common to those in the figures are given the same reference numerals and their explanations will be omitted.

（１）　第６図に示すように、電流検出口８３を、共通
ライン９とグランドとの間に接続した電流検出用抵抗２
０と、この抵抗２０に接続された増幅器２２とで構成す
ることができる。(1) As shown in FIG. 6, the current detection port 83 is connected to the current detection resistor 2 between the common line 9 and the ground.
0 and an amplifier 22 connected to this resistor 20.

（２）　第７図に示すように、電流検出回路３を反転入
力端子が共通ライン９に接続され、非反転入力端子がグ
ランドに接続された演算増幅器２３と、反転入力端子と
出力端子との間に接続された抵抗２４とで構成すること
ができる。この回路は出力電流Ｉ　ｏｕｔが抵抗２４を
通って流れ、反転入力端子はイマージナリショートによ
ってグランドレベルになるので、出力端子には電流Ｉ　
ｏｕｔに対応した電圧Ｖｏｕｔが得られる。(2) As shown in FIG. 7, the current detection circuit 3 is connected to an operational amplifier 23 whose inverting input terminal is connected to the common line 9 and whose non-inverting input terminal is connected to the ground, and between the inverting input terminal and the output terminal. It can be configured with a resistor 24 connected between the two. In this circuit, the output current Iout flows through the resistor 24, and the inverting input terminal becomes ground level due to an imaginary short, so the output terminal has a current Iout.
A voltage Vout corresponding to out is obtained.

（３）　第８図に示すような階段波電圧を近似のこぎり
波としてのこぎり波発生回路１．４がら発生させてもよ
い、この時、第１ののこぎり波電圧■１の膜相互間の電
位差を後段になるにしたがって大きくすることが望まし
い。(3) A staircase wave voltage as shown in Fig. 8 may be generated as an approximate sawtooth wave from the sawtooth wave generation circuit 1.4. At this time, the potential difference between the membranes of the first sawtooth voltage ■1 is It is desirable to increase the size toward the later stages.

（４）　第９図に示すように、２次曲線的に変化するの
こぎり波電圧Ｖｌ　、Ｖ２を使用してもよい。(4) As shown in FIG. 9, sawtooth wave voltages Vl and V2 that change in a quadratic curve may be used.

（５）　第１０図に示すように、第１図の第２の抵抗Ｒ
ｂｌ〜Ｒｂ３をコンデンサＣｂ１〜Ｃｂ３に置き換える
ことができる。なお、コンデンサｃｂ１〜Ｃｂ３を逆バ
イアス接続のダイオードに置き換え、このダイオードの
容量を利用してもよい。また、第１図の第４の抵抗Ｒｄ
１〜Ｒｄ３をコンデンサに置き換えることができる。(5) As shown in Figure 10, the second resistor R in Figure 1
bl to Rb3 can be replaced with capacitors Cb1 to Cb3. Note that the capacitors cb1 to Cb3 may be replaced with reverse-biased diodes, and the capacitance of these diodes may be utilized. Also, the fourth resistor Rd in FIG.
1 to Rd3 can be replaced with capacitors.

（６）　光電変換素子ＳＯ〜Ｓ３の相互干渉を防ぐため
のブロッキングダイオードＤｃＯ〜ＤＣ３を第１１図に
示すように、第１の抵抗ＲａＯ〜Ｒａ３と第２のダイオ
ードＤｂＯ〜Ｄｂ３との間に接続することができる。こ
の場合には、光電変換素子ＳＯ〜Ｓ３のカソードをブロ
ッキングダイオードＤＣＯ〜Ｄｃ３のカソード側に接続
する。(6) Blocking diodes DcO to DC3 for preventing mutual interference of photoelectric conversion elements SO to S3 are connected between first resistors RaO to Ra3 and second diodes DbO to Db3, as shown in FIG. can do. In this case, the cathodes of the photoelectric conversion elements SO to S3 are connected to the cathodes of the blocking diodes DCO to Dc3.

また、ブロッキングダイオードＤｃＯ〜Ｄｃ３を第１の
抵抗ＲａＯ〜Ｒａ３と点ＰＯ〜Ｐ３との間に接続するこ
と、又は第１のダイオードＤａ１〜Ｄａ３の直列接続ラ
インと第１の抵抗ＲａＯ〜Ｒａ３との間に接続すること
ができる。また、第３のダイオードＤｄ１〜Ｄｄ３の直
列ラインと点ＰＯ〜Ｐ３との間にブロッキングダイオー
ドを接続すること、又は第３のダイオードＤｄ１〜Ｄｄ
３の直列ラインにおける第３の抵抗Ｒｃ１〜Ｒｃ３と第
４の抵抗Ｒｄ１〜Ｒｄ３との間にブロッキングダイオー
ドを接続することができる。Furthermore, blocking diodes DcO to Dc3 may be connected between the first resistors RaO to Ra3 and points PO to P3, or the series connection line of the first diodes Da1 to Da3 and the first resistors RaO to Ra3 may be connected to each other. can be connected between. Also, a blocking diode may be connected between the series line of the third diodes Dd1 to Dd3 and the points PO to P3, or a blocking diode may be connected between the series line of the third diodes Dd1 to Dd3, or
A blocking diode can be connected between the third resistor Rc1-Rc3 and the fourth resistor Rd1-Rd3 in the three series lines.

（７）　光電変換素子ＳＯ〜Ｓ３を光によって抵抗値が
変化する光導電モードの素子にすることができる。(7) The photoelectric conversion elements SO to S3 can be made into photoconductive mode elements whose resistance values change depending on light.

（８）　各ダイオードの極性、第１及び第２ののこぎり
波電圧Ｖ１　、Ｖ２の極性を逆にすることができる。(8) The polarity of each diode and the polarity of the first and second sawtooth voltages V1 and V2 can be reversed.

（９）　実施例に従うイメージセンサの読取り画素を多
くすると、その分だけのこぎり波電圧■１、ｖ２の最大
値を高くしなければならない。従って、読取り画素数の
最大を数十個程度にすることが望ましい。これよりも多
くする場合にはイメージセンサを複数個のブロックに分
けて駆動すればよい。(9) If the number of pixels read by the image sensor according to the embodiment is increased, the maximum values of the sawtooth voltages 1 and v2 must be increased accordingly. Therefore, it is desirable to set the maximum number of read pixels to about several dozen. If the number of blocks is larger than this, the image sensor may be divided into a plurality of blocks and driven.

［発明の効果］ 上述のように本発明によれば、ダイオードを使用したセ
ンサ回路装置を正確に動作させることが可能になる。[Effects of the Invention] As described above, according to the present invention, it is possible to accurately operate a sensor circuit device using a diode.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の実施例に係わるイメージセンサを示す
回路図、 第２図は第１図の光電変換素子の等価回路図、第３図は
第１図の電流検出回路を示す回路図、第４図は第１図の
各部の状態を示す波形図、第５図は第１図の第１及び第
２ののこぎり波電圧と２０〜２３点の電位との関係を示
す波形図、第６図及び第７図は変形例の電流検出回路を
それぞれ示す回路図、 第８図及び第９図は変形例ののこぎり波をそれぞれ示す
波形図、 第１０図及び第１１図は変形例のイメージセンサをそれ
ぞれ示す回路図である。 １．４・・・のこぎり波発生回路、３・・・電流検出回
路、ＳＯ〜Ｓ３・・・光電変換素子、Ｄａｌ〜Ｄａ３・
・・第１のダイオード、ＤｂＯ〜Ｄｂ３・・・第２のダ
イオード、Ｄｄ１〜Ｄｄ３・・・第３のダイオード。FIG. 1 is a circuit diagram showing an image sensor according to an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of the photoelectric conversion element of FIG. 1, and FIG. 3 is a circuit diagram showing the current detection circuit of FIG. 1. FIG. 4 is a waveform diagram showing the state of each part in FIG. 1, FIG. 5 is a waveform diagram showing the relationship between the first and second sawtooth wave voltages in FIG. 7 and 7 are circuit diagrams showing the current detection circuit of the modified example, FIG. 8 and 9 are waveform diagrams showing the sawtooth wave of the modified example, and FIG. 10 and 11 are the image sensor of the modified example. FIG. 1.4... Sawtooth wave generation circuit, 3... Current detection circuit, SO~S3... Photoelectric conversion element, Dal~Da3・
...First diode, DbO to Db3... Second diode, Dd1 to Dd3... Third diode.

Claims (1)

【特許請求の範囲】 ［１］第１ののこぎり波電圧（Ｖ１）を供給するための
第１ののこぎり波電源端子（６）と共通電源端子（５）
とを有し、前記第１ののこぎり波電圧（Ｖ１）として、
少なくとも第１の方向の傾きが得られるように電圧が変
化する第１の区間と第１の方向と逆の第２の方向の傾き
が得られるように電圧が変化する第２の区間とを有する
波形を発生する第１ののこぎり波発生回路（１）と、第
１の電極と第２の電極とをそれぞれ有する複数個の第１
のダイオード（Ｄａ１、Ｄａ２）が直列に接続された回
路であり、その一端が前記第１ののこぎり波電源端子（
６）に接続され、且つそれぞれの第１のダイオード（Ｄ
ａ１、Ｄａ２）の順方向電流が前記第１ののこぎり波電
圧（Ｖ１）に基づいて流れるような方向性をそれぞれの
第１のダイオード（Ｄａ１、Ｄａ２）が有し、且つそれ
ぞれの第１のダイオード（Ｄａ１、Ｄａ２）の前記第１
の電極が前記第１ののこぎり波電源端子（６）の側に配
置されている第１の直列回路と、 それぞれが第１の抵抗（Ｒａ１、Ｒａ２）と第２のダイ
オード（Ｄｂ１、Ｄｂ２）とを直列に接続した回路から
成り、それぞれの第１のダイオード（Ｄａ１、Ｄａ２）
の前記第２の電極と前記共通電源端子（５）との間にそ
れぞれ接続され、且つそれぞれの第２のダイオード（Ｄ
ｂ１、Ｄｂ２）の順方向電流が前記第１ののこぎり波電
圧（Ｖ１）に基づいて流れるような方向性をそれぞれの
第２のダイオード（Ｄｂ１、Ｄｂ２）が有している複数
の第２の直列回路と、それぞれの第１のダイオード（Ｄ
ａ１、Ｄａ２）の前記第２の電極と前記共通電源端子（
５）との間にそれぞれ接続された複数の第２の抵抗（Ｒ
ｂ１、Ｒｂ２）又はコンデンサ（Ｃｂ１、Ｃｂ２）と、
一端が前記第１の抵抗（Ｒａ１、Ｒａ２）と前記第２の
ダイオード（Ｄｂ１、Ｄｂ２）との間に接続され、他端
が互いに共通に接続されている複数の光電変換素子（Ｓ
１、Ｓ２）と、 前記光電変換素子（Ｓ１、Ｓ２）を前記第２のダイオー
ド（Ｄｂ１、Ｄｂ２）に対して実質的に並列に接続する
ように前記光電変換素子（Ｓ１、Ｓ２）の電流を検出す
るために前記光電変換素子（Ｓ１、Ｓ２）の共通接続側
の端子と前記電源端子（５）との間に接続された共通の
電流検出回路（３）と、第２ののこぎり波電圧（Ｖ２）
を供給するための第２ののこぎり波電源端子（８）を有
し、前記第２ののこぎり波電圧（Ｖ２）として、少なく
とも第１の方向の傾きが得られるように電圧が変化する
第１の区間と第２の方向の傾きが得られるように電圧が
変化する第２の区間とを有し、且つ前記第２ののこぎり
波電圧（Ｖ２）の第２の区間の始まりの時点が前記第１
ののこぎり波電圧（Ｖ１）の第２の区間の終りの時点に
ほぼ一致しており、且つ前記第１ののこぎり波電圧（Ｖ
１）の始まりの時点と前記第２ののこぎり波電圧（Ｖ２
）の終りの時点との中間時点を中心にして前記第１のの
こぎり波電圧（Ｖ１）に対称な波形を発生するように設
定されている第２ののこぎり波発生回路（４）と、 第１の電極と第２の電極とをそれぞれ有する複数個の第
３のダイオード（Ｄｄ１、Ｄｄ２）が直列に接続された
回路であり、その一端が前記第２ののこぎり波電源端子
（８）に接続され、且つそれぞれの第３のダイオード（
Ｄｄ１、Ｄｄ２）の順方向電流が前記第２ののこぎり波
電圧（Ｖ２）に基づいて流れるような方向性をそれぞれ
の第３のダイオード（Ｄｄ１、Ｄｄ２）が有し、且つそ
れぞれの第３のダイオード（Ｄｄ１、Ｄｄ２）の前記第
１の電極が前記第２ののこぎり波電源端子（８）の側に
配置されている第３の直列回路と、 それぞれの第３のダイオード（Ｄｄ１、Ｄｄ２）の前記
第２の電極と前記光電変換素子（Ｓ１、Ｓ２）との間に
それぞれ接続された複数の第３の抵抗（Ｒｃ１、Ｒｃ２
）と、 それぞれの第３のダイオード（Ｄｄ１、Ｄｄ２）の前記
第２の電極と前記共通電源端子（５）との間に接続され
た複数の第４の抵抗（Ｒｄ１、Ｒｄ２）又はコンデンサ
と、 を備え、前記第１ののこぎり波電圧（Ｖ１）の最大振幅
値は前記第１のダイオード（Ｄａ１、Ｄａ２）及び前記
第２のダイオード（Ｄｂ１、Ｄｂ２）の全部を同時にオ
ン状態にすることができる値に設定され、前記第２のの
こぎり波電圧（Ｖ２）の最大振幅値は前記第２のダイオ
ード（Ｄｂ１、Ｄｂ２）と前記第３のダイオード（Ｄｄ
１、Ｄｄ２）の全部を同時にオン状態にすることができ
るレベルに設定されていることを特徴とするセンサ回路
装置。[Claims] [1] A first sawtooth wave power terminal (6) for supplying the first sawtooth wave voltage (V1) and a common power supply terminal (5)
and as the first sawtooth voltage (V1),
It has a first section in which the voltage changes so as to obtain a slope in at least a first direction, and a second section in which the voltage changes so as to obtain a slope in a second direction opposite to the first direction. A first sawtooth wave generation circuit (1) that generates a waveform, and a plurality of first sawtooth wave generation circuits each having a first electrode and a second electrode.
diodes (Da1, Da2) are connected in series, one end of which is connected to the first sawtooth power supply terminal (
6) and the respective first diodes (D
each of the first diodes (Da1, Da2) has a directionality such that a forward current of a1, Da2) flows based on the first sawtooth voltage (V1); The first of (Da1, Da2)
a first series circuit, the electrodes of which are arranged on the side of the first sawtooth power supply terminal (6), each of which has a first resistor (Ra1, Ra2) and a second diode (Db1, Db2) It consists of a circuit in which the first diodes (Da1, Da2) are connected in series.
and the common power supply terminal (5), and the respective second diodes (D
a plurality of second series diodes (Db1, Db2) each having a directionality such that a forward current of b1, Db2) flows based on the first sawtooth voltage (V1); circuit and a respective first diode (D
a1, Da2) and the common power supply terminal (
5), a plurality of second resistors (R
b1, Rb2) or a capacitor (Cb1, Cb2),
A plurality of photoelectric conversion elements (S
1, S2), and the current of the photoelectric conversion element (S1, S2) is controlled so that the photoelectric conversion element (S1, S2) is connected substantially in parallel with the second diode (Db1, Db2). A common current detection circuit (3) connected between the common connection side terminals of the photoelectric conversion elements (S1, S2) and the power supply terminal (5) for detection, and a second sawtooth voltage ( V2)
a second sawtooth wave power supply terminal (8) for supplying a first sawtooth wave voltage (V2); and a second section in which the voltage changes such that a slope in a second direction is obtained, and the time point at which the second section of the second sawtooth voltage (V2) starts is equal to the first section.
substantially coincides with the end of the second section of the sawtooth voltage (V1), and at the same time as the first sawtooth voltage (V1).
1) and the second sawtooth voltage (V2
); a second sawtooth wave generation circuit (4) configured to generate a waveform symmetrical to the first sawtooth voltage (V1) with respect to an intermediate point between the end point of the second sawtooth wave voltage (V1); A circuit in which a plurality of third diodes (Dd1, Dd2) each having an electrode and a second electrode are connected in series, one end of which is connected to the second sawtooth power terminal (8). , and each third diode (
Each third diode (Dd1, Dd2) has a directionality such that a forward current of Dd1, Dd2) flows based on the second sawtooth voltage (V2), and a third series circuit in which the first electrodes of the respective third diodes (Dd1, Dd2) are arranged on the side of the second sawtooth power terminal (8); A plurality of third resistors (Rc1, Rc2) each connected between the second electrode and the photoelectric conversion element (S1, S2).
), and a plurality of fourth resistors (Rd1, Rd2) or capacitors connected between the second electrode of each third diode (Dd1, Dd2) and the common power supply terminal (5), The maximum amplitude value of the first sawtooth voltage (V1) can turn on all of the first diodes (Da1, Da2) and the second diodes (Db1, Db2) at the same time. value, and the maximum amplitude value of the second sawtooth voltage (V2) is set to the second diode (Db1, Db2) and the third diode (Dd
1, Dd2) are set to a level that allows all of them to be turned on at the same time.