JPH03116993A - Formation of electronic circuit - Google Patents
Formation of electronic circuitInfo
- Publication number
- JPH03116993A JPH03116993A JP25662089A JP25662089A JPH03116993A JP H03116993 A JPH03116993 A JP H03116993A JP 25662089 A JP25662089 A JP 25662089A JP 25662089 A JP25662089 A JP 25662089A JP H03116993 A JPH03116993 A JP H03116993A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- resin film
- protective resin
- sheet
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 238000004080 punching Methods 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 238000003475 lamination Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008034 disappearance Effects 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 20
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000004809 Teflon Substances 0.000 description 4
- 229920006362 Teflon® Polymers 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001490 poly(butyl methacrylate) polymer Polymers 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【発明の詳細な説明】
Ｉ肚立亘狗
［産業上の利用分野１
本発明は電子回路の形成方法に関し、詳しくは回路基板
上への厚膜回路パターンの形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field 1] The present invention relates to a method for forming an electronic circuit, and more particularly to a method for forming a thick film circuit pattern on a circuit board.
［従来の技術］
従来から、回路パターンを印刷する方法として、金属薄
片あるいは導電板を回路パターン形状に打ち抜き基板上
に接合させて回路を形成する方法（特開昭４８−４６７
３８号公報 特開昭４９−２９４６０号公報）が知られ
ている。即ち、打ち抜きによる樹脂製の基板の塑性変形
を利用して、その変形した箇所に導電板を押し込んで回
路パターンを接合させるものである。しかしながら、こ
の方法１上 基板は塑性変形しやすい樹脂製に限られる
ものであり、高温使用条件下における信頼性の要求に応
えるセラミック基板等にあてはめることはできなかった
そこで、本願出願人１よ 導電板等に代えて、厚膜状に
形成した導体ペースト等の表面に保護樹脂膜を形成した
ペーストシートを用いて、打ち抜きにより回路パターン
を基板上に圧着させ、加圧焼成してセラミック基板等で
の回路パターンの形成を可能にする技術を出願している
（特願昭６３−２２２９２５号）、即ち、第２図（ア）
、（イ）に示すよう１：、回路パターンの形状に合わせ
て形成された金型ガイド（Ｇ）と金型ダイ（Ｄ）との間
にペーストシート（Ｓ）を挟持し、打ち抜きパンチ（Ｐ
）によりこのペーストシート（Ｓ）を回路パターン形状
に打ち抜いて基板（Ｋ）面に圧着し、その後、加圧 焼
成して回路パターンを形成するのである。[Prior Art] Conventionally, as a method of printing a circuit pattern, a method of forming a circuit by punching a thin metal piece or a conductive plate in the shape of a circuit pattern and bonding it to a substrate (Japanese Patent Laid-Open No. 48-467) has been used.
No. 38 and Japanese Unexamined Patent Publication No. 49-29460) are known. That is, by utilizing the plastic deformation of a resin substrate caused by punching, a conductive plate is pushed into the deformed area to join the circuit pattern. However, this method 1 is limited to substrates made of resin that easily undergo plastic deformation, and cannot be applied to ceramic substrates that meet the requirements for reliability under high-temperature operating conditions. Instead of a plate, etc., a paste sheet with a protective resin film formed on the surface of a thick conductive paste, etc. is used, and the circuit pattern is pressed onto the board by punching, and then pressure-fired to form a ceramic board, etc. (Japanese Patent Application No. 63-222925) has applied for a technology that makes it possible to form a circuit pattern of
, As shown in (A), 1: A paste sheet (S) is held between a mold guide (G) formed to match the shape of the circuit pattern and a mold die (D), and a punch is punched (P).
), the paste sheet (S) is punched out in the shape of a circuit pattern and pressed onto the surface of the substrate (K), followed by firing under pressure to form the circuit pattern.
［発明が解決しようとする課題］
このようなペーストシートを用いた方法１表 セラミッ
ク基板等に回路パターンを形成する優れたものではある
が、製造五 以下のような問題が生じていｈ 即ち、ペ
ーストシート１友 予め決められた抵抗値等の電気的
特性に基づいて膜厚が決定さ札 −数的に膜厚は薄いた
め剛性が低く、このため、ペーストシートを打ち抜く際
の条件がばらついた場合に、打ち抜きパンチと金型ダイ
との隙間であるクリアランスにペーストシートが挟まっ
てしまい、良好な打ち抜きができないといった現象がし
ばしば見られｈ
本発明の電子回路の形成方法は上記課題を解決し、打ち
抜き条件のばらつきにかかわらず良好に厚膜回路パター
ンを形成することを目的とする。[Problems to be Solved by the Invention] A method using such a paste sheet is an excellent method for forming a circuit pattern on a ceramic substrate, etc., but the following problems have arisen during production. Sheet 1: The film thickness is determined based on electrical characteristics such as predetermined resistance values. -The film thickness is numerically thin, so its rigidity is low. Therefore, if the conditions when punching the paste sheet vary. In many cases, the paste sheet gets caught in the clearance between the punch and the mold die, making it impossible to perform good punching.The electronic circuit forming method of the present invention solves the above problems, and The purpose is to form thick film circuit patterns favorably regardless of variations in conditions.
及肛例盪滅
かかる目的を達成する本発明の構成について以下説明す
る。The structure of the present invention that achieves the above object will be explained below.
［課題を解決するための手段］
本発明の電子回路の形成方法（よ
厚膜状に形成した導体ペースト、抵抗体ペーストあるい
は誘電体ペースト等の厚膜ペーストを、該厚膜ペースト
を保護する保護樹脂膜の両面に形成してなる３層ペース
トシートを製造し、上記３層ペーストシートを、回路パ
ターン形状に対応する形状の開口部を備えた型板で支持
し、該型板ごと第１の基板の上側に配設し、該開口部に
嵌合する打ち抜き型により打ち抜いて該第１の基板上に
圧接し、
上記第１の基板に圧接された上記３層ペーストシート上
面に第２の基板を載置して、上記第１の基板 ３層ペー
ストシート、第２の基板からなる積層体を形成し、
上記積層体を積層方向に加圧し、
上記加圧された積層体を上記保護樹脂膜の消失温度以上
で焼成することを要旨とする。[Means for Solving the Problems] A method for forming an electronic circuit according to the present invention (a method for forming a thick film paste such as a conductor paste, a resistor paste, or a dielectric paste formed into a thick film), which protects the thick film paste. A three-layer paste sheet formed on both sides of a resin film is manufactured, and the three-layer paste sheet is supported by a template having an opening corresponding to the shape of the circuit pattern. A second substrate is placed on the top surface of the three-layer paste sheet that is pressed onto the first substrate by being punched out using a punching die that fits into the opening and is pressed onto the first substrate. to form a laminate consisting of the first substrate, the three-layer paste sheet, and the second substrate, pressurize the laminate in the stacking direction, and apply the pressurized laminate to the protective resin film. The gist is to fire at a temperature higher than the disappearance temperature of.
［作用］
上記構成を有する本発明の電子回路の形成方法において
（友 保護樹脂膜の両面に厚膜ペーストを形成した３層
ペーストシートの剛性が高いことから、３層ペーストシ
ートは打ち抜き型により打ち抜かれる際１：、型板と打
ち抜き型との間に挟まることなく、そのまま回路パター
ン形状に打ち抜かれて第１の基板に圧接される。そして
、第２の基板を載置して積層方向に加圧し、保護樹脂膜
の消失温度以上で焼成すると、保護樹脂膜は蒸発して消
失し、第１．第２の基板にＩＬ、 それぞれ厚膜ペー
ストによる回路パターンが同時に形成される。[Function] In the method for forming an electronic circuit of the present invention having the above structure, since the three-layer paste sheet in which the thick film paste is formed on both sides of the protective resin film has high rigidity, the three-layer paste sheet is punched out using a punching die. Step 1: The circuit pattern is punched out as it is without being caught between the template and the punching die, and is pressed against the first substrate.Then, the second substrate is placed and applied in the stacking direction. When the protective resin film is pressed and fired at a temperature higher than the disappearance temperature of the protective resin film, the protective resin film evaporates and disappears, and IL and circuit patterns each made of thick film paste are simultaneously formed on the first and second substrates.
［実施例］
以上説明した本発明の構成・作用を一層明らかにするた
め１：、以下本発明の電子回路の形成方法の好適な実施
例について説明する。[Examples] In order to further clarify the structure and operation of the present invention described above, 1: Preferred embodiments of the method for forming an electronic circuit of the present invention will be described below.
第１図（ア）〜（１）１友 電子回路の形成方法の実
施に用いるペーストシートの製造方法を示す説明図 第
１図（オ）は基板上に打ち抜かれたペーストシートの上
に基板を載置した積層状態を示す説明図である。３層構
造をなすペーストシート１６１友 以下のように形成さ
れる。Figures 1 (A) to (1) 1. Explanatory diagram showing a method for manufacturing a paste sheet used in the method of forming an electronic circuit. Figure 1 (E) shows a board placed on a paste sheet punched out on the board. It is an explanatory view showing a stacked state placed. A paste sheet 161 having a three-layer structure is formed as follows.
まず、第１図（ア）に示すよう１：、表面にテフロンコ
ーティング２０ａを施したステンレス鋼板２０上１：、
硬化後も弾性を有するポリブチルメタクリレート等の樹
脂を用いて、スキージ２１で一定の厚みの保護樹脂膜１
８を形成し、乾燥させた後（乾燥膜厚２５μｍ程度）、
第１図（イ）に示すように、この保護樹脂膜１８の１１
：、例えば導体ペースト１７ａを、同じ方法で均一な厚
みに重ねて形成し、乾燥させた後（導体ペースト乾燥膜
厚３ｏ１１ｍ程度）、保護樹脂膜１８側をテフロンコー
テイング２０ａ面から剥離する６次１：、剥離した保護
樹脂膜１８．導体ペースト１７ａから一体形成された積
層膜を、第１図（つ）に示すよう１：、テフロンコーテ
ィング２０・８面上に裏返して配置し、更１：、第１図
（１）に示すように、保護樹脂膜１８の上に導体ペース
ト１７ｂ（導体ペースト１７ａと同一材料）を同様な方
５五 厚みにて重ねて形成し乾燥させる０以上の工程に
より得られた、導体ペースト１７８．保護樹脂膜１８．
導体ペースト１７ｂから一体形成された上下対称の３層
の積層膜をペーストシート１６とするのである。First, as shown in FIG. 1(A), 1: on a stainless steel plate 20 whose surface is coated with Teflon 20a;
Using a resin such as polybutyl methacrylate that remains elastic even after curing, a protective resin film 1 of a certain thickness is formed with a squeegee 21.
After forming 8 and drying (dry film thickness about 25 μm),
As shown in FIG. 1(a), 11 of this protective resin film 18
: For example, conductor paste 17a is layered to a uniform thickness using the same method, and after drying (conductor paste dry film thickness of about 3 x 11 m), the protective resin film 18 side is peeled off from the Teflon coating 20a side. :, Peeled protective resin film 18. The laminated film integrally formed from the conductive paste 17a is placed upside down on the Teflon coating 20 and 8 sides as shown in FIG. Conductive paste 178. is obtained by overlapping the protective resin film 18 with conductive paste 17b (same material as conductive paste 17a) to a similar thickness and drying. Protective resin film 18.
The paste sheet 16 is a vertically symmetrical three-layer laminated film integrally formed from the conductive paste 17b.
次に このペーストシート１６を用いて、電子回路の形
成方法の実施に使用する回路パターン形成装置について
、第２図（ア）と共に説明する。Next, a circuit pattern forming apparatus used to carry out the electronic circuit forming method using this paste sheet 16 will be explained with reference to FIG. 2(A).
回路パターン形成装置１０１友 回路パターンの形状に
合わせて形成された開口部１１ａ、１２ａをそれぞれ備
えた金型ダイ１１．金型ガイド１２と、同じく回路パタ
ーンの形状に合わせて形成さ札 金型ダイ１１．金型ガ
イド１２の開口部１１ａ、１２ａに嵌合可能な打ち抜き
バンチ１３と、打ち抜きバンチ１３の打ち抜き方向に設
けられた金型台座１４とから構成されている。金型ダイ
１１と金型ガイド１２と（友 両者間に間隙が形成され
ると共１：、両開ロ部１１ａ、１２ａが垂直方向に互い
に連通ずるように重ねられている。また打ち抜きバンチ
１３（上 両開口部１１ａ、１２ａに垂直方向に摺動可
能に嵌挿されており、プレス機のラム（図示せず）に連
結されて垂直方向に昇降駆動可能となっている。金型台
座１４に１上 アルミナ基板１５ａが載置さ瓢 このア
ルミナ基板１５ａ上に金型ダイ１１がセットされる。ま
た金型ダイ１１と金型ガイド１２との間隙に１友 上述
したペーストシート１６が挟持される。Circuit pattern forming apparatus 101 Companion Mold die 11 each provided with openings 11a and 12a formed to match the shape of the circuit pattern. A mold guide 12 and a tag formed according to the shape of the circuit pattern.Mold die 11. It is composed of a punching bunch 13 that can fit into openings 11a and 12a of a mold guide 12, and a mold pedestal 14 provided in the punching direction of the punching bunch 13. The mold die 11 and the mold guide 12 are stacked so that a gap is formed between them, and the double opening parts 11a and 12a communicate with each other in the vertical direction. (It is fitted into both upper openings 11a and 12a so as to be vertically slidable, and is connected to a ram (not shown) of a press machine so that it can be driven vertically up and down. Mold pedestal 14 An alumina substrate 15a is placed on top of the alumina substrate 15a, and a mold die 11 is set on the alumina substrate 15a.The above-mentioned paste sheet 16 is also held in the gap between the mold die 11 and the mold guide 12. Ru.
次１：、本実施例の電子回路の形成方法による厚膜回路
パターンの形成の工程を順に説明する。まず、回路パタ
ーン形成装置１０の金型ダイ１１゜金型ガイド１２の間
隙１：、上記のように形成されたペーストシート１６を
挟持させて固定する（第２図（ア）の状態）。Next 1: Steps for forming a thick film circuit pattern using the electronic circuit forming method of this embodiment will be explained in order. First, the paste sheet 16 formed as described above is clamped and fixed between the mold die 11° and the mold guide 12 of the circuit pattern forming apparatus 10 (the state shown in FIG. 2(A)).
そして、第２図（イ）に示すよう１：、プレス機を起動
して打ち抜きバンチ１３を下降させると、下降する打ち
抜きバンチ１３がペーストシート１６を回路パターンの
形状に打ち抜き、打ち抜かれたペーストシート１６′は
アルミナ基板１５ａ上に圧着される。Then, as shown in FIG. 2(a) 1: When the press machine is started and the punching bunch 13 is lowered, the descending punching bunch 13 punches the paste sheet 16 into the shape of a circuit pattern, and the punched paste sheet 16' is pressed onto the alumina substrate 15a.
このとき、打ち抜かれるペーストシート１６（友弾性を
有する保護樹脂膜１８を内部に備えるため、乾燥した状
態の導体ペースト１７ａ、１７ｂの切断部の欠けや崩れ
等が防止さ札 精度の高い打ち抜き加工が可能となる。At this time, the paste sheet 16 to be punched out (with a protective resin film 18 having elasticity inside, prevents the cut portions of the dry conductor pastes 17a and 17b from chipping or crumbling. It becomes possible.
また、保護樹脂膜１８の両表面に導体ペースト１７ａ、
１７ｂが形成されているため剛性が高く、打ち抜きバン
チ１３と金型ダイ１１との隙間にペーストシート１６が
挟まることもなＬ〜
回路パターンの形状に打ち抜かれたペーストシー）１６
’がアルミナ基板１５上に圧着できたら、第１図（オ）
に示すよう１ミ 別のアルミナ基板１５ｂ（アルミナ基
板１５ａと同一物）をペーストシート１６′上に配置し
、アルミナ基板１５ａ。Further, a conductive paste 17a is provided on both surfaces of the protective resin film 18.
17b is formed, the rigidity is high, and the paste sheet 16 is not caught in the gap between the punching bunch 13 and the mold die 11.
' is crimped onto the alumina substrate 15, as shown in Figure 1 (O).
As shown in FIG. 1, another alumina substrate 15b (same as the alumina substrate 15a) is placed on the paste sheet 16', and the alumina substrate 15a is removed.
１５ｂによりペーストシート１６′を挟み、積層体を形
成する。そして、第３図に示すよう１ミ この状態での
積層体を加圧装置２２に送り、ペーストシート１６′を
アルミナ基板１５ａ、１５ｂに圧着させる。この加圧装
置２２（友 高温槽２３内に上下に対向配置された加圧
ロー５２４，２５を設け、上方の加圧ローラ２４を加圧
シリンダ２６で移動させて下方の加圧ローラに接近ある
いは離隔させて加圧力を調整するようになっており、ま
た 高温槽２３内は１５０℃程度の高温に保たれている
。ペーストシート１６′を挟んだアルミナ基板１５ａ、
１５ｂが、一対の加圧ローラ２４゜２５間を通過すると
、加圧シリンダ２６により、例えば５０ｋｇｆ程度で加
圧さ札 ペーストシート１６′がアルミナ基板１５ａ、
１５ｂにそれぞれ強固１ご接着される。A laminate is formed by sandwiching the paste sheet 16' between the sheets 15b. Then, as shown in FIG. 3, the laminated body in this state is sent to the pressurizing device 22, and the paste sheet 16' is pressed onto the alumina substrates 15a and 15b. Pressure rollers 524 and 25 are provided in the high-temperature tank 23 and are arranged vertically opposite each other, and the upper pressure roller 24 is moved by a pressure cylinder 26 to approach the lower pressure roller or The pressurizing force is adjusted by separating them, and the inside of the high temperature tank 23 is maintained at a high temperature of about 150° C.Alumina substrates 15a with a paste sheet 16' sandwiched therebetween
When the paste sheet 15b passes between the pair of pressure rollers 24 and 25, the paste sheet 16' is pressed by the pressure cylinder 26 at about 50 kgf, for example, and the alumina substrate 15a,
15b are firmly adhered to each other.
そして、最後にベルト炉等によって焼成が行なわれる。Finally, firing is performed using a belt furnace or the like.
焼成は約８５０℃で行われるため、ぺ一ストシート１６
′に一体に形成されている保護樹脂膜１８１３４００〜
５００℃程度に加熱されると消失し、また導体ペースト
１７ａ、１７ｂ中の有機溶剤等も同様に蒸発して消失し
、アルミナ基板１５ａ、１５ｂ上に１上 寸法精度が高
いと共１：％不純物が混入していない純度の高い導体か
らなる回路パターンがそれぞれ形成される。Since baking is carried out at approximately 850°C, the paste sheet 16
Protective resin film 1813400~ formed integrally with '
It disappears when heated to about 500°C, and the organic solvent in the conductor pastes 17a and 17b similarly evaporates and disappears, resulting in high dimensional accuracy and 1:% impurity on the alumina substrates 15a and 15b. Each circuit pattern is formed of a highly pure conductor that is free from contamination.
以上説明した本実施例の電子回路の形成方法法ペースト
シート１６を、保護樹脂膜１８の両表面に導体ペースト
１７ａ、１７ｂを形成して３層構造にしたことから、ペ
ーストシート１６の剛性が上がり、打ち抜きバンチ１３
により打ち抜かれる際１ミ その変形が防止されて、金
型精度の高くない部分においても良好に回路パターン形
状に打ち抜ける。ま゛た、−度に２枚の厚膜回路を形成
できるため、生産性が大幅に向上する。醜 ニの場合２
枚の上下対称な厚膜回路１友 表・裏を選択することに
より、取り付けられる回路素子は同一のビン配置にする
ことができる。ペーストシート１６の形成において１友
テフロンコーテイング２０ａ面上にで行なっているこ
とから、形成した膜を容易に剥離することができる。更
１：、ペーストシート１６が、弾性を有する保護樹脂膜
１８を内部に備えることから、破損が防止さ札 運搬等
の作業が容易であり、打ち抜き時において１よ 乾燥し
た状態の導体ペースト１７ａ、１７ｂの切断部の欠けや
崩れ等が防止さ札 精度の高い打ち抜き加工が可能とな
る。加えて、ペーストの粘性を膜厚等を決定する構成要
素としないため製品の品質が安定する。Method of forming an electronic circuit according to the present embodiment described above Since the paste sheet 16 has a three-layer structure by forming the conductive pastes 17a and 17b on both surfaces of the protective resin film 18, the rigidity of the paste sheet 16 is increased. , punching bunch 13
This prevents deformation during punching, allowing the circuit pattern to be punched out even in areas where the precision of the mold is not high. Furthermore, since two thick film circuits can be formed at a time, productivity is greatly improved. Ugly case 2
By selecting the top and bottom symmetrical thick film circuits, the circuit elements can be mounted in the same bin arrangement. Since the paste sheet 16 is formed on the surface of the Teflon coating 20a, the formed film can be easily peeled off. Further 1: Since the paste sheet 16 is provided with an elastic protective resin film 18 inside, it is easy to carry the tag and transport it, and the conductor paste 17a is in a dry state at the time of punching. This prevents the cut portion of 17b from chipping or crumbling, etc. It enables highly accurate punching. In addition, the quality of the product is stabilized because the viscosity of the paste is not used as a component for determining film thickness, etc.
以上本発明の実施例について説明したが、本発明はこう
した実施例に同等限定されるものではなく、例え１ｆＳ
導体ペースト１７ａ、１７ｂに代−えて、抵抗体ペ
ーストあるいは誘電体ペースト等を用いてもよく、また
、保護樹脂膜１８の材料としてのポリブチルメタクリレ
ートに代えてアクリル系等の他の樹脂を用いてもよい。Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments; for example, 1fS
Resistor paste or dielectric paste may be used instead of the conductor pastes 17a and 17b, and other resins such as acrylic may be used instead of polybutyl methacrylate as the material for the protective resin film 18. Good too.
また、回路パターン形成装置１０や加圧装置２２等にお
いても実施例の構成に限るものでなく、本発明の要旨を
逸脱しない範囲において、種々なる態様で実施し得るこ
とは勿論である。Moreover, the circuit pattern forming apparatus 10, the pressurizing apparatus 22, etc. are not limited to the configurations of the embodiments, and can of course be implemented in various forms without departing from the gist of the present invention.
及肌五象１
以上詳述したよう（ミ 本発明の電子回路の形成方法に
よれ１ｆＳ 保護樹脂膜の両表面に厚膜ペーストを形
成した３層ペーストシートを用いたことから、ペースト
シートの剛性が上がり、打ち抜き型により打ち抜かれる
際１：、その変形が防止されて、金型精度の高くない部
分においても良好に回路パターン形状に打ち抜けるとい
う優れた効果を奏する。また −度に２枚の厚膜回路を
形成できるため、生産性が大幅に向上する。更に ３層
ペーストシートが、弾性を有する保護樹脂膜を内部に備
えることから、破損が防止さ札 運搬等の作業が容易で
あり、打ち抜き時において（友 乾燥した状態の厚膜ペ
ーストの切断部の欠けや崩れ等が防止さ札 精度の高い
打ち抜き加工が可能となる。加えて、ペーストの粘性を
膜厚等を決定する構成要素としないため製品の品質が安
定する。As described in detail above (mi), the method of forming an electronic circuit of the present invention provides 1 fS. 1: When the die is punched out by the punching die, its deformation is prevented, and it has the excellent effect of punching out the circuit pattern shape even in areas where the precision of the die is not high. Productivity is greatly improved because thick film circuits can be formed.Furthermore, the three-layer paste sheet has an elastic protective resin film inside, which prevents damage and makes transportation and other operations easier. During punching, this prevents chipping or collapse of the cut portion of the thick film paste in a dry state, making it possible to perform highly accurate punching. The quality of the product is stable.
第１図（ア）〜（１）はペーストシートの製造方法を示
す説明は 第１図（オ）は積層された２枚の基板 ペー
ストシートの状態を示す説明は第２図（ア）は回路パタ
ーン形成装置にペーストシートを装着した状態を示す断
面医 第２図（イ）はペーストシートを打ち抜いた状態
を示す断面医第３図はペーストシートの加圧工程を示す
説明図である。
１０・・・回路パターン形成装置
１１・・・金型ダイ １２・・・金型ガイド１３・・・
打ち抜きバンチ １４・・・金型台座１５ａ、 １５
ｂ−基板
１６．１６’・・・ペーストシート
１７ａ、１７ｂ・・・導体ペースト
１８・・・保護樹脂膜Figures 1 (a) to (1) are explanations showing the method of manufacturing the paste sheet. Figure 1 (e) is two laminated substrates. Figure 2 (a) is the explanation showing the state of the paste sheet. FIG. 2(A) is a cross-sectional diagram showing the state in which the paste sheet is attached to the pattern forming apparatus; FIG. 2(A) is a cross-sectional diagram showing the state in which the paste sheet is punched out; 10...Circuit pattern forming device 11...Mold die 12...Mold guide 13...
Punching bunch 14...Mold pedestal 15a, 15
b-board 16, 16'...paste sheets 17a, 17b...conductor paste 18...protective resin film
Claims (1)
るいは誘電体ペースト等の厚膜ペーストを、該厚膜ペー
ストを保護する保護樹脂膜の両面に形成してなる３層ペ
ーストシートを製造し、上記３層ペーストシートを、回
路パターン形状に対応する形状の開口部を備えた型板で
支持し、該型板ごと第１の基板の上側に配設し、該開口
部に嵌合する打ち抜き型により打ち抜いて該第１の基板
上に圧接し、 上記第１の基板に圧接された上記３層ペーストシート上
面に第２の基板を載置して、上記第１の基板３層ペース
トシート，第２の基板からなる積層体を形成し、 上記積層体を積層方向に加圧し、 上記加圧された積層体を上記保護樹脂膜の消失温度以上
で焼成すること を特徴とする電子回路の形成方法。[Claims] 1. A three-layer paste in which a thick film paste such as a conductor paste, a resistor paste, or a dielectric paste is formed on both sides of a protective resin film that protects the thick film paste. A sheet is manufactured, and the three-layer paste sheet is supported by a template having an opening in a shape corresponding to the circuit pattern shape, and the template is placed on top of a first substrate, and the three-layer paste sheet is placed in the opening. The first substrate 3 is punched out using a fitting punching die and pressed onto the first substrate, and a second substrate is placed on the upper surface of the three-layer paste sheet that is pressed onto the first substrate. It is characterized by forming a laminate consisting of a layer paste sheet and a second substrate, pressurizing the laminate in the lamination direction, and firing the pressurized laminate at a temperature equal to or higher than the disappearance temperature of the protective resin film. How to form electronic circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25662089A JPH03116993A (en) | 1989-09-29 | 1989-09-29 | Formation of electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25662089A JPH03116993A (en) | 1989-09-29 | 1989-09-29 | Formation of electronic circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116993A true JPH03116993A (en) | 1991-05-17 |
Family
ID=17295148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25662089A Pending JPH03116993A (en) | 1989-09-29 | 1989-09-29 | Formation of electronic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116993A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6945231B2 (en) | 2000-10-12 | 2005-09-20 | Yamaha Hatsudoki Kabushiki Kaisha | Fuel gas mixer |
-
1989
- 1989-09-29 JP JP25662089A patent/JPH03116993A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6945231B2 (en) | 2000-10-12 | 2005-09-20 | Yamaha Hatsudoki Kabushiki Kaisha | Fuel gas mixer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695352B2 (en) | Multilayer ceramic substrate manufacturing equipment | |
| US5567240A (en) | Apparatus for manufacturing ceramic green sheet laminate for an electronic component | |
| JP2001501547A (en) | Method for manufacturing multilayer structure having non-planar surface | |
| JPH05167254A (en) | Manufacture of ceramic multilayer electronic component | |
| JPH03116993A (en) | Formation of electronic circuit | |
| JP2001217139A (en) | Manufacturing method of laminated electronic component | |
| JP2729731B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JP2979330B2 (en) | Elastic material sheet with adhesive for manufacturing electronic parts and method for manufacturing laminated chip parts | |
| JPH10112417A (en) | Laminated electronic component and its manufacture | |
| JP3067496B2 (en) | Pressure molding method of ceramic green sheet laminate | |
| JPH0528888B2 (en) | ||
| JP4404366B2 (en) | Multilayer ceramic substrate manufacturing method and multilayer ceramic substrate | |
| JPH0271584A (en) | Formation of electronic circuit | |
| JP2003236700A (en) | Press ram for laminating press | |
| JPH05175072A (en) | Manufacture of laminated ceramic capacitor | |
| JPH10214747A (en) | Manufacture of laminated ceramic electronic part and laminated body press-contacting device used therefor | |
| JPS63265413A (en) | Manufacture of laminated ceramic capacitor | |
| JPH0250494A (en) | Manufacture of laminated ceramic substrate | |
| JPH04298915A (en) | Manufacture of ceramic laminated body | |
| JPH0629145A (en) | Method and device for stacking and conduct-bonding ceramic green sheet | |
| JPH06120074A (en) | Manufacture of laminated porcelain capacitor | |
| JPH0234162B2 (en) | ||
| JP2005136126A (en) | Method of manufacturing laminated ceramic electronic component | |
| JPH0423808B2 (en) | ||
| US20030024111A1 (en) | Dot penetration method for inter-layer connections of electronic components |