JPH0311396U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例のワンチツプマイク
ロコンピユータのアツプ・ダウンカウンタ部分の
内部構造を示すブロツク図、第２図は本実施例の
使用例のシステム構成を示すブロツク図、第３図
は第２図の内部演算処理構成を示すブロツク図、
第４図〜第７図は第２図のモータの位相制御を行
なう場合の、位相誤差量検出のタイミング図、第
８図は本考案の第２の実施例の使用時のブロツク
図、第９図〜第１１図は第８図のモータの回転数
制御（速度制御）を行なう場合のタイミング図、
第１２図は従来方式のカウンタの内部構造を示す
ブロツク図、第１３図は従来のカウンタを使用し
た場合の位相誤差量検出のプログラムのフローチ
ヤート、第１４図〜第１７図は第１２図で位相誤
差量を検出する場合のタイミング図である。 １，２……パルス入力端子、３……シユミツト
回路、４……立上りエツジ検出回路、５，５ａ…
…カウントクロツクパルス、６……カウントパル
スセレクタ、７……アツプ・ダウンカウンタ、７
ａ……アツプカウンタ、８……制御回路、９，１
０，９ａ……キヤプチヤレジスタ、１１……減算
回路、１２……符号フラグ格納レジスタ、１３…
…ＰＷＭ変換器、１４……パルス出力端子、１５
，１６……キヤプチヤ割込信号、１７……ＣＰＵ
内部バス、１８……ワンチツプマイクロコンピユ
ータ、１９……ＰＷＭ出力端子、２０，３２……
モータ駆動回路、２１……基準同期信号発生回路
、２２……モータ、２３……速度誤差量検出部、
２４……速度ゲイン乗算部、２５……定常回転数
調整用可変抵抗器、２６……ＣＰＵ内蔵Ａ／Ｄ変
換器、２７……ＣＰＵ内蔵ＰＷＭ発生部、２８…
…位相誤差量検出用アツプ・ダウンカウンタ、２
９……位相補償フイルタ、３０……位相ゲイン乗
算部、３１……スイツチ、３３……回転方向出力
端子。 Fig. 1 is a block diagram showing the internal structure of the up/down counter portion of a one-chip microcomputer according to an embodiment of the present invention, Fig. 2 is a block diagram showing the system configuration of an example of use of this embodiment, and Fig. 3 is a block diagram showing the internal arithmetic processing configuration of FIG.
4 to 7 are timing diagrams for detecting the amount of phase error when performing the phase control of the motor shown in FIG. 2, FIG. 8 is a block diagram when the second embodiment of the present invention is used, and FIG. Figures 11 to 11 are timing diagrams for controlling the rotational speed (speed control) of the motor shown in Figure 8;
Fig. 12 is a block diagram showing the internal structure of a conventional counter, Fig. 13 is a flowchart of a program for detecting the amount of phase error when using a conventional counter, and Figs. FIG. 4 is a timing diagram when detecting a phase error amount. 1, 2... Pulse input terminal, 3... Schmitt circuit, 4... Rising edge detection circuit, 5, 5a...
...Count clock pulse, 6...Count pulse selector, 7...Up/down counter, 7
a...Up counter, 8...Control circuit, 9,1
0, 9a...Capture register, 11...Subtraction circuit, 12...Sign flag storage register, 13...
...PWM converter, 14...Pulse output terminal, 15
, 16... Capture interrupt signal, 17... CPU
Internal bus, 18...One-chip microcomputer, 19...PWM output terminal, 20, 32...
Motor drive circuit, 21...Reference synchronization signal generation circuit, 22...Motor, 23...Speed error amount detection unit,
24... Speed gain multiplier, 25... Variable resistor for steady rotation speed adjustment, 26... CPU built-in A/D converter, 27... CPU built-in PWM generator, 28...
...up/down counter for detecting phase error amount, 2
9... Phase compensation filter, 30... Phase gain multiplier, 31... Switch, 33... Rotation direction output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] １チツプ中に内蔵されたカウンタユニツトをも
つワンチツプマイクロコンピユータにおいて、入
力クロツクパルスを選択するパルスセレクタと、
このパルスセレクタの出力をアツプまたはダウン
カウントするアツプ・ダウンカウンタと、このカ
ウンタ出力を保持する二つのキヤプチヤレジスタ
と、これらレジスタの差をとる減算回路と、この
減算出力から被測定入力パルスの位相が基準同期
信号の位相とのずれを示す位相誤差量を出力する
ＰＷＭ変換器と、これら回路を制御する制御回路
とを有することを特徴とするワンチツプマイクロ
コンピユータ。 In a one-chip microcomputer having a counter unit built into one chip, a pulse selector for selecting an input clock pulse;
An up/down counter that counts up or down the output of this pulse selector, two capture registers that hold the output of this counter, a subtraction circuit that takes the difference between these registers, and an input pulse to be measured from this subtraction output. A one-chip microcomputer comprising: a PWM converter that outputs a phase error amount indicating a phase shift from a reference synchronization signal; and a control circuit that controls these circuits.