JPH0311189B2 - - Google Patents
Info
- Publication number
- JPH0311189B2 JPH0311189B2 JP5378184A JP5378184A JPH0311189B2 JP H0311189 B2 JPH0311189 B2 JP H0311189B2 JP 5378184 A JP5378184 A JP 5378184A JP 5378184 A JP5378184 A JP 5378184A JP H0311189 B2 JPH0311189 B2 JP H0311189B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transformer
- winding
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複写機等の定電圧電源として一般
に用いられているFFC（フイードフオアードコン
バータ）型のスイツチングレギユレータに関し、
特にこのスイツチング能率を高めるための回路構
成の改良に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an FFC (feed forward converter) type switching regulator that is generally used as a constant voltage power supply for copying machines, etc.
In particular, the present invention relates to improvements in circuit configurations for increasing switching efficiency.
一般にこの種のスイツチングレギユレータは、
所要にパルス幅制御されたパルス信号を受入する
パルストランスやこのパルストランスの出力に応
じてオン−オフするトランジスタ、さらにはこの
トランジスタのオン−オフ態様と逆の態様をもつ
て駆動されるようになるインバータトランス等具
えて構成されており、上記トランジスタのオン時
間とオフ時間との比によつて上記インバータトラ
ンスを介して出力される最終出力電圧の値をコン
トロールするようにしている。この従来のスイツ
チングレギユレータの一例を第１図に示す。
Generally, this type of switching regulator is
A pulse transformer that accepts a pulse signal whose pulse width is controlled as required, a transistor that turns on and off according to the output of this pulse transformer, and furthermore, a transistor that is driven in a mode opposite to the on-off mode of this transistor. The inverter transformer is configured to include an inverter transformer, etc., and the value of the final output voltage outputted via the inverter transformer is controlled by the ratio of the on time and off time of the transistor. An example of this conventional switching regulator is shown in FIG.
すなわち第１図において、PWM（パルス幅変
調）制御回路１は、トランジスタＱ１を所要のタ
イミングをもつて周期的にオン−オフせしめるこ
とにより、定電圧源２から出力される定電圧をパ
ルス化すなわち交流化する回路であり、この交流
化された信号がパルストランスPTにより所定に
変圧されて該スイツチングレギユレータの入力電
圧VINとなる。この電圧VINは、ダイオードＤ
１およびＤ２によつて構成されるベーカークラン
プ回路を介してトランジスタＱ２のベース電極お
よびコレクタ電極にそれぞれ加えられ、この正バ
イアスをもつて同トランジスタＱ２をオン状態と
し、またこの逆バイアスをもつて同トランジスタ
Ｑ２をオフ状態とする。これによりインバータト
ランスITからは、その電圧値が定電圧源３から
出力される電圧（正確には電源電圧からトランジ
スタＱ２のコレクタ−エミツタ間電圧VCEを引
いたもの）に対応し、その交流周期が上記トラン
ジスタＱ２のオン−オフ周期に対応した交流電圧
VOUTが得られるようになる。周知のように、
同インバータトランスITの出力電圧VOUTは、
この後適宜に整流されて、上記トランジスタＱ２
のオン時間とオフ時間との比、および上記定電圧
源３の出力電圧値に対応した値をもつ直流電圧と
して種々電気回路に供給される。 That is, in FIG. 1, a PWM (pulse width modulation) control circuit 1 pulses a constant voltage output from a constant voltage source 2 by periodically turning on and off a transistor Q1 with a required timing. This is a circuit that converts the signal into AC, and this AC signal is transformed to a predetermined voltage by the pulse transformer PT to become the input voltage VIN of the switching regulator. This voltage VIN is the diode D
1 and D2 to the base electrode and collector electrode of the transistor Q2, respectively, and the positive bias turns on the transistor Q2, and the reverse bias turns on the transistor Q2. Transistor Q2 is turned off. As a result, the voltage value from the inverter transformer IT corresponds to the voltage output from the constant voltage source 3 (more precisely, the power supply voltage minus the collector-emitter voltage VCE of the transistor Q2), and its AC cycle is AC voltage corresponding to the on-off cycle of the above transistor Q2
VOUT can now be obtained. As is well known,
The output voltage VOUT of the same inverter transformer IT is
Thereafter, the transistor Q2 is rectified as appropriate.
The DC voltage is supplied to various electric circuits as a DC voltage having a value corresponding to the ratio of on time to off time and the output voltage value of the constant voltage source 3.
なお、この第１図に示した回路において、上記
パルストランスPTの出力端子と上記トランジス
タＱ２のベース電極との間に図示の如く並列に接
続されるコンデンサＣは、上述したトランジスタ
Ｑ２のスイツチング動作を速めるために設けられ
たものであり、同トランジスタＱ２の逆バイアス
時、この充電エネルギにより上記パルストランス
PTのフライバツク電圧を付勢するよう機能する。 In the circuit shown in FIG. 1, a capacitor C connected in parallel as shown between the output terminal of the pulse transformer PT and the base electrode of the transistor Q2 controls the switching operation of the transistor Q2. This is provided to speed up the pulse transformer, and when the transistor Q2 is reverse biased, this charging energy causes the pulse transformer to
Functions to energize the PT flyback voltage.
ところで、このような従来のスイツチングレギ
ユレータにおいては、上記インバータトランス
ITを駆動するための上述したトランジスタＱ２
のスイツチングに際し、同トランジスタＱ２に対
する正バイアス時は、前記電圧VINの立上りの
エネルギによつて充分な正のベース電流＋IBが
得られることから、比較的短い時間をもつてこれ
をオン状態とすることができたが、同トランジス
タＱ２に対する逆バイアス時は、上記コンデンサ
Ｃを有しているものの、このエネルギとしては上
述した該コンデンサＣの充電エネルギとパルスト
ランスPTのフライバツク電圧としかないことか
ら、負方向のベース電流−IBが満足に得られず、
したがつて同トランジスタＱ２のオフタイム（オ
フするまでの時間）を十分に縮めることができな
かつた。勿論これでは、トランジスタＱ２のスト
レージタイムが長くなり、インバータトランス
ITの駆動能率も悪いものとなる。 By the way, in such a conventional switching regulator, the above-mentioned inverter transformer
The above-mentioned transistor Q2 for driving IT
When switching, when the transistor Q2 is positively biased, a sufficient positive base current +IB can be obtained by the rising energy of the voltage VIN, so it is necessary to turn it on in a relatively short time. However, when the same transistor Q2 is reverse biased, although it has the capacitor C, the energy is only the charging energy of the capacitor C mentioned above and the flyback voltage of the pulse transformer PT. The base current in the direction −IB cannot be obtained satisfactorily,
Therefore, it was not possible to sufficiently shorten the off time (time until it turns off) of the transistor Q2. Of course, this increases the storage time of transistor Q2, and the inverter transformer
The driving efficiency of IT will also be poor.
この発明は、上述したインバータトランス駆動
用トランジスタに効果的に逆バイアスを加えるこ
とによつてこのストレージタイムを短縮し、ひい
てはインバータトランスの駆動能率を大幅に向上
することのできるスイツチングレギユレータを提
供することを目的とする。
The present invention provides a switching regulator that can shorten this storage time by effectively applying a reverse bias to the above-mentioned inverter transformer driving transistors, thereby greatly improving the driving efficiency of the inverter transformer. The purpose is to provide.
この発明では、前述したFFC型のスイツチン
グレギユレータを前提に、前記インバータトラン
スの一出力巻線として、一方端が前記トランジス
タの例えばエミツタ電極とともに接地され、他方
端が同トランジスタのベース電極に接続されて、
前記インバータトランスの駆動に伴い同トランジ
スタドライブ電圧、すなわち前記入力電圧とは逆
極性の電圧が誘起される出力巻線を新たに設け、
該出力巻線に誘起される電圧に基づいて前記トラ
ンジスタのベース電極に強制的に逆バイアスを加
えるようにする。
In this invention, based on the aforementioned FFC type switching regulator, as one output winding of the inverter transformer, one end is grounded together with, for example, the emitter electrode of the transistor, and the other end is connected to the base electrode of the transistor. connected,
A new output winding is provided in which a transistor drive voltage, that is, a voltage having a polarity opposite to the input voltage, is induced as the inverter transformer is driven;
A reverse bias is forcibly applied to the base electrode of the transistor based on the voltage induced in the output winding.
すなわち、こうした構成によれば、前記トラン
ジスタのオン状態安定時には、当該スイツチング
レギユレータの入力電圧（ベースドライブ電圧）
とこの出力巻線に誘起される電圧との差電圧が同
トランジスタのベース電極に加えられるようにな
る。またこのため、上記入力電圧すなわちベース
ドライブ電圧が零電位（0V）となつた際には、
トランジスタのオン状態安定時に形成保持された
上記逆バイアス電圧のみが同トランジスタのベー
ス電極に加えられるようになる。このようにベー
スドライブ電圧が絶たれた際の逆バイアス電圧
は、上記トランジスタのキヤリア放出を促すよう
作用することとなり、これによつて、同トランジ
スタは急速にオフ状態に移行するようになる。 That is, according to such a configuration, when the transistor is in a stable on state, the input voltage (base drive voltage) of the switching regulator is
The voltage difference between the voltage induced in the output winding and the voltage induced in the output winding is applied to the base electrode of the transistor. For this reason, when the input voltage, that is, the base drive voltage, becomes zero potential (0V),
Only the reverse bias voltage formed and maintained when the transistor is in a stable on state is applied to the base electrode of the transistor. In this manner, the reverse bias voltage when the base drive voltage is cut off acts to promote carrier discharge from the transistor, thereby causing the transistor to rapidly turn off.
第２図に、この発明にかかるスイツチングレギ
ユレータの一実施例を示す。ただしこの第２図に
おいて、先に第１図に示した回路の各構成素子と
同一の素子にはそれぞれ同一の番号および符号を
付しており、重複する説明は省略する。
FIG. 2 shows an embodiment of the switching regulator according to the present invention. However, in FIG. 2, the same elements as those of the circuit shown in FIG. 1 are given the same numbers and symbols, and redundant explanation will be omitted.
同第２図に示すように、この実施例スイツチン
グレギユレータは、インバータトランスITの出
力巻線としてさらに、一方端がトランジスタＱ２
のエミツタ電極に接続されてこれと共通に接地さ
れ、また他方端が抵抗器ＲおよびダイオードＤ３
を介して同トランジスタのベース電極に接続され
る出力巻線BCを具えて構成され、上記インバー
タトランスITの駆動時、上記トランジスタＱ２
は基本的に、入力電圧（すなわちベースドライブ
電圧）VINとこの巻線BCに誘起される電圧VB
との差電圧に基づいてドライブされるようになつ
ている。 As shown in FIG. 2, this embodiment switching regulator further has one end connected to the transistor Q2 as the output winding of the inverter transformer IT.
is connected to the emitter electrode of and grounded in common with this, and the other end is connected to the resistor R and the diode D3.
When the inverter transformer IT is driven, the transistor Q2 is connected to the base electrode of the transistor Q2 through the output winding BC.
is basically the input voltage (i.e. base drive voltage) VIN and the voltage induced in this winding BC VB
It is designed to be driven based on the voltage difference between the two.
なおこの第２図においても、先の第１図と同
様、トランスの各巻線には極性マーク「・」を付
して示している。これは周知のように、電流の流
れる方向を示したものであつて、インバータトラ
ンスITについていえば、一方端がトランジスタ
Ｑ２のコレクタに接続され、他方端が定電圧源３
に接続されている巻線が励磁巻線となり、この極
性マーク「・」側から電流が流れ込むことを示し
ている。そして同インバータトランスITでは、
この巻線のみが入力巻線となり、他の全ての巻線
は出力巻線となる。これら各出力巻線においては
逆に、極性マーク「・」側に電流が流れ出ること
となる。 Note that in FIG. 2, as in FIG. 1, each winding of the transformer is shown with a polarity mark ".". As is well known, this indicates the direction in which current flows; in the case of the inverter transformer IT, one end is connected to the collector of the transistor Q2, and the other end is connected to the constant voltage source 3.
The winding connected to is the excitation winding, and the current flows from the polarity mark "・" side. And in the same inverter transformer IT,
Only this winding becomes the input winding; all other windings become the output windings. In each of these output windings, on the contrary, current flows toward the polarity mark "." side.
因みに、この極性マーク「・」側の一方端が接
地される上記巻線BCの場合には、その他方端側、
すなわちトランジスタＱ２のベース電極側から電
流が流入して、負の電圧を生じる。 Incidentally, in the case of the above winding BC where one end of this polarity mark "・" side is grounded, the other end,
That is, current flows from the base electrode side of transistor Q2, producing a negative voltage.
以下、第３図に示すタイムチヤートを参照して
この実施例スイツチングレギユレータの動作を詳
述する。 The operation of the switching regulator of this embodiment will be described in detail below with reference to the time chart shown in FIG.
いま、パルストランスPTから出力されてこの
回路に加えられる電圧VINが時刻ｔ１に第３図
ａに示すように立上つたとすると、この時点で
は、インバータトランスITの前回の駆動により
上記巻線BCに誘起された電圧VBが、トランジ
スタＱ２に対してなお正に近いバイアスにあつて
（第３図ｂ参照）、同巻線BCおよび抵抗器Ｒによ
り構成される回路のインピーダンスも高い状態に
あるため、上記トランジスタＱ２にもほとんど逆
バイアスがかからない状態でそのベース電流IB
が急激に流れることとなる（第３図ｃ参照）。 Now, suppose that the voltage VIN output from the pulse transformer PT and applied to this circuit rises at time t1 as shown in FIG. The voltage VB induced in the transistor Q2 is still biased close to positive (see Figure 3b), and the impedance of the circuit made up of the same winding BC and the resistor R is also high. , with almost no reverse bias applied to the transistor Q2, its base current IB
will flow rapidly (see Figure 3c).
これにより、上記トランジスタＱ２は急峻にオ
ン状態となり、以後、同トランジスタＱ２が飽和
に向かうにつれ、そのコレクタ−エミツタ間電圧
VCEも急速に降下するようになる（第３図ｄ参
照）。またこの電圧VINの立上りによりコンデン
サＣも充電される。 As a result, the transistor Q2 suddenly turns on, and as the transistor Q2 approaches saturation, the voltage between its collector and emitter increases.
VCE also begins to fall rapidly (see Figure 3 d). The capacitor C is also charged by the rise of this voltage VIN.
次に、この立上つた電圧VINが保持される期
間Ｔ（第３図ａ参照）、すなわちトランジスタＱ２
のオン状態安定時においては、上記ベース電流
IBのうちの余分な分が前記ダイオードＤ１およ
びＤ２からなるベーカークランプ回路、およびダ
イオードＤ３を介して接続される上記逆バイアス
のための回路に流れることとなる（第３図ｃ参
照）。すなわちこれにより、トランジスタＱ２が
過飽和状態にならぬよう、ベース電流IBの抑制
が図られるとともに、ストレージタイムの短縮化
も併せ図られる。 Next, a period T (see FIG. 3a) in which this rising voltage VIN is maintained, that is, the transistor Q2
When the on-state is stable, the above base current
The excess of IB will flow to the Baker clamp circuit consisting of the diodes D1 and D2 and to the reverse bias circuit connected via the diode D3 (see FIG. 3c). That is, as a result, the base current IB is suppressed so that the transistor Q2 does not become oversaturated, and the storage time is also shortened.
なおこの間、トランジスタＱ２は、上述したよ
うに、この電圧VINと上記巻線BCに誘起されて
第３図ｂに示すように負性の値をとる電圧VBと
の差電圧に基づいてドライブされるようになる。 During this time, as described above, the transistor Q2 is driven based on the voltage difference between this voltage VIN and the voltage VB induced in the winding BC and taking a negative value as shown in FIG. 3b. It becomes like this.
また、同トランジスタＱ２のコレクタ−エミツ
タ間電圧VCEも、少なくともこの期間は零電位
に保持される（第３図ｄ参照）。 Further, the collector-emitter voltage VCE of the transistor Q2 is also held at zero potential for at least this period (see FIG. 3d).
そして、上記電圧VINの時刻ｔ２での立下り
（第３図ａ参照）、すなわち前述したパルストラン
スPTのフライバツクに基づく上記トランジスタ
Ｑ２のオフ状態への移行に際しては、前記コンデ
ンサＣによる逆バイアス電流と、上記巻線BCの
電圧VBによりダイオードＤ３を通じて流れる逆
バイアス電流とが加味された第３図ｃの斜線部に
示すような逆バイアス電流のみが、同トランジス
タＱ２のベース電流IBとして流れるようになる。 When the voltage VIN falls at time t2 (see FIG. 3a), that is, when the transistor Q2 shifts to the off state based on the flyback of the pulse transformer PT, the reverse bias current from the capacitor C and , only the reverse bias current shown in the shaded area in FIG. 3c, including the reverse bias current flowing through the diode D3 due to the voltage VB of the winding BC, flows as the base current IB of the transistor Q2. .
これにより、同トランジスタＱ２においては、
そのベース電極に蓄積されたキヤリアが急速に放
出され、したがつて急速にオフ状態に移行する。
またそのコレクタ−エミツタ間電圧VCEも、こ
れに応じて急峻に立上る（第３図ｄ参照）。 As a result, in the same transistor Q2,
The carriers accumulated on its base electrode are rapidly released, thus rapidly transitioning to the off state.
Correspondingly, the collector-emitter voltage VCE also rises sharply (see FIG. 3d).
また、上記巻線BCにかかる電圧VBは、この
トランジスタＱ２のオフ状態への移行に伴つて、
すなわち同トランジスタＱ２の上記コレクタ−エ
ミツタ間電圧VCEの立上がりに追従して、その
極性が反転する。なお、これ以後、再び上記電圧
VINが立上るまでの期間は、該電圧VBの波形
も、上記コレクタ−エミツタ間電圧VCEの波形
に相似したものとなる。そしてその大きさは、巻
線BCの巻線比に応じて決定される。 In addition, the voltage VB applied to the winding BC becomes as follows as the transistor Q2 shifts to the OFF state.
That is, following the rise of the collector-emitter voltage VCE of the transistor Q2, its polarity is reversed. In addition, after this, the above voltage will be applied again.
During the period until VIN rises, the waveform of the voltage VB also becomes similar to the waveform of the collector-emitter voltage VCE. And its size is determined according to the turns ratio of the winding BC.
このように、この実施例スイツチングレギユレ
ータによれば、上記インバータトランスITの駆
動用トランジスタＱ２におけるストレージタイム
並びにそのオフタイム（オフ状態への移行時間）
を効果的に短縮することができるようになる。 As described above, according to the switching regulator of this embodiment, the storage time and off time (transition time to the off state) of the driving transistor Q2 of the inverter transformer IT are
can be effectively shortened.
また同実施例スイツチングレギユレータでは、
上記巻線BCに生じる電圧VBを、意図して無平
滑としたことにより、第３図ｃに示されるよう
に、上記電圧VINの立上りに伴うベース電流IB
のピーク値を効果的に上昇させることができるよ
うになつている。すなわちこのことは、何ら不要
なバイアスをかけることなく、上記トランジスタ
Ｑ２のオン状態への移行時間をも短縮することが
できるようになることを意味する。しかもその後
は、上記のように、この電圧VINと巻線BCに誘
起される電圧VBとの差電圧に基づいてトランジ
スタＱ２がドライブされることから、同電圧
VINの過渡電圧を起因とする出力時の制御不良
や同トランジスタＱ２の破壊等も未然に防ぐこと
ができるようになる。 In addition, in the switching regulator of the same embodiment,
By intentionally making the voltage VB generated in the winding BC non-smooth, the base current IB accompanying the rise of the voltage VIN is generated as shown in Figure 3c.
It has become possible to effectively increase the peak value of In other words, this means that the transition time of the transistor Q2 to the on state can also be shortened without applying any unnecessary bias. Moreover, as mentioned above, transistor Q2 is driven based on the difference voltage between this voltage VIN and the voltage VB induced in the winding BC, so the same voltage
This makes it possible to prevent malfunctions in output control and destruction of the transistor Q2 caused by transient voltages at VIN.
なお、上記実施例においては、便宜上先に第１
図に示した従来のスイツチングレギユレータに対
応させて、ベーカークランプ回路や加速用コンデ
ンサＣとを具えたスイツチングレギユレータにこ
の発明を適用した場合について示したが、インバ
ータトランスを有して上記と同等の機能を達成す
るFFC型スイツチングレギユレータであれば、
基本的に他にいかなる構成のものであつてもこの
発明を適用することができる。 In the above embodiment, for convenience, the first
The present invention is applied to a switching regulator equipped with a Baker clamp circuit and an accelerating capacitor C in correspondence with the conventional switching regulator shown in the figure. If it is an FFC type switching regulator that achieves the same function as above,
Basically, the present invention can be applied to any other configuration.
このように、この発明にかかるスイツチングレ
ギユレータによれば、非常に簡単な構成をもつて
上記トランジスタのストレージタイムやオンタイ
ム、オフタイムを有効に短縮することができるよ
うになる。したがつてこれにより、上記インバー
タトランスをより高能率に駆動することができる
ようにもなり、ひいては入力パルス信号の周波数
を上げることも容易となる。このことは、同スイ
ツチングレギユレータの小型化（インダクタトラ
ンスや出力キヤパシタを小さくできる）なども有
効かつ容易に図られるようになることを意味す
る。
As described above, according to the switching regulator according to the present invention, the storage time, on-time, and off-time of the transistor can be effectively shortened with a very simple configuration. Therefore, this makes it possible to drive the inverter transformer with higher efficiency, and it also becomes easier to increase the frequency of the input pulse signal. This means that the switching regulator can be effectively and easily miniaturized (the inductor transformer and output capacitor can be made smaller).
第１図は従来のスイツチングレギユレータの構
成例を示す回路図、第２図はこの発明にかかるス
イツチングレギユレータの一実施例を示す回路
図、第３図は第２図に示した実施例の動作例を示
すタイムチヤートである。
１…PWM制御回路、２，３…定電圧源、Ｑ
１，Ｑ２…トランジスタ、PT…パルストランス、
Ｃ…コンデンサ、Ｄ１，Ｄ２，Ｄ３…ダイオー
ド、Ｒ…抵抗器、IT…インバータトランス、BC
…追加巻線。
FIG. 1 is a circuit diagram showing an example of the configuration of a conventional switching regulator, FIG. 2 is a circuit diagram showing an embodiment of a switching regulator according to the present invention, and FIG. 3 is a circuit diagram showing an example of the configuration of a conventional switching regulator. 3 is a time chart showing an example of the operation of the embodiment. 1...PWM control circuit, 2, 3...constant voltage source, Q
1, Q2...transistor, PT...pulse transformer,
C...Capacitor, D1, D2, D3...Diode, R...Resistor, IT...Inverter transformer, BC
...Additional winding.
Claims (1)
に定電圧が印加されたインバータトランスと、前
記１次巻線の他方端に第１電極が接続され、第２
電極が接地され、第３電極であるベース電極に印
加される信号に基づいて同インバータトランス１
次巻線への電流流入の有無をスイツチングするト
ランジスタと、入力トランスとして、このトラン
ジスタの前記ベース電極に所要にパルス幅制御さ
れたパルス信号に対応したドライブ電圧を印加す
るパルストランスとを具え、前記トランジスタの
オン時間とオフ時間との比に対応した出力電圧を
前記インバータトランスを通じて得るFFC型の
スイツチングレギユレータにおいて、 前記インバータトランスの一出力巻線として、
一方端が前記トランジスタの第２電極とともに接
地され、他方端が同トランジスタの前記ベース電
極に接続されて、前記インバータトランスの駆動
に伴い前記ドライブ電圧とは逆極性の電圧が誘起
される出力巻線を具え、 該出力巻線に誘起される電圧に基づいて前記ト
ランジスタのベース電極に強制的に逆バイアスを
加えるようにしたことを特徴とするスイツチング
レギユレータ。[Claims] 1. As an output transformer, an inverter transformer to which a constant voltage is applied to one end of its primary winding, a first electrode connected to the other end of the primary winding, and a second
The inverter transformer 1 is grounded, and based on the signal applied to the base electrode, which is the third electrode.
a transistor for switching whether or not a current flows into the next winding; and a pulse transformer serving as an input transformer for applying a drive voltage corresponding to a pulse signal whose pulse width is controlled as required to the base electrode of the transistor; In an FFC type switching regulator that obtains an output voltage corresponding to the ratio of on time and off time of the transistor through the inverter transformer, as one output winding of the inverter transformer,
An output winding whose one end is grounded together with the second electrode of the transistor, and whose other end is connected to the base electrode of the transistor, and in which a voltage of opposite polarity to the drive voltage is induced as the inverter transformer is driven. A switching regulator, comprising: forcibly applying a reverse bias to the base electrode of the transistor based on the voltage induced in the output winding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5378184A JPS60197164A (en) | 1984-03-21 | 1984-03-21 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5378184A JPS60197164A (en) | 1984-03-21 | 1984-03-21 | Switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60197164A JPS60197164A (en) | 1985-10-05 |
| JPH0311189B2 true JPH0311189B2 (en) | 1991-02-15 |
Family
ID=12952352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5378184A Granted JPS60197164A (en) | 1984-03-21 | 1984-03-21 | Switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60197164A (en) |
-
1984
- 1984-03-21 JP JP5378184A patent/JPS60197164A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60197164A (en) | 1985-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357713B2 (en) | ||
| US4455596A (en) | Flyback-forward boost switchmode converter | |
| JP3469455B2 (en) | Switching power supply | |
| JPH0311189B2 (en) | ||
| JPH0715213Y2 (en) | Switching transistor drive circuit | |
| JP3458363B2 (en) | Switching power supply | |
| JP3499659B2 (en) | Self-excited switching power supply circuit | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP2938241B2 (en) | High voltage power circuit | |
| EP1145415A1 (en) | A synchronous flyback converter | |
| JP2881452B2 (en) | Conduction angle control self-excited inverter | |
| JP2554736Y2 (en) | Switching regulator | |
| JPH0311190B2 (en) | ||
| JP2687289B2 (en) | DC-DC converter | |
| JPH0145265Y2 (en) | ||
| JPH082711Y2 (en) | Fluorescent display | |
| JPH0250715B2 (en) | ||
| JP2750527B2 (en) | Self-excited high-frequency oscillator | |
| JP2001292569A (en) | Method for controlling on pulse width of synchronous rectifier in flyback convertor | |
| SU1343528A1 (en) | Self-excited oscillator | |
| JP2546699Y2 (en) | RCC type switching power supply drive circuit with overload protection function and light load function | |
| JPH01194606A (en) | Mosfet driving circuit | |
| JPH0357711B2 (en) | ||
| JPH06291379A (en) | Control power supply equipment | |
| JPS62135264A (en) | Transistor chopper circuit |